

TLVx825 3.5MHz、1.8V ~ 5.5V、高精度、ゼロドリフト オペアンプ

1 特長

- 超低オフセットドリフト: $\pm 0.02\mu\text{V}/^\circ\text{C}$
- フラット低周波ノイズ: $0.3\mu\text{V}_{\text{PP}}$ (0.1 ~ 10Hz)
- 超低オフセット: $\pm 4\mu\text{V}$
- レール ツー レール 入出力
- 超高 A_{OL} 、 CMRR 、 PSRR : $> 120\text{dB}$
- 広い入力同相: レールの 100mV 外まで
- 低い入力バイアス電流: $\pm 100\text{pA}$
- 低熱ノイズフロア: $15\text{nV}/\sqrt{\text{Hz}}$
- 広いゲイン帯域幅: 3.5MHz
- 高 C_L を駆動可能: 1nF (発振が持続しないこと)
- 低い静止電流: $500\mu\text{A}$ / チャンネル
- 幅広い電源電圧範囲: 1.8V ~ 5.5V
- 幅広い温度範囲: -40°C ~ $+125^\circ\text{C}$

2 アプリケーション

- センサ シグナル コンディショニング
 - 計量器
 - 圧カトランスミッタ
 - 温度トランスミッタ
 - 流量トランスミッタ
- 高精度電流センシング
 - 商用 DC/DC
 - 電気メーター
 - マイクロおよびソーラー インバータ

3 説明

TLVx825 ファミリのシングル、デュアル、クワッド チャンネルのオペアンプは、低オフセット、温度範囲全体にわたる低オフセットドリフト、時間経過にわたる優れたオフセット安定性、フラットノイズフロアなどの高精度を実現します。このレベルの性能は、センサからの高精度電圧センシングと、より小さなシャント抵抗を使用した高精度電流検出を重視する各種システムにとって不可欠です。

TLVx825 はゼロドリフト アーキテクチャを採用し、 $4\mu\text{V}$ の入力換算オフセット電圧、 $0.02\mu\text{V}/^\circ\text{C}$ のオフセットドリフ

ト、標準の 0.1 ~ 10Hz の範囲で 320nV_{PP} の低周波数ノイズを実現しています。これらの仕様の組み合わせにより、高ゲイン アプリケーションで優れた精度が得られるため、システム レベルのキャリブレーションの必要性が大幅に低減されます。

さらに、TLVx825 は $500\mu\text{A}$ の静止電流により、3.5MHz の帯域幅と $15\text{nV}/\sqrt{\text{Hz}}$ の広帯域ノイズを達成できます。この能力は、高分解能で中速度の A/D コンバータ (ADC) を使用するアプリケーションで、システム電力を最小限に抑えながら、より高い直線性と信号対雑音比を実現するために不可欠です。


TLVx825 は 1.8V ~ 5.5V で動作し、より広範な産業用アプリケーション向けの標準パッケージと、スペースに制約のある携帯アプリケーションに適した超小型パッケージで供給されます。これらのデバイスの動作範囲は、 -40°C ~ $+125^\circ\text{C}$ に指定されています。

パッケージ情報

部品番号	チャンネル数	パッケージ (1)	パッケージ サイズ (2)
TLV825	シングル	DBV (SOT-23, 5) ⁽³⁾	2.9mm × 2.8mm
		DCK (SOT-SC70, 5) ⁽³⁾	2mm × 2.1mm
		DRL (SOT-5X3, 5) ⁽³⁾	1.6mm × 1.6mm
TLV2825	デュアル	D (SOIC, 8) ⁽³⁾	4.9mm × 6mm
		DGK (VSSOP, 8) ⁽³⁾	3mm × 4.9mm
		DDF (SOT-23-THN, 8) ⁽³⁾	2.9mm × 2.8mm
		DSG (WSON, 8) ⁽³⁾	2mm × 2mm
TLV4825	クワッド	PW (TSSOP, 14) ⁽³⁾	5mm × 6.4mm
		D (SOIC, 14) ⁽³⁾	8.65mm × 6mm
		DYY (SOT-23-THN, 14) ⁽³⁾	3mm × 3mm

- 詳細については、[セクション 10](#) を参照してください。
- パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
- プレビュー情報 (事前情報ではありません)。





双方向電流検出アプリケーション

ADVANCE INFORMATION

目次

1 特長	1	7 アプリケーションと実装	26
2 アプリケーション	1	7.1 使用上の注意.....	26
3 説明	1	7.2 代表的なアプリケーション.....	28
4 ピン構成および機能	4	7.3 電源に関する推奨事項.....	29
5 仕様	7	7.4 レイアウト.....	29
5.1 絶対最大定格.....	7	8 デバイスおよびドキュメントのサポート	31
5.2 ESD 定格.....	7	8.1 デバイス サポート.....	31
5.3 推奨動作条件.....	7	8.2 ドキュメントのサポート.....	31
5.4 シングル チャネルの熱に関する情報.....	8	8.3 ドキュメントの更新通知を受け取る方法.....	31
5.5 デュアル チャネルの熱に関する情報.....	8	8.4 サポート・リソース.....	32
5.6 クワッド チャネルの熱に関する情報.....	8	8.5 商標.....	32
5.7 電気的特性.....	9	8.6 静電気放電に関する注意事項.....	32
5.8 代表的特性.....	11	8.7 用語集.....	32
6 詳細説明	20	9 改訂履歴	32
6.1 概要.....	20	10 メカニカル、パッケージ、および注文情報	32
6.2 機能ブロック図.....	20	10.1 メカニカル データ.....	33
6.3 機能説明.....	20	10.2 テープおよびリール情報.....	51
6.4 デバイスの機能モード.....	25		

4 ピン構成および機能




図 4-1. TLV825 DBV パッケージ、
5 ピン SOT-23
(上面図)




図 4-2. TLV825 DCK および DRL パッケージ、
5 ピン SOT-SC70 および SOT-5X3
(上面図)


表 4-1. ピンの機能 : TLV825

名称	ピン		タイプ ⁽¹⁾	説明
	SOT-23	SOT-SC70、 SOT-5X3		
IN-	4	3	I	反転入力
IN+	3	1	I	非反転入力
OUT	1	4	O	出力
V-	2	2	I	負 (低) 電源またはグランド (単電源動作の場合)
V+	5	5	I	正 (高) 電源

(1) I = 入力、O = 出力



図 4-3. TLV2825 D、DGK、DDF パッケージ
8 ピン SOIC、VSSOP、および SOT-23-THIN
(上面図)



露出サーマルパッドを V- に接続。
図 4-4. TLV2825 DSG パッケージ、
8 ピン WSON (露出サーマルパッド付き)
(上面図)

表 4-2. ピンの機能 : TLV2825

ピン		タイプ ⁽¹⁾	説明
名称	SOIC、 VSSOP、 SOT-23-THIN、 WSON		
IN1-	2	I	反転入力、チャンネル 1
IN1+	3	I	非反転入力、チャンネル 1
IN2-	6	I	反転入力、チャンネル 2
IN2+	5	I	非反転入力、チャンネル 2
OUT1	1	O	出力、チャンネル 1
OUT2	7	O	出力、チャンネル 2
V-	4	I	負 (低) 電源またはグランド (単電源動作の場合)
V+	8	I	正 (高) 電源

(1) I = 入力、O = 出力




図 4-5. TLV4825 D、PW および DYY パッケージ、
 14 ピン SOIC、TSSOP、SOT-23-THIN
 (上面図)

表 4-3. ピンの機能 : TLV4825

名称	ピン		説明
	SOIC、TSSOP、 SOT-23-THIN	タイプ ⁽¹⁾	
IN1-	2	I	反転入力、チャンネル 1
IN1+	3	I	非反転入力、チャンネル 1
IN2-	6	I	反転入力、チャンネル 2
IN2+	5	I	非反転入力、チャンネル 2
IN3-	9	I	反転入力、チャンネル 3
IN3+	10	I	非反転入力、チャンネル 3
IN4-	13	I	反転入力、チャンネル 4
IN4+	12	I	非反転入力、チャンネル 4
OUT1	1	O	出力、チャンネル 1
OUT2	7	O	出力、チャンネル 2
OUT3	8	O	出力、チャンネル 3
OUT4	14	O	出力、チャンネル 4
V-	11	I	負 (低) 電源またはグランド (単電源動作の場合)
V+	4	I	正 (高) 電源

(1) I = 入力、O = 出力

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

		最小値	最大値	単位
電源電圧、 $V_S = (V+) - (V-)$	単電源	0	6	V
	両電源	±0	±3	
信号入力ピン	同相 ⁽³⁾	(V-) - 0.5	(V+) + 0.5	V
	差動 ⁽³⁾		(V+) - (V-) + 0.2	
	電流 ⁽³⁾		±10	mA
出力短絡 ⁽²⁾		連続		
動作温度、 T_A		-55	150	°C
接合部温度、 T_J		-55	150	°C
保管温度、 T_{stg}		-65	150	°C

- (1) 「絶対最大定格」外での操作は、デバイスに恒久的な損傷を引き起こす可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。
- (2) グランドへの短絡、パッケージあたり 1 台のアンプ。
- (3) 入力ピンは、電源レールに対してダイオードクランプされています。入力信号のスイングが 0.5V より大きく電源レールを超えることが想定される場合は、電流を 10mA 以下に制限する必要があります。

5.2 ESD 定格

			値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	±2000	V
		デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠 ⁽²⁾	±1000	

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
- (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
V_S	電源電圧、 $V_S = (V+) - (V-)$	単電源	1.8	5.5	V
		両電源	±0.9	±2.75	
T_A	規定温度	-40		125	°C

5.4 シングル チャネルの熱に関する情報

熱評価基準 ⁽¹⁾		TLV825		単位
		DBV (SOT-23)	DCK (SC70)	
		5 ピン	5 ピン	
R _{θJA}	接合部から周囲への熱抵抗	未定	未定	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	未定	未定	°C/W
R _{θJB}	接合部から基板への熱抵抗	未定	未定	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	未定	未定	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	未定	未定	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	該当なし	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション ノートを参照してください。

5.5 デュアル チャネルの熱に関する情報

熱評価基準 ⁽¹⁾		TLV2825		単位
		D (SOIC)	DGK (VSSOP)	
		8 ピン	8 ピン	
R _{θJA}	接合部から周囲への熱抵抗	未定	未定	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	未定	未定	°C/W
R _{θJB}	接合部から基板への熱抵抗	未定	未定	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	未定	未定	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	未定	未定	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	該当なし	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション ノートを参照してください。
[SPRA953](#)

5.6 クワッド チャネルの熱に関する情報

熱評価基準 ⁽¹⁾		TLV4285		単位
		D (SOIC)	PW (TSSOP)	
		14 ピン	14 ピン	
R _{θJA}	接合部から周囲への熱抵抗	未定	未定	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	未定	未定	°C/W
R _{θJB}	接合部から基板への熱抵抗	未定	未定	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	未定	未定	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	未定	未定	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	該当なし	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション ノートを参照してください。
[SPRA953](#)

5.7 電気的特性

$T_A = 25^\circ\text{C}$ 、 $R_L = 10\text{k}\Omega$ を $V_S/2$ に接続、 $V_S = 1.8\text{V} \sim 5.5\text{V}$ 、 $V_{CM} = V_S/2$ 、 $V_{OUT} = V_S/2$ 、製造最終テストにより確定された最小および最大仕様 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
オフセット電圧						
V_{OS}	入力オフセット電圧	$T_A = 25^\circ\text{C}^{(1)}$		± 4	± 15	μV
dV_{OS}/dT	入力オフセット電圧ドリフト	$T_A = -40^\circ\text{C} \sim +125^\circ\text{C}^{(1)}$		± 0.02		$\mu\text{V}/^\circ\text{C}$
PSRR	電源除去比	$T_A = -40^\circ\text{C} \sim +125^\circ\text{C}^{(1)}$		± 0.3	± 3	$\mu\text{V}/\text{V}$
			110	130		dB
	チャンネル セパレーション	$f = 0\text{Hz}$		5		$\mu\text{V}/\text{V}$
				106		dB
入力バイアス電流						
I_B	入力バイアス電流	$T_A = -40^\circ\text{C} \sim +125^\circ\text{C}^{(1)}$		± 50	± 200	pA
					± 400	
I_{OS}	入力オフセット電流	$T_A = -40^\circ\text{C} \sim +125^\circ\text{C}^{(1)}$		± 100	± 400	pA
					± 800	
ノイズ						
E_N	入力電圧ノイズ	$f = 0.1\text{Hz} \sim 10\text{Hz}$		320		nV_{PP}
				48		nV_{RMS}
e_N	入力電圧ノイズ密度	$f = 1\text{Hz}$		15		$\text{nV}/\sqrt{\text{Hz}}$
		$f = 10\text{Hz}$		15		
		$f = 100\text{Hz}$		15		
		$f = 1\text{kHz}$		15		
i_N	入力電流ノイズ	$f = 1\text{kHz}$		60		$\text{fA}/\sqrt{\text{Hz}}$
入力電圧						
V_{CM}	同相電圧範囲	$T_A = -40^\circ\text{C} \sim +125^\circ\text{C}^{(1)}$	(V-) - 0.1		(V+) + 0.1	V
CMRR	同相信号除去比	$V_S = 5.5\text{V}$, (V-) - 0.1V < V_{CM} < (V+) + 0.1V	$T_A = -40^\circ\text{C} \sim +125^\circ\text{C}^{(1)}$	110	130	dB
			$T_A = -40^\circ\text{C} \sim +125^\circ\text{C}^{(1)}$	100		
		$V_S = 1.8\text{V}$, (V-) - 0.1V < V_{CM} < (V+) + 0.1V	$T_A = -40^\circ\text{C} \sim +125^\circ\text{C}^{(1)}$	100	120	
			$T_A = -40^\circ\text{C} \sim +125^\circ\text{C}^{(1)}$	90		
入力容量						
Z_{ID}	差動			100 6		M Ω pF
Z_{ICM}	同相			60 3.5		G Ω pF
開ループゲイン						
A_{OL}	開ループ電圧ゲイン	$(V-) + 0.1\text{V} < V_{OUT} < (V+) - 0.1\text{V}$		104	124	dB
			$T_A = -40^\circ\text{C} \sim +125^\circ\text{C}^{(1)}$	94		
		$(V-) + 0.15\text{V} < V_{OUT} < (V+) - 0.15\text{V}$, $R_L = 2\text{k}\Omega$	$T_A = -40^\circ\text{C} \sim +125^\circ\text{C}^{(1)}$	100	120	
			$T_A = -40^\circ\text{C} \sim +125^\circ\text{C}^{(1)}$	90		

5.7 電気的特性 (続き)

$T_A = 25^\circ\text{C}$ 、 $R_L = 10\text{k}\Omega$ を $V_S/2$ に接続、 $V_S = 1.8\text{V} \sim 5.5\text{V}$ 、 $V_{\text{CM}} = V_S/2$ 、 $V_{\text{OUT}} = V_S/2$ 、製造最終テストにより確定された最小および最大仕様 (特に記述のない限り)

パラメータ		テスト条件		最小値	標準値	最大値	単位
周波数応答							
GBW	ゲイン帯域幅積			3.5			MHz
SR	スルーレート	$V_S = 5.5\text{V}$ 、 $G = +1$		1.8			V/ μs
t_s	セトリングタイム	0.1% まで、1V ステップ、 $G = +1$		6			μs
t_{OR}	過負荷回復時間	$V_{\text{IN}} \times G > V_S$		1.5			μs
f_{CHOP}	チョッピングクロック周波数 ⁽¹⁾			200			kHz
THD+N	全高調波歪み + ノイズ	$V_{\text{OUT}} = 1V_{\text{RMS}}$ 、 $G = +1$ 、 $f = 1\text{kHz}$	$R_L = 10\text{k}\Omega$	0.0005			%
			$R_L = 2\text{k}\Omega$	0.003			
出力							
	電圧出力スイング (レールから)	$R_L = \text{無負荷}$			2.5	5	mV
			$T_A = -40^\circ\text{C} \sim +125^\circ\text{C}^{(1)}$			8	
		$R_L = 10\text{k}\Omega$			7	10	
			$T_A = -40^\circ\text{C} \sim +125^\circ\text{C}^{(1)}$			15	
$R_L = 2\text{k}\Omega^{(1)}$			25	30			
	$T_A = -40^\circ\text{C} \sim +125^\circ\text{C}^{(1)}$			45			
I_{SC}	短絡電流	$V_S = 5.5\text{V}$		± 60			mA
		$V_S = 1.8\text{V}$		± 10			
	位相マージン	$G = +1$ 、 $R_L = 10\text{k}\Omega$		60			°
C_{LOAD}	容量性負荷駆動能力			代表的な特性曲線を参照			
R_O	オープンループ出力インピーダンス	$f = 1\text{MHz}$		200			Ω
電源							
I_Q	アンプごとの静止電流	$I_O = 0\text{mA}$			500	750	μA
			$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}^{(1)}$			850	
	ターンオン時間	$V_S = 5.5\text{V}$ での V_S のランプレート $> 0.05\text{V}/\mu\text{s}$ 、1% にセトリング		25			μs

(1) 複数のロットにわたるデバイスの母集団ベンチシステムの測定から確立された仕様。

5.8 代表的特性

$T_A = 25^\circ\text{C}$, $V_S = \pm 2.75\text{V}$, $V_{CM} = V_S / 2$, $R_L = 10\text{k}\Omega$ (特に記述のない限り)




図 5-1. オフセット電圧の分布




図 5-2. オフセット電圧の分布




図 5-3. オフセット電圧の分布




図 5-4. オフセット電圧ドリフト




図 5-5. 入力バイアス電流の分布




図 5-6. 入力オフセット電流の分布

5.8 代表的特性 (続き)

$T_A = 25^\circ\text{C}$, $V_S = \pm 2.75\text{V}$, $V_{CM} = V_S / 2$, $R_L = 10\text{k}\Omega$ (特に記述のない限り)




図 5-7. 入力バイアス電流の分布




図 5-8. 入力オフセット電流の分布




図 5-9. 入力バイアス電流の分布




図 5-10. 入力オフセット電流の分布




図 5-11. 入力バイアス電流の分布




図 5-12. 入力オフセット電流の分布

5.8 代表的特性 (続き)

$T_A = 25^\circ\text{C}$, $V_S = \pm 2.75\text{V}$, $V_{CM} = V_S / 2$, $R_L = 10\text{k}\Omega$ (特に記述のない限り)




図 5-13. オフセット電圧と同相電圧との関係




図 5-14. オフセット電圧と温度との関係




図 5-15. オフセット電圧と電源電圧との関係




図 5-16. 入力バイアス電流と同相電圧との関係




図 5-17. 入力バイアス電流およびオフセット電流と温度との関係




図 5-18. 開ループゲインおよび位相と周波数との関係

5.8 代表的特性 (続き)

$T_A = 25^\circ\text{C}$, $V_S = \pm 2.75\text{V}$, $V_{CM} = V_S / 2$, $R_L = 10\text{k}\Omega$ (特に記述のない限り)

ADVANCE INFORMATION




図 5-19. 閉ループ ゲインと周波数との関係




図 5-20. 出力電圧スイングと
出力電流との関係 (ソース)




図 5-21. 出力電圧スイングと
出力電流との関係 (シンク)




図 5-22. 出力電圧スイングと
出力電流との関係 (ソース)
 $V_S = 1.8\text{V}$




図 5-23. 出力電圧スイングと
出力電流との関係 (シンク)
 $V_S = 1.8\text{V}$




図 5-24. CMRR および PSRR と周波数との関係

5.8 代表的特性 (続き)

$T_A = 25^\circ\text{C}$, $V_S = \pm 2.75\text{V}$, $V_{CM} = V_S / 2$, $R_L = 10\text{k}\Omega$ (特に記述のない限り)




図 5-25. CMRR と温度との関係




図 5-26. PSRR と温度との関係




図 5-27. 0.1Hz~10Hz の電圧ノイズ




図 5-28. 入力電圧ノイズ スペクトル密度と周波数との関係





図 5-29. 位相マージンと容量性負荷との関係



$V_{OUT} = 1V_{RMS}$

図 5-30. THD+N と周波数との関係

5.8 代表的特性 (続き)

$T_A = 25^\circ\text{C}$, $V_S = \pm 2.75\text{V}$, $V_{CM} = V_S / 2$, $R_L = 10\text{k}\Omega$ (特に記述のない限り)

ADVANCE INFORMATION




図 5-31. THD+N と出力振幅との関係




図 5-32. 静止電流と電源電圧との関係




図 5-33. 静止電流と温度との関係




図 5-34. 開ループゲインと温度との関係





図 5-35. 開ループ出力インピーダンスと周波数との関係




ゲイン = -1, 10mV ステップ

図 5-36. 小信号オーバーシュートと容量性負荷との関係

5.8 代表的特性 (続き)

$T_A = 25^\circ\text{C}$, $V_S = \pm 2.75\text{V}$, $V_{CM} = V_S / 2$, $R_L = 10\text{k}\Omega$ (特に記述のない限り)



ゲイン = 1、10mV ステップ

図 5-37. 小信号オーバーシュートと容量性負荷との関係




図 5-38. 位相反転が発生しない




図 5-39. 正の過負荷からの回復






図 5-40. 負の過負荷からの回復



ゲイン = 1、10mV ステップ

図 5-41. 小信号ステップ応答



ゲイン = -1、10mV ステップ

図 5-42. 小信号ステップ応答

5.8 代表的特性 (続き)

$T_A = 25^\circ\text{C}$, $V_S = \pm 2.75\text{V}$, $V_{CM} = V_S / 2$, $R_L = 10\text{k}\Omega$ (特に記述のない限り)




図 5-43. 大信号ステップ応答




図 5-44. 出力セトリングを最終値に設定




図 5-45. 大信号ステップ応答




図 5-46. 短絡電流と温度との関係




図 5-47. 最大出力電圧と周波数との関係




図 5-48. EMIRR と周波数との関係

5.8 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ 、 $V_S = \pm 2.75\text{V}$ 、 $V_{CM} = V_S / 2$ 、 $R_L = 10\text{k}\Omega$ (特に記述のない限り)




図 5-49. チャンネル セパレーション


6 詳細説明

6.1 概要

TLVx825 は、TI のゼロドリフト動作オペアンプ ファミリの製品です。ゼロドリフト アーキテクチャにより、低オフセット、全温度範囲での低オフセットのドリフト、時間経過による優れたオフセット安定性、フラットなノイズフロアなど、高精度の性能を実現します。TLVx825 は、入力換算オフセット電圧が $4\mu\text{V}$ 、 40°C から 125°C の動作温度範囲全体にわたってオフセットのドリフトが $0.02\mu\text{V}/^\circ\text{C}$ であること、および標準 $0.1 \sim 10\text{Hz}$ の範囲でわずか 320nV_{PP} の低周波数ノイズを実現します。さらに、このデバイスは、 CMRR 、 PSRR 、 A_{OL} が高く、優れた線形性能を実現します。これらの仕様の組み合わせにより、高ゲイン アプリケーションで優れた精度が得られるため、システム レベルのキャリブレーションの必要性が大幅に低減されます。

TLVx825 オペアンプは、高精度のオフセットとドリフト、優れた全体的性能を兼ね備えているため、多くの高精度電圧センシングおよび電流センシングのアプリケーションに最適です。このデバイスは $1.8\text{V} \sim 5.5\text{V}$ で動作し、 $500\mu\text{A}$ の静止電流で動作しながらも 300pF の堅牢な容量性負荷駆動を実現し、ユニティ ゲインで 30% のオーバーシュートを達成します。また、このデバイスは 3.5MHz の帯域幅、 $15\text{nV}/\sqrt{\text{Hz}}$ の広帯域ノイズという優れた AC 性能、および 200kHz 未満のチョップ周波数で動作する場合に優れた歪み性能を備えています。

6.2 機能ブロック図



6.3 機能説明

TLVx825 オペアンプは、独自の定期的な自動キャリブレーション技術を使用して、非常に低い入力オフセット電圧を実現するとともに、時間の経過および温度変化に伴う入力オフセット電圧ドリフトを非常に低く抑えます。このデバイスは、さまざまなアプリケーションにおいて高い精度を維持するために役立つ、いくつかの統合機能を備えています。これらの機能には、堅牢な容量性負荷安定性、位相反転保護、強力な EMI 除去機能が含まれます。

TLVx825 の規定性能を維持するためのいくつかの設計手法および検討事項については、『[チョップアンプの精度の最適化](#)』テクニカル ホワイト ペーパーと『[オペアンプのオフセット電圧とバイアス電流の制限](#)』テクニカル ホワイト ペーパーに詳しく記載されています。

6.3.1 動作電圧

TLVx825 シリーズのオペアンプは、すべて $1.8\text{V} \sim 5.5\text{V}$ に規定されています。また、多くの仕様は -40°C から 125°C まで適用されます。動作電圧または温度によって大きく変化するパラメータについては、「[代表的特性](#)」セクションに示します。TI は、各電源ピンとグランドの間に低 ESR のセラミック・バイパス・コンデンサ (C_{BYP}) を追加することを強く推奨します。単一電源での動作には、1 つの C_{BYP} のみで十分です。 C_{BYP} がデバイスのできるだけ近くに配置され、電源トレースが C_{BYP} を経由してルーティングされてから、アンプ電源端子に到達するようにしてください。

6.3.2 入力同相範囲

TLVx825 は、1.8V ~ 5.5V ($\pm 0.9V \sim \pm 2.75V$) で動作することが規定されています。TLVx825 はレール ツー レール入力オペアンプに分類されています。これは、入力同相 (V_{CM}) 範囲が幅広く、どちらの電源レールよりも 100mV 拡張されているためです。この範囲により、単一電源動作や高精度のローサイド / ハイサイド電流センシング アプリケーションに最適です。このデバイスは、1.8V および 5.5V の両方の電源レールについて、同相範囲全体にわたって 120dB (標準値) 以上の CMRR を実現しています。

6.3.3 出力範囲

TLVx825 は堅牢な出力駆動能力を実現します。共通ソーストランジスタを使用した出力段を使用して、完全なレール ツー レールの出力スイングを実現できます。本デバイスは、室温および 5.5V において出力短絡電流の標準値が $\pm 60mA$ となるよう設計されているため、抵抗性および電流負荷の駆動に最適です。2k Ω までの抵抗性負荷と 5.5V の電源では、両方の電源レールに対して最大 30mV 以内で出力がスイングします。それにより、ADC ドライバ アプリケーションで ADC の入力範囲のほぼ全体を使用できます。

6.3.4 容量性負荷および安定度

TLVx825 は、容量性負荷の駆動が必要なアプリケーションで使用するように設計されています。すべてのオペアンプと同様に、デバイスが不安定になる特定の状況があり得ます。アンプが動作時に安定するかどうかを判断するには、そのオペアンプの回路構成、レイアウト、ゲイン、出力負荷などの要因を考慮します。

容量性負荷を駆動するユニティ ゲイン (1V/V) バッファ構成のオペアンプは、より高いノイズ ゲインで動作するアンプよりも不安定になる傾向があります。容量性負荷は、オペアンプの出力抵抗と相まって、位相マージンを劣化させる極を帰還ループ内に形成します。容量性負荷が大きくなると、位相マージンの劣化が大きくなります。ユニティ ゲイン構成で動作している場合、TLVx825 は 60°、容量性負荷は 100pF です。デバイスは最大約 350pF の純粋な容量性負荷で安定した状態を維持し、標準値 35° の許容位相マージンを確保しており、1nF まで持続的な発振はありません。一部の大容量コンデンサ (1 μF よりも大きい値の CL) の等価直列抵抗 (ESR) は、アンプが安定した状態を維持するように帰還ループの位相特性を変えるのに十分な場合があります。アンプの閉ループ ゲインを大きくすると、アンプはさらに大きな容量を駆動できます。より高い電圧ゲインでのアンプのオーバーシュート応答を測定すると、この能力の向上は明らかです。

ユニティ ゲイン構成で動作するアンプの容量性負荷駆動能力を向上する 1 つの手法は、[図 6-1](#) に示すように、出力と直列に小さな抵抗 (標準的には 10 $\Omega \sim 50\Omega$) を挿入することです。この抵抗は、大きな容量性負荷に伴うオーバーシュートとリングングを大幅に低減します。通常、このアクションは C_{load} を ADC サンプリング コンデンサの充電バケットとして機能する ADC ドライバ アプリケーションで使用される回路構成です。




図 6-1. 容量性負荷駆動の向上

6.3.5 過負荷回復

過負荷からの回復は、オペアンプの出力が飽和状態から線形状態に回復するために必要な時間として定義されます。高い入力電圧または高いゲインが原因で、出力電圧が定格動作電圧を超えると、オペアンプの出力段は飽和領域に入ります。いずれかの出力が飽和領域に入った後、出力段はリニア動作状態に戻るために追加の時間（過負荷復帰時間）を必要とします。出力段が線形状態に戻ると、アンプは指定されたスルーレートでスルーを開始します。したがって、過負荷状態の場合の伝搬遅延は、過負荷復帰時間とスルー時間の合計になります。TLVx825 ファミリの過負荷復帰時間は、標準値で約 1.5µs になるように設定されています。

6.3.6 位相反転保護

TLVx825 には、内部位相反転保護が含まれています。一部のオペアンプでは、入力ガリニア同相範囲を超えて駆動されると、位相反転が発生します。この条件が最も多く発生するのは非反転回路とユニティゲインで、規定された同相電圧範囲を超えて入力を駆動すると、出力は逆のレールに反転します。TLVx825 入力は、過剰な同相電圧による位相反転を防止します。代わりに、出力は適切なレールに制限されます。図 6-2 にこの特性を示します。




図 6-2. 位相反転が発生しない

6.3.7 チョッピングによる過渡現象

TLVx825 などのゼロドリフト アンプは、入力のスイッチング アーキテクチャを使用して、アンプ固有のオフセットとドリフトを補正します。入力の内蔵スイッチからのチャージ インジェクションがあると、アンプの入力バイアス電流に短い過渡現象が発生する可能性があります。パルスの持続時間が非常に短いため、このパルスは増幅されません。ただし、フィードバック回路を経由して、パルスがアンプの出力に結合される可能性があります。アンプ出力における入力過渡現象の影響を最小限に抑えるには、低い値のフィードバック抵抗と入力抵抗を使用します。過渡現象による追加ノイズを最小限に抑えるには、RC ネットワークなどのローパスフィルタを使用します。TLVx825 のチョッピング周波数は通常 200kHz です。

6.3.8 EMI 除去

TLVx825 は、内蔵の電磁干渉 (EMI) フィルタを使用して、ワイヤレス通信や、アナログ信号チェーンとデジタル部品を組み合わせた高密度実装のボードなどから発生する EMI 干渉の影響を低減します。EMI 耐性は回路設計手法により改善可能で、TLVx825 はこのような設計の改善を活用しています。

帯域幅外のスペクトル成分を持つ信号に対しては、それを補正するためのアンプのループゲインが不十分なため、いずれかのオペアンプに対して高周波信号が伝導または放射されると、悪影響が発生する可能性があります。入力、電源、または出力で伝導または放射による EMI があると、予期しない DC オフセット、過渡電圧、その他の未知の動作が発生する可能性があります。ノイズの多い無線信号、デジタルクロック、インターフェイスから、敏感なアナログノードを適切にシールドし、分離するように注意してください。

テキサス・インスツルメンツは、10MHz から 6GHz までの幅広い周波数スペクトルにわたって、オペアンプの耐性を正確に測定および数量化する機能を開発しました。TLVx825 でこのテストを行った結果を、図 6-3 に示します。実際のアプリケーションで一般的に発生する特定の周波数における TLVx825 の EMIRR IN+ 値を表 6-1 に示します。表示されてい

る特定の周波数を中心にして、またはその付近で動作できるアプリケーションを、表 6-1 に示します。テキサス インストルメンツ、『オペアンプの EMI 除去率 (OPA333 および OPA333-Q1 を使用した例)』アプリケーション ノート。




図 6-3. EMIRR テスト

表 6-1. 対象周波数における TLVx825 の EMIRR IN+

FREQUENCY	アプリケーションおよび割り当て	EMIRR IN+
400MHz	モバイル無線、モバイル衛星、宇宙での運用、気象、レーダー、極超短波 (UHF) アプリケーション	63dB
900MHz	GSM (モバイル通信) アプリケーション向けのグローバル システム、無線通信、ナビゲーション、GPS (最高 1.6GHz まで)、GSM、航空モバイル、UHF アプリケーション	72dB
1.8GHz	GSM アプリケーション、モバイル パーソナル通信、ブロードバンド、衛星、L バンド (1GHz~2GHz)	75.5dB
2.4GHz	802.11b、802.11g、802.11n、Bluetooth®、モバイル パーソナル通信、産業用、科学用および医療用 (ISM) 無線帯域、アマチュア無線および衛星、S バンド (2GHz~4GHz)	86dB
3.6GHz	無線測位、航空通信およびナビゲーション、衛星、モバイル、S バンド	97dB
5GHz	802.11a、802.11n、航空通信とナビゲーション、モバイル通信、宇宙と衛星での運用、C バンド (4GHz~8GHz)	95.5dB

電磁干渉 (EMI) 除去比 (EMIRR) は、オペアンプの EMI 耐性を表します。多くのオペアンプに共通する悪影響は、RF 信号の整流によるオフセット電圧の変化です。EMI によって発生するこのオフセットの変化を除去するのにより効率的なオペアンプは、EMIRR が高いものであり、これはデシベルの値で定量化されます。EMIRR の測定はさまざまな方法で実行できますが、このセクションでは EMIRR +IN について説明します。これは、特に、RF 信号がオペアンプの非反転入力ピンに印加されたときの EMIRR 性能を示すものです。一般に、以下の 3 つの理由により、EMIRR については非反転入力のみがテストされます。

- オペアンプの入力ピンは、EMI の影響を最も受けやすいことが知られており、通常は電源ピンまたは出力ピンよりも強く RF 信号を整流します。
- 非反転および反転オペアンプ入力は、対称的な物理レイアウトを採用しており、EMIRR 性能がほぼ一致しています。
- 非反転入力端子を PCB 上で絶縁できるため、非反転ピンでの EMIRR 測定は、他のピンよりも簡単です。この絶縁により、RF 信号を非反転入力端子に直接印加でき、他の部品との複雑な相互作用や PCB 配線の接続は発生しません。

帯域幅外のスペクトル成分を持つ信号に対しては、それを補正するためのアンプのループ ゲインが不十分なため、いずれかのオペアンプに対して高周波信号が伝導または放射されると、悪影響が発生する可能性があります。入力、電源、ま

たは出力で伝導または放射による EMI があると、予期しない DC オフセット、過渡電圧、その他の未知の動作が発生する可能性があります。ノイズの多い無線信号、デジタル クロック、インターフェイスから、敏感なアナログ ノードを適切にシールドし、分離するように注意してください。

6.3.9 電氣的オーバーストレス


設計者は、オペアンプが電氣的オーバーストレスにどの程度耐えられるのかという質問をすることがよくあります。これらの質問は、主にデバイスの入力に関するものですが、電源電圧ピンや、さらに出力ピンにも関係する場合があります。これらの各ピンの機能には、特定の半導体製造プロセスの電圧ブレイクダウン特性と、ピンに接続された特定の回路とで決まる電氣的ストレスの制限値があります。また、これらの回路には内部に静電気放電 (ESD) 保護機能が組み込まれており、製品の組み立て前にも組み立て中にも、偶発的な ESD イベントから保護します。

この基本的な ESD 回路と、電氣的オーバーストレス イベントとの関連性を十分に理解しておく役に立ちます。TLVx825 に含まれる ESD 回路の図を、[図 6-4](#) に示します (破線で囲まれている部分)。ESD 保護回路には、いくつかの電流ステアリング ダイオードが含まれており、入力ピンや出力ピンから内部の電源ラインへ戻るように配線されています。さらに、これらのダイオードは、オペアンプ内部の吸収デバイスにも接続されます。この保護回路は、回路が通常動作している間は非アクティブになるように設計されています。

ESD イベントがあると、短時間の高電圧パルスが発生し、それが半導体デバイスを通して放電する際に、短時間の高電流パルスに変わります。ESD 保護回路は、オペアンプ コアを迂回する電流経路を提供して、損傷を防止するように設計されています。保護回路によって吸収されたエネルギーは、熱として放散されます。

2 つ以上のアンプ デバイス ピンの間に ESD 電圧が発生すると、電流は 1 つまたは複数のステアリング ダイオードを流れます。電流が流れる経路に応じて、吸収デバイスがアクティブになります。吸収デバイスのトリガまたはスレッショルド電圧は、TLVx825 の通常動作電圧より高く、デバイスのブレイクダウン電圧レベルよりも低くなっています。このスレッショルドを超えると、吸収デバイスが迅速にアクティブになり、電源レールの電圧を安全なレベルにクランプします。

[図 6-4](#) は、オペアンプを回路に接続したとき、ESD 保護部品は非アクティブのままであり、アプリケーション回路の動作に関与しないことを示しています。ただし、印加された電圧が特定のピンの動作電圧範囲を超える状況が発生する可能性があります。この状況が発生した場合、一部の内部 ESD 保護回路のバイアスがオンになって電流が流れるリスクがあります。このような電流の流れは、ステアリング ダイオード パスを経由して発生し、吸収デバイスが関係することはほとんどありません。



$$V_{IN} = (V+) + 500\text{mV}$$

TVS: $V+ < V_{TVSBR}(\text{min}) < 6V$ 。ここで、 $V_{TVSBR}(\text{min})$ は、TVS のブレイクダウン電圧の最小規定値です。

R_S の推奨値は、過電圧状態でのおよそ $5k\Omega$ です。

図 6-4. 代表的な回路アプリケーションと比較して等価な内部 ESD 回路

図 6-4 に、入力電圧 (V_{IN}) が正電源電圧 ($V+$) を 500mV 以上上回る具体的な例を示します。この回路で発生する現象の多くは、電源の特性によって異なります。 $V+$ が電流をシンクできる場合、上側の入力ステアリング ダイオードの 1 つが導通し、電流を $+V_S$ へ導きます。 V_{IN} が高くなると、非常に高いレベルの電流が流れる可能性があります。その結果、データシートの仕様では、アプリケーションが入力電流を 10mA に制限することを推奨しています。

電源が電流をシンクできない場合、 V_{IN} はオペアンプへの電流ソースを開始し、その後、正の電源電圧供給を引き継ぐことができます。この場合の危険は、電圧がオペアンプの絶対最大定格を超えるレベルまで上昇する可能性があることです。

よくある質問として、「電源 $V+$ または $V-$ が $0V$ のときに入力信号を加えるとどうなるか」というものもあります。ここでも、電源が $0V$ または入力信号の振幅より低いレベルにあるときの電源特性によって状況が変わります。見かけ上、電源のインピーダンスが高い場合、オペアンプの電源電流は、入力ソースから電流ステアリング ダイオードを経由して供給できます。このような状態はアンプにとって通常のバイアス条件ではなく、特性の劣化や異常な動作につながる可能性があります。電源のインピーダンスが低い場合には、ステアリング ダイオードを流れる電流が非常に大きくなる可能性があります。電流レベルは、入力ソースが電流を供給できる能力と、入力パスに存在する抵抗によって異なります。

この電流を吸収する電源の能力が不確かである場合は、外部過渡電圧サプレッサ (TVS) ダイオードを電源ピンに追加します (図 6-4 も参照)。このブレイクダウン電圧は、通常動作中にダイオードがオンにならないように選択する必要があります。ただし、電源ピンが安全な動作電源電圧レベルを超えそうになった場合には TVS ダイオードが導通する程度に、ブレイクダウン電圧を低くする必要があります。

6.4 デバイスの機能モード

TLVx825 には単一機能モードがあり、電源電圧が $1.8V (\pm 0.9V)$ を上回ると動作します。TLVx825 の推奨電源電圧は $1.8V \sim 5.5V (\pm 0.9V \sim \pm 2.75V)$ です。

7 アプリケーションと実装

注

以下のアプリケーションのセクションにある情報は、TI の製品仕様に含まれるものではなく、TI はその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

7.1 使用上の注意

TLVx825 オペアンプは、高精度のオフセットとドリフト、優れた全体的性能を兼ね備えているため、多くの高精度アプリケーションに最適です。オフセットドリフトの精度は、わずか $0.02\mu\text{V}/^\circ\text{C}$ で、温度範囲全体にわたって安定性が得られます。さらに、これらのデバイスは、優れた CMRR、PSRR、および A_{OL} dc 性能と、優れた低ノイズ動作を組み合わせています。すべてのアンプと同様に、ノイズの多い、または高インピーダンスの電源を使用するアプリケーションでは、デバイスのピンの近くにデカップリング コンデンサが必要です。通常は、 $0.1\mu\text{F}$ のコンデンサが適しています。

7.1.1 ノイズの基本的な計算

低ノイズ回路設計では、すべてのノイズ源を慎重に分析する必要があります。多くの場合、外部ノイズ源が支配的な要素になることがあるため、ソース抵抗がオペアンプのノイズ性能全体に与える影響を考慮します。回路全体のノイズは、すべてのノイズ要素の二乗和平方根に等しくなります。

ソース インピーダンスの抵抗の部分では、抵抗の平方根に比例する熱ノイズが発生します。ソース インピーダンスは一般に固定されているため、ノイズ全体への寄与を最小限に抑えるオペアンプおよび帰還抵抗を選定します。

図 7-1 は、ゲインが存在する非反転型オペアンプ回路構成を示しています。図 7-2 は、ゲインが存在する反転型オペアンプ回路構成を示しています。ゲインが存在する回路構成では、帰還ネットワーク抵抗もノイズの原因となります。一般に、オペアンプの電流ノイズは帰還抵抗に反応して、追加のノイズを発生させます。ただし、TLVx825 の電流ノイズは低いいため、電流ノイズの寄与は無視できます。

一般的には、帰還抵抗の値を選択して、これらのノイズ発生源を無視できる程度まで下げることができます。低インピーダンスの帰還抵抗は、アンプの出力に負荷をかけます。両方の構成について、合計ノイズの計算式を示します。

ノイズ計算に関する追加リソースについては、[TI Precision Labs](#) を参照してください。




図 7-1. 非反転型ゲイン構成のノイズの計算

$$E_o = e_o \sqrt{BW_N} \text{ [VRMS]} \quad (1)$$

$$e_o = \left(1 + \frac{R_2}{R_1}\right) \sqrt{e_s^2 + e_n^2 + (e_{R_1 || R_2})^2 + (i_n R_s)^2 + \left(i_n \frac{R_1 R_2}{R_1 + R_2}\right)^2} \left[\frac{\text{V}}{\sqrt{\text{Hz}}}\right] \quad (2)$$

$$e_s = \sqrt{4k_B T(K) R_s} \left[\frac{\text{V}}{\sqrt{\text{Hz}}}\right] \quad (3)$$

$$e_{R_1 \parallel R_2} = \sqrt{4k_B T(K) \left(\frac{R_1 R_2}{R_1 + R_2} \right)} \left[\frac{V}{\sqrt{Hz}} \right] \quad (4)$$

$$k_B = 1.38065 \times 10^{-23} \left[\frac{J}{K} \right] \quad (5)$$

$$T(K) = 2.37.15 + T(^{\circ}C) [K] \quad (6)$$

ここで、

- e_n はアンプの電圧ノイズ スペクトル密度。TLVx825 の場合、 $e_n = 15nV/\sqrt{Hz}$ (1kHz 時)。
- e_o は合計ノイズ密度です。
- e_S は R_S の熱ノイズです。
- $e_{R_1 \parallel R_2}$ は、 $R_1 \parallel R_2$ の熱ノイズです。
- k_B はボルツマン定数です。
- $T(K)$ は温度 (ケルビン) です。




図 7-2. 反転型ゲイン構成のノイズの計算

$$E_o = e_o \sqrt{BW_N} [V_{RMS}] \quad (7)$$

$$e_o = \left(1 + \frac{R_2}{R_S + R_1} \right) \sqrt{e_n^2 + (e_{R_1 + R_S \parallel R_2})^2 + \left(i_n \frac{(R_S + R_1)R_2}{R_S + R_1 + R_2} \right)^2} \left[\frac{V}{\sqrt{Hz}} \right] \quad (8)$$

$$e_{R_1 + R_S \parallel R_2} = \sqrt{4k_B T(K) \left(\frac{(R_S + R_1)R_2}{R_S + R_1 + R_2} \right)} \left[\frac{V}{\sqrt{Hz}} \right] \quad (9)$$

$$k_B = 1.38065 \times 10^{-23} \left[\frac{J}{K} \right] \quad (10)$$

$$T(K) = 2.37.15 + T(^{\circ}C) [K] \quad (11)$$

ここで、

- e_n はアンプの電圧ノイズ スペクトル密度。TLVx825 の場合、 $e_n = 15nV/\sqrt{Hz}$ (1kHz 時)。
- e_o は合計ノイズ密度です。
- e_S は R_S の熱ノイズです。
- $e_{(R_1 + R_S) \parallel R_2}$ は $(R_1 + R_S) \parallel R_2$ の熱ノイズです。
- k_B はボルツマン定数です。
- $T(K)$ は温度 (ケルビン) です。

7.2 代表的なアプリケーション

7.2.1 TLVx825 ローサイド電流センシングアプリケーション

図 7-3 に、ローサイド電流センシング アプリケーション用に構成された TLVx825 を示します。




図 7-3. ローサイド電流センシング アプリケーションの TLVx825

7.2.1.1 設計要件

この設計の設計要件は次のとおりです。

- 負荷電流: 0A ~ 1A
- 最大出力電圧: 4.9V
- 最大シャント電圧: 100mV

7.2.1.2 詳細な設計手順

図 7-3 の回路の伝達関数は、式 12 に示すとおりです。

$$V_{OUT} = I_{LOAD} \times R_{SHUNT} \times \text{Gain} \quad (12)$$

負荷電流 (I_{LOAD}) により、シャント抵抗 (R_{SHUNT}) の両端で電圧降下が発生します。負荷電流は 0A~1A の範囲で設定されます。最大負荷電流時のシャント電圧を 100mV 未満に維持するために、最大シャント抵抗は式 13 を使用して定義されます。

$$R_{SHUNT} = \frac{V_{SHUNT_MAX}}{I_{LOAD_MAX}} = \frac{100 \text{ mV}}{1 \text{ A}} = 100 \text{ m}\Omega \quad (13)$$

式 13 を使用して計算すると、 R_{SHUNT} は 100mΩ となります。 I_{LOAD} と R_{SHUNT} によって生成される電圧降下は TLVx825 によって増幅され、約 0V ~ 4.9V の出力電圧を生成します。TLVx825 が必要な出力電圧を生成するために必要なゲインは、式 14 を使用して計算されます。

$$\text{Gain} = \frac{V_{OUT_MAX} - V_{OUT_MIN}}{V_{IN_MAX} - V_{IN_MIN}} \quad (14)$$

式 14 を使用して計算すると、必要なゲインは 49V/V となります。これは抵抗 R_F と R_G で設定します。TLV825 デバイスのゲインを 49V/V に設定するための抵抗 R_F および R_G のサイズは式 15 で計算します。

$$\text{Gain} = 1 + \frac{R_F}{R_G} \quad (15)$$

R_F に 57.6k Ω 、 R_G に 1.2k Ω を選択すると、組み合わせで 49V/V に等しくなります。図 7-3 に示す回路で測定された伝達関数を、図 7-4 に示します。ゲインは、帰還抵抗とゲイン抵抗のみの関数であることに注意します。このゲインは抵抗の比を変化させることで調整され、実際の抵抗値は設計者が設定しようとするインピーダンスレベルによって決定されます。インピーダンスレベルによって、電流ドレイン、浮遊容量の影響、その他いくつかの動作が決まります。インピーダンスの選択はシステムごとに異なるので、システムのパラメータに合わせて最適なインピーダンスを選択する必要があります。

7.2.1.3 アプリケーション曲線




図 7-4. ローサイド、電流センス、伝達関数

7.3 電源に関する推奨事項

TLVx825 は、1.8V ~ 5.5V ($\pm 0.9V$ ~ $\pm 2.75V$) で動作することが規定されています。TLVx825 は、シングル電源とデュアル電源の両方で動作します。TLVx825 は対称電源を必要とせず、オペアンプは動作に最低 1.8V の電圧のみを必要とします。

注意

6V を超える電源電圧を印加すると、デバイスに永続的な損傷を与える可能性があります。「絶対最大定格」表を参照してください。

電源ピンの近くに 0.1 μF のバイパス コンデンサを配置すると、ノイズの多い電源や高インピーダンスの電源からの誤差を低減できます。バイパス コンデンサの配置の詳細については、「レイアウト」セクションを参照してください。

7.4 レイアウト


7.4.1 レイアウトのガイドライン

最高の動作性能を実現するため、以下のような優れた PCB レイアウト手法を使用してください。

- ノイズは、基板の電源接続を通じてアナログ回路に伝播し、オペアンプの電源ピンにまで達する可能性があります。バイパスコンデンサは、結合ノイズを低減するために使用され、低インピーダンスの経路を介してグラウンドへ逃がす役割を果たします。
 - 各電源ピンとグラウンドとの間に、低 ESR の 0.1 μF セラミック バイパス コンデンサを接続し、可能な限りデバイスの近くに配置します。単一電源アプリケーションの場合は、V+ からグラウンドに対して 1 つのバイパス コンデンサを接続すれば十分です。
- 回路のアナログ部分とデジタル部分のグラウンドを分離することは、ノイズを抑制する最も簡単かつ効果的な方法の 1 つです。通常、多層 PCB のうち 1 つ以上の層はグラウンドプレーン専用です。グラウンドプレーンは熱の分散に役立ち、EMI (電磁干渉) ノイズを拾いにくくなります。デジタル グラウンドとアナログ グラウンドを物理的に分離し、グラウンド電流の流れに注意を払います。
- 寄生カップリングを低減するには、入力配線を電源配線または出力配線からできるだけ離して配置します。これらの配線を分離しておけない場合、敏感な配線をノイズの多い配線と平行にするよりは、垂直に交差させる方がはるかに良い結果が得られます。

- 外付け部品は、可能な限りデバイスに近く配置します（「レイアウト例」を参照）。 R_1 と R_2 を反転入力に近付けて配置すると、寄生容量を最小化できます。
- 入力パターンは、できる限り短くしてください。入力配線は回路の最も敏感な部分であることに注意します。
- 重要なパターンの周囲では、駆動型の低インピーダンス ガードリングを配置することを検討してください。ガードリングを使用すると、付近のさまざまな電位にあるパターンからのリーク電流を大幅に低減できます。
- TI では、最高の性能を得るために、基板組み立ての後で PCB をクリーニングすることを推奨します。
- 高精度の集積回路では、プラスチック パッケージへの水分の侵入により性能が変化する場合があります。TI では、PCB を水で洗浄した後で、PCB アセンブリをベーキングして、クリーニング中にデバイスのパッケージに取り込まれた水分を除去することを推奨します。ほとんどの状況では、クリーニング後に 85°C で 30 分間の低温ベーキングを行えば十分です。

7.4.2 レイアウト例



C3 と C4 は C_{BYP} コンデンサです

図 7-5. 非反転構成の回路図のレイアウト例




図 7-6. 非反転構成のオペアンプ基板のレイアウト - SOT-SC70 (DCK) パッケージ

8 デバイスおよびドキュメントのサポート

8.1 デバイス サポート

8.1.1 開発サポート

8.1.1.1 PSpice® for TI

PSpice® for TI は、アナログ回路の性能評価に役立つ設計およびシミュレーション環境です。レイアウトと製造に移る前に、サブシステムの設計とプロトタイプ的设计を作成することで、開発コストを削減し、市場投入までの期間を短縮できます。

8.1.1.2 TINA-TI™シミュレーション ソフトウェア (無償ダウンロード)

TINA-TI™ シミュレーション ソフトウェアは、SPICE エンジンに基づいた単純かつ強力な、使いやすい回路シミュレーション プログラムです。TINA-TI シミュレーション ソフトウェアは、TINA™ ソフトウェアのすべての機能を持つ無償バージョンで、パッシブ モデルとアクティブ モデルに加えて、マクロモデルのライブラリがプリロードされています。TINA-TI シミュレーション ソフトウェアには、SPICE の標準的な DC 解析、過渡解析、周波数ドメイン解析などの全機能に加え、追加の設計機能が搭載されています。

TINA-TI シミュレーション ソフトウェアは設計およびシミュレーション ツール Web ページから無料でダウンロードでき、ユーザーが結果をさまざまな形式で処理できる、広範な後処理機能を備えています。仮想計測器により、入力波形を選択し、回路ノード、電圧、および波形をプローブして、動的なクイック スタート ツールを作成できます。

注

これらのファイルを使用するには、TINA ソフトウェアまたは TINA-TI ソフトウェアがインストールされている必要があります。TINA-TI ソフトウェア フォルダから、無償の TINA-TI シミュレーション ソフトウェアをダウンロードしてください。

8.2 ドキュメントのサポート

8.2.1 関連資料

関連資料については、以下を参照してください。

- テキサス インストルメンツ、『ゼロドリフト アンプ: 特長と利点』アプリケーション ブリーフ
- テキサス インストルメンツ、『PCB はオペアンプ設計のコンポーネント』Analog Design Journal
- テキサス インストルメンツ、『オペアンプのゲイン安定性、第 3 部: AC ゲイン誤差の分析』Analog Design Journal
- テキサス インストルメンツ、『オペアンプのゲイン安定性、第 2 部: DC ゲイン誤差の分析』Analog Design Journal
- テキサス インストルメンツ、『完全差動アクティブ フィルタにおける無限ゲイン、MFB フィルタトポロジの使用』Analog Design Journal
- テキサス インストルメンツ、『オペアンプの性能分析』アプリケーション ノート
- テキサス インストルメンツ、『オペアンプの単一電源動作』アプリケーション ノート
- テキサス インストルメンツ、『鉛フリー仕上げ部品の保管寿命評価』アプリケーション ノート
- テキサス インストルメンツ、『フィードバック プロットによるオペアンプ AC 性能の定義』アプリケーション ノート
- テキサス インストルメンツ、『オペアンプの EMI 除去率 (OPA333 および OPA333-Q1 を使用した例)』アプリケーション ノート
- テキサス インストルメンツ、『測温抵抗体のアナログ線形化』Analog Design Journal
- テキサス・インストルメンツ、『TI 高精度設計 TIPD102 ハイサイド電圧-電流 (V-I) コンバータ』ファレンス ガイド
- テキサス インストルメンツ、『チョップアンプの精度の最適化』テクニカル ホワイト ペーパー
- テキサス インストルメンツ、『オペアンプのオフセット電圧とバイアス電流の制限』テクニカル ホワイト ペーパー

8.3 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

8.4 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの [使用条件](#) を参照してください。

8.5 商標

TINA-TI™ and テキサス・インスツルメンツ E2E™ are trademarks of Texas Instruments.

TINA™ is a trademark of DesignSoft, Inc.

Bluetooth® is a registered trademark of Bluetooth SIG, Inc.

PSpice® is a registered trademark of Cadence Design Systems, Inc.

すべての商標は、それぞれの所有者に帰属します。

8.6 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

8.7 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

9 改訂履歴

日付	改訂	注
May 2026	*	初版リリース

10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

10.1 メカニカル データ




PACKAGE OUTLINE

DCK0005A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



ADVANCE INFORMATION

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-203.
4. Support pin may differ or may not be present.

EXAMPLE BOARD LAYOUT


DCK0005A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
 EXPOSED METAL SHOWN
 SCALE:18X



SOLDER MASK DETAILS

4214834/C 03/2023

NOTES: (continued)

4. Publication IPC-7351 may have alternate designs.
5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.


ADVANCE INFORMATION

EXAMPLE STENCIL DESIGN

DCK0005A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



4214834/C 03/2023

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
7. Board assembly site may have different recommendations for stencil design.




DBV0005A

PACKAGE OUTLINE

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-178.
4. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25 mm per side.
5. Support pin may differ or may not be present.

EXAMPLE BOARD LAYOUT

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



NOTES: (continued)


- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A


SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



NOTES: (continued)


- 8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
- 9. Board assembly site may have different recommendations for stencil design.



PW0014A

PACKAGE OUTLINE
TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



NOTES: (continued)


- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0014A


TSSOP - 1.2 mm max height


SMALL OUTLINE PACKAGE



NOTES: (continued)

- 8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
- 9. Board assembly site may have different recommendations for stencil design.

DGK0008A  **PACKAGE OUTLINE**
VSSOP - 1.1 mm max height
 SMALL OUTLINE PACKAGE



NOTES:

PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.

EXAMPLE BOARD LAYOUT

DGK0008A

™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



NOTES: (continued)


- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
- 8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
- 9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGK0008A

™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



NOTES: (continued)


- 11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
- 12. Board assembly site may have different recommendations for stencil design.

EXAMPLE BOARD LAYOUT


D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
 EXPOSED METAL SHOWN
 SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.


ADVANCE INFORMATION

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.




PACKAGE OUTLINE

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT

ADVANCE INFORMATION



NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.


www.ti.com

EXAMPLE BOARD LAYOUT

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

www.ti.com


ADVANCE INFORMATION

EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT




ADVANCE INFORMATION

NOTES: (continued)


8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

www.ti.com

10.2 テープおよびリール情報




QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



デバイス	パッケージタイプ	パッケージ図	ピン	SPQ	リール直径 (mm)	リール幅 W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	ピン1の象限
TLV825DBVR	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	8.0	12.0	Q1
TLV825DCKR	SC70	DCK	5	3000	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
TLV2825DR	SOIC	D	8	3000	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TLV2825DGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
TLV4825DR	SOIC	D	14	3000	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
TLV4825PWR	TSSOP	PW	14	3000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



ADVANCE INFORMATION

デバイス	パッケージタイプ	パッケージ図	ピン	SPQ	長さ (mm)	幅 (mm)	高さ (mm)
TLV825DBVR	SOT-23	DBV	5	3000	353.0	353.0	32.0
TLV825DCKR	SC70	DCK	5	3000	180.0	180.0	18.0
TLV2825DR	SOIC	D	8	3000	353.0	353.0	32.0
TLV2825DGKR	VSSOP	DGK	8	2500	353.0	353.0	32.0
TLV4825DR	SOIC	D	14	3000	340.5	336.1	32.0
TLV4825PWR	TSSOP	PW	14	3000	353.0	353.0	32.0

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
PTLV4825DR	Active	Preproduction	SOIC (D) 14	3000 LARGE T&R	-	Call TI	Call TI	-40 to 125	

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日 : 2025 年 10 月