

# TMS320F280013x リアルタイム・マイクロコントローラ

## 1 特長

- リアルタイム処理
  - 120MHz C28x 32 ビット DSP CPU
  - 240MHz Arm® Cortex® M7 ベースのデバイスと同等のリアルタイム信号チェーン性能 (『C2000™ 制御 MCU の最適化された信号チェーンのリアルタイム・ベンチマーク』アプリケーション・ノートを参照)
  - より正確な算術演算のための浮動小数点ユニット (FPU)
  - リアルタイム制御システムに重要なアルゴリズムを高速化する三角関数算術演算ユニット (TMU)
- オンチップ・メモリ
  - 256KB (128KW) のシングル・バンク・フラッシュ (ECC 保護)
  - 36KB (18KW) の RAM (ECC / パリティ保護)
  - セキュリティ
    - JTAGLOCK
    - ゼロピンブート
    - デュアル・ゾーン・セキュリティ
- クロックおよびシステム制御
  - 2 つの内部 10MHz 発振器
  - 内部発振器の性能を向上させるための外付け抵抗のサポート (ExtR)
  - 水晶発振器または外部クロック入力
  - ウィンドウ付きウォッチドッグ・タイマ・モジュール
  - クロック消失検出回路
  - デュアル・クロック・コンパレータ (DCC)
- 3.3V I/O 設計
  - 内部 VREG 生成
  - ブラウンアウト・リセット (BOR) 回路
- システム・ペリフェラル
  - 38 本の個別にプログラム可能な多重化された汎用入出力 (GPIO) ピン (11 本はアナログと共有)
  - アナログ・ピン上の 10 本のデジタル入力
  - 強化ペリフェラル割り込み拡張 (ePIE)
  - 多様な低消費電力モード (LPM) のサポート
  - 固有の識別 (UID) 番号
- 通信ペリフェラル
  - 2 つの I2C (Inter-integrated Circuit) インターフェイス
  - 1 つの CAN/DCAN (Controller Area Network) バス・ポート
  - 1 つのシリアル・ペリフェラル・インターフェイス (SPI) ポート
  - 3 つの UART 互換シリアル通信インターフェイス (SCI)

- アナログ・システム
  - 2 つの 4MSPS、12 ビットのアナログ / デジタル・コンバータ (ADC)
    - 最大 21 の外部チャンネル (11 は GPIO と共有)
    - ADC ごとに 4 つの後処理ブロック (PPB) を内蔵
  - 12 ビット・リファレンス D/A コンバータ (DAC) を備えた
    - 1 つのウィンドウ付きコンパレータ (CMPSS)
      - デジタル・グリッチ・フィルタ
      - COMPDACOUT (11 ビット)
  - 3 つのウィンドウ付きコンパレータ (CMPSS\_LITE) (有効ビット数 9.5 ビットのリファレンス DAC 付き)
    - デジタル・グリッチ・フィルタ
- 拡張制御ペリフェラル
  - 14 の ePWM チャンネル、うち 2 チャンネルが高分解能 (分解能 150ps)
    - デッドバンド・サポートを内蔵
    - ハードウェア・トリップ・ゾーン (TZ) を内蔵
  - 2 つの拡張キャプチャ (eCAP) モジュール
  - 1 つの拡張直交エンコーダ・パルス (eQEP) モジュール、CW/CCW 動作モードをサポート
  - 組み込みパターン・ジェネレータ (EPG)
- SW AES 用 CMAC キー (128 ビット)
- パッケージ・オプション:
  - 64 ピンの薄型クワッド・フラットパック (LQFP) [PM サフィックス]
  - 48 ピンの LQFP [PT サフィックス]
  - 48 ピンの超薄型クワッド・フラットパック・リードなし (VQFN) [RSH サフィックス]
  - 32 ピンの VQFN [RHB サフィックス]
- 温度オプション:
  - 周囲温度 (T<sub>A</sub>): -40°C ~ 125°C

## 2 アプリケーション

- 家電製品
  - エアコン室外機
    - C2000 ソリューションの場合、「エアコン室外機」のセクションを参照してください。
  - 洗濯機 / 乾燥機
    - C2000 ソリューションの場合、「洗濯機 / 乾燥機」のセクションを参照してください。
  - ロボット芝刈り機
    - C2000 ソリューションの場合、「ロボット芝刈り機」のセクションを参照してください。



- 商用テレコム整流器
  - C2000 ソリューションの場合、「商用テレコム整流器」セクションを参照してください。
- 家電製品向けのポンプとファン
- 家電製品:コンプレッサ
- コードレス・ハンディタイプ園芸用器具
- コードレス電動工具
- 芝刈り機
- 商用電源で動作する電動工具
- 換気扇フード
- 食器洗い機
- 冷蔵庫 / 冷凍庫
- エアコン室内機
- ロボット掃除機
- 空気清浄機と加湿器
- コードレス掃除機
- ミキサー、ブレンダー、フード・プロセッサ
- 住宅用ファンとリビング・ファン
- ビル・オートメーション
  - 自動ドア / ゲート
  - HVAC (空調) モーター制御
- ファクトリ・オートメーション / 制御
  - アクチュエータ
  - 自動仕分け機器
- 移動型ロボットのモーター・コントローラ
  - 繊維機械
- モーター・ドライブ
  - AC ドライブ制御モジュール
  - AC ドライブ電力段モジュール
  - リニア・モーターの電力段
  - ドローンのプロペラ ESC (電子速度コントローラ)
  - サーボ・ドライブ制御モジュール
  - サーボ・ドライブの電力段モジュール
  - AC 入力 BLDC モーター・ドライブ
  - DC 入力 BLDC モーター・ドライブ
  - 閉ループ・ステップ
  - 開ループ・ステップ
- 産業用電源
  - 産業用 AC-DC
- ポータブル電源
  - UPS
- 単相ライン・インタラクティブ UPS
  - 単相オンライン UPS
- テレコムとサーバーの電源
  - 商用 DC/DC
  - 商用ネットワークおよびサーバーの PSU (電源)
  - 商用テレコム整流器
    - 「商用テレコム整流器」のセクションを参照してください。
- グリッド・インフラ
  - マイクロ・インバータ
  - 緊急遮断機能
  - ソーラー・アーク保護
  - ソーラー充電コントローラ
  - 太陽光発電オペティマイザ

### 3 概要

TMS320F280013x (F280013x) は、パワー・エレクトロニクスの効率を高めるために設計されたスケーラブルな超低レイテンシ・デバイスである C2000™ リアルタイム・マイクロコントローラ・ファミリの製品です。

リアルタイム制御サブシステムは、テキサス・インスツルメンツの 32 ビット C28x DSP コアをベースにしており、オンチップ・フラッシュまたは SRAM から実行される浮動小数点または固定小数点コードに対して 120MHz の信号処理性能を発揮します。C28x CPU は、三角関数演算ユニット (TMU) によってさらに強化され、リアルタイム制御システムでよく使われる重要なアルゴリズムを高速化します。

F280013x は最大 256KB (128KW) のフラッシュ・メモリをサポートしています。最大 36KB (18KW) のオンチップ SRAM も利用でき、フラッシュ・メモリを補完できます。

F280013x リアルタイム・マイクロコントローラ (MCU) に内蔵された高性能アナログ・ブロックは、リアルタイム・シグナル・チェーン性能を最適化するために、処理および PWM ユニットと密結合されています。14 の PWM チャンネルにより、3 相インバータから力率補正とその他の先進マルチレベル電源トポロジまで、各種出力段を制御できます。

インターフェイスは、各種の業界標準通信ポート (SPI, SCI, I2C, CAN など) によりサポートされており、最適な信号配置を行うための複数のピン多重化方法を備えています。

C2000 MCU をお客様のリアルタイム制御システムに適した選択肢にしている機能について詳しく知るには、『C2000™ リアルタイム・マイクロコントローラを使った開発のための基本ガイド』をご覧ください。C2000™ リアルタイム制御 MCU のページにアクセスしてください。

『C2000™ リアルタイム制御マイクロコントローラ (MCU) を使用した設計の開始』入門ガイドは、C2000 デバイスを使用する開発について、ハードウェアからサポート・リソースまで、あらゆる側面をカバーしています。主要な参考資料に加えて、各セクションには関連するリンクとリソースが掲載されており、さらに詳細な情報を知ることができます。

導入前の評価には [TMDSCNCD2800137](#) 評価ボードをご覧になり、[C2000Ware](#) をダウンロードしてください。

### パッケージ情報

部品番号	パッケージ <sup>(1)</sup>	パッケージ・サイズ <sup>(2)</sup>	本体サイズ (公称)
TMS320F2800137	PM (LQFP, 64)	12mm × 12mm	10mm × 10mm
	PT (LQFP, 48)	9mm × 9mm	7mm × 7mm
	RGZ (VQFN, 48)	7mm × 7mm	7mm × 7mm
	RHB (VQFN, 32)	5mm × 5mm	5mm × 5mm
TMS320F2800135	PM (LQFP, 64)	12mm × 12mm	10mm × 10mm
	PT (LQFP, 48)	9mm × 9mm	7mm × 7mm
	RGZ (VQFN, 48)	7mm × 7mm	7mm × 7mm
	RHB (VQFN, 32)	5mm × 5mm	5mm × 5mm
TMS320F2800133	PM (LQFP, 64)	12mm × 12mm	10mm × 10mm
	PT (LQFP, 48)	9mm × 9mm	7mm × 7mm
	RGZ (VQFN, 48)	7mm × 7mm	7mm × 7mm
	RHB (VQFN, 32)	5mm × 5mm	5mm × 5mm
TMS320F2800132	PT (LQFP, 48)	9mm × 9mm	7mm × 7mm
	RGZ (VQFN, 48)	7mm × 7mm	7mm × 7mm
	RHB (VQFN, 32)	5mm × 5mm	5mm × 5mm

- (1) 詳細については、「[メカニカル、パッケージ、および注文情報](#)」を参照してください。  
 (2) パッケージ・サイズ (長さ×幅) は公称値であり、該当する場合はピンも含まれます。

### 製品情報

部品番号 <sup>(1)</sup>	パッケージ・オプション	周波数	フラッシュ・サイズ	内部電圧レギュレータ	外部電圧レギュレータ
TMS320F2800137	64 PM 48 PT 48 RGZ 32 RHB	120	256KB	あり	なし
TMS320F2800135	64 VPM 64 PM 48 PT 48 RGZ 32 RHB	120	128KB	あり	64 VPM のみ
TMS320F2800133	64 PM 48 PT 48 RGZ 32 RHB	120	64KB	あり	なし
TMS320F2800132	48 PT 48 RGZ 32 RHB	100	64KB	あり	なし

- (1) これらのデバイスの詳細については、「[デバイスの比較](#)」の表を参照してください。

### 3.1 機能ブロック図

「機能ブロック図」に、CPU システムと関連ペリフェラルを示します。




図 3-1. 機能ブロック図

## 目次

<b>1 特長</b> .....	1	6.14 通信ペリフェラル	139
<b>2 アプリケーション</b> .....	1	<b>7 詳細説明</b> .....	156
<b>3 概要</b> .....	2	7.1 概要	156
3.1 機能ブロック図	4	7.2 機能ブロック図	157
<b>4 デバイスの比較</b> .....	6	7.3 メモリ	158
4.1 関連製品	7	7.4 識別	165
<b>5 ピン構成および機能</b> .....	8	7.5 C28x プロセッサ	166
5.1 ピン配置図	8	7.6 デバイス・ブート・モード	167
5.2 ピン属性	13	7.7 セキュリティ	174
5.3 信号の説明	24	7.8 ウォッチドッグ	175
5.4 ピン多重化	32	7.9 C28x タイマ	176
5.5 GPIO および ADC の割り当て	38	7.10 デュアル・クロック・コンパレータ (DCC)	176
5.6 内部プルアップおよびプルダウン付きのピン	38	<b>8 アプリケーション、実装、およびレイアウト</b> .....	178
5.7 未使用ピンの接続	39	8.1 アプリケーションと実装	178
<b>6 仕様</b> .....	41	8.2 デバイスの主な特長	178
6.1 絶対最大定格	41	8.3 アプリケーション情報	181
6.2 ESD 定格	41	<b>9 デバイスおよびドキュメントのサポート</b> .....	196
6.3 推奨動作条件	42	9.1 使い始めと次の手順	196
6.4 消費電力の概略	43	9.2 デバイス命名規則	196
6.5 電気的特性	50	9.3 マーキング	197
6.6 PM パッケージの熱抵抗特性	51	9.4 ツールとソフトウェア	199
6.7 PT パッケージの熱抵抗特性	51	9.5 ドキュメントのサポート	200
6.8 RGZ パッケージの熱抵抗特性	51	9.6 サポート・リソース	201
6.9 RHB パッケージの熱抵抗特性	52	9.7 商標	201
6.10 熱設計の検討事項	52	9.8 静電気放電に関する注意事項	202
6.11 システム	53	9.9 用語集	202
6.12 アナログ・ペリフェラル	100	<b>10 改訂履歴</b> .....	202
6.13 制御ペリフェラル	128	<b>11 メカニカル、パッケージ、および注文情報</b> .....	205

## 4 デバイスの比較

表 4-1 に、TMSTMS320F280013x デバイスの機能を示します。

表 4-1. デバイスの比較

機能 <sup>(1)</sup>		F2800137	F2800135	F2800133	F2800132
プロセッサおよびアクセラレータ					
C28x	周波数 (MHz)	120			100
	FPU32 - タイプ 0	あり			
	TMU - タイプ 0	あり			
メモリ					
フラッシュ		256KB (128KW)	128KB (64KW)	64KB (32KW)	
RAM		36KB (18KW)			
セキュリティ: JTAGLOCK、ゼロピン ブート、デュアル ゾーン セキュリティ		あり			
システム					
32 ビット CPU タイマ		3			
ウォッチドッグ・タイマ		1			
デュアル・クロック比較 (DCC)		1			
外部割り込み		5			
組み込みパターン・ジェネレータ (EPG)		1			
ノンマスカブル割り込みウォッチドッグ (NMIWD) タイマ		1			
水晶発振器 / 外部クロック入力		1			
ExtR 精度の INTOSC <sup>(4)</sup>		+/-1%			
内部発振器の精度 (2 INTOSC)		セクション 6.11.3.5 を参照			
内部 3.3V~1.2V 電圧レギュレータ (VREG)		あり			
VREGENZ を使用した外部 VREG のサポート		-	64 VPM のみ	-	
GPIO		セクション 5.5 を参照			
アナログ・ペリフェラル					
ADC 12 ビット	ADC の数	2			
	変換時間 (ns) <sup>(2)</sup>	250ns / 4.00MSPS			290ns / 3.45MSPS
	ADC チャンネル	セクション 5.5 を参照			
温度センサ		1			
コンパレータ・サブシステム	CMPSS (それぞれ 2 つのコンパレータと 2 つの内蔵ダイナミック 12 ビット DAC を含む)	1			
	CMPSS_LITE (それぞれ 2 つのコンパレータと 2 つの有効ビット数 9.5 ビットのスタティック DAC を含む)	3			
制御ペリフェラル <sup>(3)</sup>					
eCAP モジュール - タイプ 2		2			
ePWM/HRPWM - タイプ 4	合計チャンネル数	14			6
	高分解能チャンネル	2 (ePWM1)			
eQEP モジュール - タイプ 2		1			

**表 4-1. デバイスの比較 (続き)**

機能 <sup>(1)</sup>	F2800137	F2800135	F2800133	F2800132
通信ペリフェラル <sup>(3)</sup>				
CAN – タイプ 0	1			–
I2C – タイプ 1	2			
SCI – タイプ 0 (UART 互換)	3			
SPI – タイプ 2	1			
パッケージ、温度、認定オプション				
64 PM	あり	あり		–
64 PM VREGENZ 付き (64 VPM)	–	あり	–	
48 PT	あり	あり		
48 RGZ	あり	あり		
32 RHB	あり	あり		
接合部温度 (T <sub>J</sub> )	–40°C～140°C			
自由気流での周囲温度 (T <sub>A</sub> )	–40°C～125°C			

- (1) タイプの違いは、ペリフェラル・モジュールの機能上の主要な相違を表します。同じペリフェラルのタイプの中でも、モジュールの基本的な機能に影響を与えない、わずかな相違がデバイス間に存在することがあります。
- (2) サンプル・アンド・ホールド・ウィンドウの開始から、次の変換のサンプル・アンド・ホールド・ウィンドウの開始までの時間。
- (3) 複数のパッケージで供給されるデバイスの場合、パッケージが小さいほどデバイスのピン数が少ないため、小型パッケージに記載されているペリフェラル数が減少します。デバイスに内部的に存在するペリフェラルの数は、その型番で提供される最大のパッケージに比べて減少しません。小型パッケージのピンでアクセス可能なペリフェラル・インスタンスについては、[セクション 5](#) を参照してください。
- (4) INTOSC の精度の値については、[セクション 6.11.3.5](#) を参照してください。

## 4.1 関連製品

### [TMS320F2803x リアルタイム・マイクロコントローラ](#)

F2803x シリーズは、ピン数とメモリ・サイズについて、より広範な選択肢を提供します。F2803x シリーズでは、パラレル制御補償器アクセラレータ (CLA) オプションも採り入れています。

### [TMS320F2807x リアルタイム・マイクロコントローラ](#)

F2807x シリーズは、最高の性能、最大のピン数、フラッシュ・メモリ・サイズ、ペリフェラルの選択肢を提供します。F2807x シリーズには、最新世代のアクセラレータ、ePWM ペリフェラル、アナログ・テクノロジーが含まれています。

### [TMS320F28004x リアルタイム・マイクロコントローラ](#)

F28004x シリーズは、最新世代の拡張機能を備えた F2807x シリーズの縮小版です。

### [TMS320F2838x リアルタイム・マイクロコントローラ](#)

F2838x シリーズは、より高い性能、より多くのピン数、フラッシュ・メモリ・サイズ、ペリフェラル、および幅広い接続オプションを提供します。F2838x シリーズには、最新世代のアクセラレータ、ePWM ペリフェラル、アナログ・テクノロジーが含まれています。

### [TMS320F28002x リアルタイム・マイクロコントローラ](#)

F28002x シリーズは、最新世代の拡張機能を備えた F28004x シリーズの縮小版です。


### [TMS320F28003x リアルタイム・マイクロコントローラ](#)

F28003x シリーズは、F28002x シリーズをベースにしており、高い周波数、大容量のメモリ、多くのペリフェラル・オプションを提供します。CAN-FD とセキュリティ機能は、F2838x シリーズから導入されています。

## 5 ピン構成および機能


### 5.1 ピン配置図

図 5-1 に、64 ピン PM 薄型クワッド・フラットパック (LQFP) のピン配置を示します。図 5-2 に、64 ピン PM LQFP VREGENZ 付きのピン配置を示します。図 5-3 に、48 ピン PT LQFP のピン配置を示します。図 5-4 に、48 ピン RGZ 超薄型クワッド・フラットパック、リードなし (VQFN) のピン配置を示します。図 5-5 に、32 ピン RHB VQFN のピン配置を示します。




A. GPIO 端子には GPIO 機能のみを表示しています。多重化された信号名全体については、[セクション 5.2](#) を参照してください。

図 5-1. 64 ピン PM 薄型クワッド・フラットバック (上面図)




A. GPIO 端子には GPIO 機能のみを表示しています。多重化された信号名全体については、[セクション 5.2](#) を参照してください。

図 5-2. 64 ピン PM 薄型クワッド・フラットパック VREGENZ 付き (上面図)




A. GPIO 端子には GPIO 機能のみを表示しています。多重化された信号名全体については、[セクション 5.2](#) を参照してください。

図 5-3. 48 ピン PT 薄型クワッド・フラットパック (上面図)



A. GPIO 端子には GPIO 機能のみを表示しています。多重化された信号名全体については、[セクション 5.2](#) を参照してください。

図 5-4. 48 ピン RGZ 超薄型クワッド・フラットパック、リードなし (上面図)



A. GPIO 端子には GPIO 機能のみを表示しています。多重化された信号名全体については、[セクション 5.2](#) を参照してください。

**図 5-5. 32 ピン RHB 超薄型クワッド・フラットパック、リードなし (上面図)**

## 5.2 ピン属性

表 5-1. ピン属性

信号名	多重化位置	64 VPM	64 PM	48 RGZ	48 PT	32 RHB	ピンの種類	説明
アナログ								
A0 C15 CMP1_DACL CMP3_HP2 CMP3_LP2 AIO231	0, 4, 8, 12	15	15	11	11	7	I	ADC-A 入力 0 ADC-C 入力 15 CMPSS-1 低 DAC 出力 CMPSS-3 ハイ・コンパレータ正入力 2 CMPSS-3 ロー・コンパレータ正入力 2 デジタル入力 231 に使用されるアナログ・ピン
A1 CMP1_HP4 CMP1_LP4 AIO232	0, 4, 8, 12	14	14	10	10	7	I	ADC-A 入力 1 CMPSS-1 ハイ・コンパレータ正入力 4 CMPSS-1 ロー・コンパレータ正入力 4 デジタル入力 232 に使用されるアナログ・ピン
A2 C9 CMP1_HP0 CMP1_LP0 GPIO224		9	9	6	6	4	I/O	ADC-A 入力 2 ADC-C 入力 9 CMPSS-1 ハイ・コンパレータ正入力 0 CMPSS-1 ロー・コンパレータ正入力 0 汎用入出力 224。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。
A3 C5 CMP3_HN0 CMP3_HP3 CMP3_LN0 CMP3_LP3 GPIO242		8	8	5	5	3	I/O	ADC-A 入力 3 ADC-C 入力 5 CMPSS-3 ハイ・コンパレータ負入力 0 CMPSS-3 ハイ・コンパレータ正入力 3 CMPSS-3 ロー・コンパレータ負入力 0 CMPSS-3 ロー・コンパレータ正入力 3 汎用入出力 242。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。
A4 C14 CMP2_HP0 CMP2_LP0 CMP4_HN0 CMP4_HP3 CMP4_LN0 CMP4_LP3 AIO225	0, 4, 8, 12	23	23	19	19	12	I	ADC-A 入力 4 ADC-C 入力 14 CMPSS-2 ハイ・コンパレータ正入力 0 CMPSS-2 ロー・コンパレータ正入力 0 CMPSS-4 ハイ・コンパレータ負入力 0 CMPSS-4 ハイ・コンパレータ正入力 3 CMPSS-4 ロー・コンパレータ負入力 0 CMPSS-4 ロー・コンパレータ正入力 3 デジタル入力 225 に使用されるアナログ・ピン
A5 C2 CMP3_HN1 CMP3_HP1 CMP3_LN1 CMP3_LP1 AIO244	0, 4, 8, 12	13	13	9	9	6	I	ADC-A 入力 5 ADC-C 入力 2 CMPSS-3 ハイ・コンパレータ負入力 1 CMPSS-3 ハイ・コンパレータ正入力 1 CMPSS-3 ロー・コンパレータ負入力 1 CMPSS-3 ロー・コンパレータ正入力 1 デジタル入力 244 に使用されるアナログ・ピン
A6 CMP1_HP2 CMP1_LP2 GPIO228		6	6	4	4	2	I/O	ADC-A 入力 6 CMPSS-1 ハイ・コンパレータ正入力 2 CMPSS-1 ロー・コンパレータ正入力 2 汎用入出力 228。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。

表 5-1. ピン属性 (続き)

信号名	多重化位置	64 VPM	64 PM	48 RGZ	48 PT	32 RHB	ピンの種類	説明
A7 C3 CMP4_HN1 CMP4_HP1 CMP4_LN1 CMP4_LP1 AIO245	0、4、8、12	19	19	15	15	8	I	ADC-A 入力 7 ADC-C 入力 3 CMPSS-4 ハイ・コンパレータ負入力 1 CMPSS-4 ハイ・コンパレータ正入力 1 CMPSS-4 ロー・コンパレータ負入力 1 CMPSS-4 ロー・コンパレータ正入力 1 デジタル入力 245 に使用されるアナログ・ピン
A8 C11 CMP2_HP4 CMP2_LP4 CMP4_HP4 CMP4_LP4 AIO241	0、4、8、12	20	20	16	16	9	I	ADC-A 入力 8 ADC-C 入力 11 CMPSS-2 ハイ・コンパレータ正入力 4 CMPSS-2 ロー・コンパレータ正入力 4 CMPSS-4 ハイ・コンパレータ正入力 4 CMPSS-4 ロー・コンパレータ正入力 4 デジタル入力 241 に使用されるアナログ・ピン
A10 C10 CMP2_HN0 CMP2_HP3 CMP2_LN0 CMP2_LP3 GPIO230		25	25	21	21	13	I/O	ADC-A 入力 10 ADC-C 入力 10 CMPSS-2 ハイ・コンパレータ負入力 0 CMPSS-2 ハイ・コンパレータ正入力 3 CMPSS-2 ロー・コンパレータ負入力 0 CMPSS-2 ロー・コンパレータ正入力 3 汎用入出力 230。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。
A11 C0 CMP1_HN1 CMP1_HP1 CMP1_LN1 CMP1_LP1 AIO237	0、4、8、12	12	12	8	8	6	I	ADC-A 入力 11 ADC-C 入力 0 CMPSS-1 ハイ・コンパレータ負入力 1 CMPSS-1 ハイ・コンパレータ正入力 1 CMPSS-1 ロー・コンパレータ負入力 1 CMPSS-1 ロー・コンパレータ正入力 1 デジタル入力 237 に使用されるアナログ・ピン
A12 C1 CMP2_HN1 CMP2_HP1 CMP2_LN1 CMP2_LP1 CMP4_HP2 CMP4_LP2 AIO238	0、4、8、12	18	18	14	14	8	I	ADC-A 入力 12 ADC-C 入力 1 CMPSS-2 ハイ・コンパレータ負入力 1 CMPSS-2 ハイ・コンパレータ正入力 1 CMPSS-2 ロー・コンパレータ負入力 1 CMPSS-2 ロー・コンパレータ正入力 1 CMPSS-4 ハイ・コンパレータ正入力 2 CMPSS-4 ロー・コンパレータ正入力 2 デジタル入力 238 に使用されるアナログ・ピン
A15 C7 CMP1_HN0 CMP1_HP3 CMP1_LN0 CMP1_LP3 AIO233	0、4、8、12	10	10	7	7	5	I	ADC-A 入力 15 ADC-C 入力 7 CMPSS-1 ハイ・コンパレータ負入力 0 CMPSS-1 ハイ・コンパレータ正入力 3 CMPSS-1 ロー・コンパレータ負入力 0 CMPSS-1 ロー・コンパレータ正入力 3 デジタル入力 233 に使用されるアナログ・ピン

表 5-1. ピン属性 (続き)

信号名	多重化位置	64 VPM	64 PM	48 RGZ	48 PT	32 RHB	ピンの種類	説明
A16 C16 GPIO28		2	2	2	2	32	I I I/O	ADC-A 入力 16 ADC-C 入力 16 汎用入出力 28。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。
A17 C17 GPIO20		27	27				I I I/O	ADC-A 入力 17 ADC-C 入力 17 汎用入出力 20。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。
A18 C18 GPIO21		28	28				I I I/O	ADC-A 入力 18 ADC-C 入力 18 汎用入出力 21。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。
A19 C19 GPIO13		29	29	22	23		I I I/O	ADC-A 入力 19 ADC-C 入力 19 汎用入出力 13。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。
A20 C20 GPIO12		30	30	23	24		I I I/O	ADC-A 入力 20 ADC-C 入力 20 汎用入出力 12。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。
A14 C4 CMP3_HP4 CMP3_LP4 AIO239	0、4、8、12	11	11	7	7	5	I I I I I	ADC-A 入力 14 ADC-C 入力 4 CMPSS-3 ハイ・コンパレータ正入力 4 CMPSS-3 ロー・コンパレータ正入力 4 デジタル入力 239 に使用されるアナログ・ピン
C6 CMP3_HP0 CMP3_LP0 GPIO226		7	7	4	4	2	I I I I/O	ADC-C 入力 6 CMPSS-3 ハイ・コンパレータ正入力 0 CMPSS-3 ロー・コンパレータ正入力 0 汎用入出力 226。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。
A9 C8 CMP2_HP2 CMP2_LP2 CMP4_HP0 CMP4_LP0 GPIO227		24	24	20	20	13	I I I I I I I/O	ADC-A 入力 9 ADC-C 入力 8 CMPSS-2 ハイ・コンパレータ正入力 2 CMPSS-2 ロー・コンパレータ正入力 2 CMPSS-4 ハイ・コンパレータ正入力 0 CMPSS-4 ロー・コンパレータ正入力 0 汎用入出力 227。このピンには、この表の GPIO セクションに記載されているデジタル・マルチプレクサ機能もある。
VREFHI		16	16	12	12		I	ADC の高いリファレンス電圧。外部リファレンス・モードでは、高い側のリファレンス電圧を外部からこのピンに印加する。内部リファレンス・モードでは、デバイスによってこのピンに電圧が駆動される。いずれのモードでも、2.2µF 以上のコンデンサをこのピンに配置する。このコンデンサは、VREFHI ピンと VREFLO ピンの間で、できるだけデバイスに近い場所に配置する必要がある。32 RHB パッケージでは、VREFHI は内部で VDDA に接続されている。
VREFLO		17	17	13	13		I	ADC の低いリファレンス電圧

表 5-1. ピン属性 (続き)

信号名	多重化位置	64 VPM	64 PM	48 RGZ	48 PT	32 RHB	ピンの種類	説明
<b>GPIO</b>								
GPIO0	0、4、8、12						I/O	汎用入出力 0
EPWM1_A	1						O	ePWM-1 出力 A
CANA_RX	2						I	CAN-A 受信
OUTPUTXBAR7	3						O	出力クロスバー出力 7
SCIA_RX	5	52	52	41	42	28	I	SCI-A 受信データ
I2CA_SDA	6						I/OD	I2C-A オープン・ドレイン双方向データ
SPIA_STE	7						I/O	SPI-A スレーブ送信イネーブル (STE)
EQEP1_INDEX	13						I/O	eQEP-1 インデックス
EPWM3_A	15						O	ePWM-3 出力 A
GPIO1	0、4、8、12						I/O	汎用入出力 1
EPWM1_B	1						O	ePWM-1 出力 B
SCIA_TX	5						O	SCI-A 送信データ
I2CA_SCL	6	51	51	40	41	27	I/OD	I2C-A オープン・ドレイン双方向クロック
SPIA_SOMI	7						I/O	SPI-A スレーブ出力、マスタ入力 (SOMI)
EQEP1_STROBE	9						I/O	eQEP-1 ストローブ
EPWM3_B	15						O	ePWM-3 出力 B
GPIO2	0、4、8、12						I/O	汎用入出力 2
EPWM2_A	1						O	ePWM-2 出力 A
OUTPUTXBAR1	5						O	出力クロスバー出力 1
SPIA_SIMO	7	50	50	39	40		I/O	SPI-A スレーブ入力、マスタ出力 (SIMO)
SCIA_TX	9						O	SCI-A 送信データ
I2CB_SDA	11						I/OD	I2C-B オープン・ドレイン双方向データ
CANA_TX	14						O	CAN-A 送信
EPWM4_A	15						O	ePWM-4 出力 A
GPIO3	0、4、8、12						I/O	汎用入出力 3
EPWM2_B	1						O	ePWM-2 出力 B
OUTPUTXBAR2	2、5						O	出力クロスバー出力 2
SPIA_CLK	7	49	49	38	39	26	I/O	SPI-A クロック
SCIA_RX	9						I	SCI-A 受信データ
I2CB_SCL	11						I/OD	I2C-B オープン・ドレイン双方向クロック
CANA_RX	14						I	CAN-A 受信
EPWM4_B	15						O	ePWM-4 出力 B
GPIO4	0、4、8、12						I/O	汎用入出力 4
EPWM3_A	1						O	ePWM-3 出力 A
I2CA_SCL	2						I/OD	I2C-A オープン・ドレイン双方向クロック
OUTPUTXBAR3	5	48	48	37	38	25	O	出力クロスバー出力 3
CANA_TX	6						O	CAN-A 送信
SPIA_SOMI	14						I/O	SPI-A スレーブ出力、マスタ入力 (SOMI)
EPWM1_A	15						O	ePWM-1 出力 A

表 5-1. ピン属性 (続き)

信号名	多重化位置	64 VPM	64 PM	48 RGZ	48 PT	32 RHB	ピンの種類	説明
GPIO5	0、4、8、12						I/O	汎用入出力 5
EPWM3_B	1						O	ePWM-3 出力 B
I2CA_SDA	2						I/OD	I2C-A オープン・ドレイン双方向データ
OUTPUTXBAR3	3						O	出力クロスバー出力 3
CANA_RX	6	61	61	46	47	30	I	CAN-A 受信
SPIA_STE	7						I/O	SPI-A スレーブ送信イネーブル (STE)
SCIA_RX	11						I	SCI-A 受信データ
EPWM1_B	15						O	ePWM-1 出力 B
GPIO6	0、4、8、12						I/O	汎用入出力 6
EPWM4_A	1						O	ePWM-4 出力 A
OUTPUTXBAR4	2						O	出力クロスバー出力 4
SYNCOUT	3	64	64	48	48		O	外部 ePWM 同期パルス
EQEP1_A	5						I	eQEP-1 入力 A
EPWM2_A	15						O	ePWM-2 出力 A
GPIO7	0、4、8、12						I/O	汎用入出力 7
EPWM4_B	1						O	ePWM-4 出力 B
EPWM2_A	2						O	ePWM-2 出力 A
OUTPUTXBAR5	3						O	出力クロスバー出力 5
EQEP1_B	5	57	57	43	43	29	I	eQEP-1 入力 B
SPIA_SIMO	7						I/O	SPI-A スレーブ入力、マスタ出力 (SIMO)
SCIA_TX	11						O	SCI-A 送信データ
CANA_TX	14						O	CAN-A 送信
EPWM2_B	15						O	ePWM-2 出力 B
GPIO8	0、4、8、12						I/O	汎用入出力 8
EPWM5_A	1						O	ePWM-5 出力 A
ADCSOAO	3						O	外部 ADC 用の ADC 変換開始 A
EQEP1_STROBE	5	47	47	36			I/O	eQEP-1 ストロブ
SCIA_TX	6						O	SCI-A 送信データ
SPIA_SIMO	7						I/O	SPI-A スレーブ入力、マスタ出力 (SIMO)
I2CA_SCL	9						I/OD	I2C-A オープン・ドレイン双方向クロック
GPIO9	0、4、8、12						I/O	汎用入出力 9
EPWM5_B	1						O	ePWM-5 出力 B
SCIB_TX	2						O	SCI-B 送信データ
OUTPUTXBAR6	3						O	出力クロスバー出力 6
EQEP1_INDEX	5	62	62	47			I/O	eQEP-1 インデックス
SCIA_RX	6						I	SCI-A 受信データ
SPIA_CLK	7						I/O	SPI-A クロック
I2CB_SCL	14						I/OD	I2C-B オープン・ドレイン双方向クロック
GPIO10	0、4、8、12						I/O	汎用入出力 10
EPWM6_A	1						O	ePWM-6 出力 A
ADCSOCBO	3						O	外部 ADC 用の ADC 変換開始 B
EQEP1_A	5	63	63				I	eQEP-1 入力 A
SCIB_TX	6						O	SCI-B 送信データ
SPIA_SOMI	7						I/O	SPI-A スレーブ出力、マスタ入力 (SOMI)
I2CA_SDA	9						I/OD	I2C-A オープン・ドレイン双方向データ

表 5-1. ピン属性 (続き)

信号名	多重化位置	64 VPM	64 PM	48 RGZ	48 PT	32 RHB	ピンの種類	説明
GPIO11	0, 4, 8, 12						I/O	汎用入出力 11
EPWM6_B	1						O	ePWM-6 出力 B
CANA_RX	2						I	CAN-A 受信
OUTPUTXBAR7	3						O	出力クロスバー出力 7
EQEP1_B	5	31	31			14	I	eQEP-1 入力 B
SCIB_RX	6						I	SCI-B 受信データ
SPIA_STE	7						I/O	SPI-A スレーブ送信イネーブル (STE)
SPIA_SIMO	13						I/O	SPI-A スレーブ入力、マスタ出力 (SIMO)
GPIO12	0, 4, 8, 12						I/O	汎用入出力 12。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
EPWM7_A	1						O	ePWM-7 出力 A
EQEP1_STROBE	5	30	30	23	24		I/O	eQEP-1 ストローブ
SCIB_TX	6						O	SCI-B 送信データ
SPIA_CLK	11						I/O	SPI-A クロック
CANA_RX	13						I	CAN-A 受信
GPIO13	0, 4, 8, 12						I/O	汎用入出力 13。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
EPWM7_B	1						O	ePWM-7 出力 B
EQEP1_INDEX	5	29	29	22	23		I/O	eQEP-1 インデックス
SCIB_RX	6						I	SCI-B 受信データ
SPIA_SOMI	11						I/O	SPI-A スレーブ出力、マスタ入力 (SOMI)
CANA_TX	13						O	CAN-A 送信
GPIO16	0, 4, 8, 12						I/O	汎用入出力 16
SPIA_SIMO	1						I/O	SPI-A スレーブ入力、マスタ出力 (SIMO)
OUTPUTXBAR7	3						O	出力クロスバー出力 7
EPWM5_A	5	33	33	25	26		O	ePWM-5 出力 A
SCIA_TX	6						O	SCI-A 送信データ
EQEP1_STROBE	9						I/O	eQEP-1 ストローブ
XCLKOUT	11						O	外部クロック出力。このピンは、デバイス内のクロック信号の中から選択されたものを分周した信号を出力する。
GPIO17	0, 4, 8, 12						I/O	汎用入出力 17
SPIA_SOMI	1						I/O	SPI-A スレーブ出力、マスタ入力 (SOMI)
OUTPUTXBAR8	3						O	出力クロスバー出力 8
EPWM5_B	5	34	34				O	ePWM-5 出力 B
SCIA_RX	6						I	SCI-A 受信データ
EQEP1_INDEX	9						I/O	eQEP-1 インデックス
CANA_TX	11						O	CAN-A 送信
EPWM6_A	14						O	ePWM-6 出力 A
GPIO18	0, 4, 8, 12						I/O	汎用入出力 18
SPIA_CLK	1						I/O	SPI-A クロック
SCIB_TX	2						O	SCI-B 送信データ
CANA_RX	3						I	CAN-A 受信
EPWM6_A	5	41	41	32	33	21	O	ePWM-6 出力 A
I2CA_SCL	6						I/OD	I2C-A オープン・ドレイン双方向クロック
XCLKOUT	11						O	外部クロック出力。このピンは、デバイス内のクロック信号の中から選択されたものを分周した信号を出力する。
X2	ALT						I/O	水晶発振器出力。

**表 5-1. ピン属性 (続き)**

信号名	多重化位置	64 VPM	64 PM	48 RGZ	48 PT	32 RHB	ピンの種類	説明
GPIO19	0, 4, 8, 12						I/O	汎用入出力 19
SPIA_STE	1						I/O	SPI-A スレーブ送信イネーブル (STE)
SCIB_RX	2						I	SCI-B 受信データ
CANA_TX	3						O	CAN-A 送信
EPWM6_B	5						O	ePWM-6 出力 B
I2CA_SDA	6	42	42	33	34	22	I/OD	I2C-A オープン・ドレイン双方向データ
X1	ALT						I/O	水晶発振器入力またはシングルエンド・クロック入力。水晶発振器をイネーブルにする前に、デバイス初期化ソフトウェアでこのピンを設定する必要がある。この発振器を使用するには、X1 と X2 の間に水晶振動子を接続する必要がある。このピンを使って、シングルエンドの 3.3V レベル・クロックを供給することもできる。
ExtR	ALT2						I	内部発振器用の外部抵抗。クロック精度の向上に使用可能。
GPIO20	0, 4, 8, 12						I/O	汎用入出力 20。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
EQEP1_A	1						I	eQEP-1 入力 A
CANA_TX	3	27	27				O	CAN-A 送信
SPIA_SIMO	6						I/O	SPI-A スレーブ入力、マスタ出力 (SIMO)
I2CA_SCL	11						I/OD	I2C-A オープン・ドレイン双方向クロック
SCIC_TX	15						O	SCI-C 送信データ
GPIO21	0, 4, 8, 12						I/O	汎用入出力 21。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
EQEP1_B	1						I	eQEP-1 入力 B
CANA_RX	3	28	28				I	CAN-A 受信
SPIA_SOMI	6						I/O	SPI-A スレーブ出力、マスタ入力 (SOMI)
I2CA_SDA	11						I/OD	I2C-A オープン・ドレイン双方向データ
SCIC_RX	15						I	SCI-C 受信データ
GPIO22	0, 4, 8, 12						I/O	汎用入出力 22
EQEP1_STROBE	1						I/O	eQEP-1 ストローブ
SCIB_TX	3	56	56				O	SCI-B 送信データ
SCIC_TX	9						O	SCI-C 送信データ
EPWM4_A	14						O	ePWM-4 出力 A
GPIO23	0, 4, 8, 12						I/O	汎用入出力 23
EQEP1_INDEX	1						I/O	eQEP-1 インデックス
SCIB_RX	3	54	54	42			I	SCI-B 受信データ
SCIC_RX	9						I	SCI-C 受信データ
EPWM4_B	14						O	ePWM-4 出力 B
GPIO24	0, 4, 8, 12						I/O	汎用入出力 24
OUTPUTXBAR1	1						O	出力クロスバー出力 1
SPIA_STE	3						I/O	SPI-A スレーブ送信イネーブル (STE)
EPWM4_A	5	35	35	26	27	15	O	ePWM-4 出力 A
SPIA_SIMO	6						I/O	SPI-A スレーブ入力、マスタ出力 (SIMO)
SCIA_TX	11						O	SCI-A 送信データ
ERRORSTS	13						O	エラー・ステータス出力。外部ブルダウンが必要。

表 5-1. ピン属性 (続き)

信号名	多重化位置	64 VPM	64 PM	48 RGZ	48 PT	32 RHB	ピンの種類	説明
GPIO28	0、4、8、12						I/O	汎用入出力 28。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
SCIA_RX	1						I	SCI-A 受信データ
EPWM7_A	3						O	ePWM-7 出力 A
OUTPUTXBAR5	5						O	出力クロスバー出力 5
EQEP1_A	6	2	2	2	2	32	I	eQEP-1 入力 A
SCIC_TX	10						O	SCI-C 送信データ
SPIA_CLK	11						I/O	SPI-A クロック
ERRORSTS	13						O	エラー・ステータス出力。外部プルダウンが必要。
I2CB_SDA	14						I/OD	I2C-B オープン・ドレイン双方向データ
GPIO29	0、4、8、12						I/O	汎用入出力 29
SCIA_TX	1						O	SCI-A 送信データ
EPWM7_B	3						O	ePWM-7 出力 B
OUTPUTXBAR6	5						O	出力クロスバー出力 6
EQEP1_B	6	1	1	1	1	31	I	eQEP-1 入力 B
SCIC_RX	10						I	SCI-C 受信データ
SPIA_STE	11						I/O	SPI-A スレープ送信イネーブル (STE)
ERRORSTS	13						O	エラー・ステータス出力。外部プルダウンが必要。
I2CB_SCL	14						I/OD	I2C-B オープン・ドレイン双方向クロック
GPIO32	0、4、8、12						I/O	汎用入出力 32
I2CA_SDA	1						I/OD	I2C-A オープン・ドレイン双方向データ
EQEP1_INDEX	2						I/O	eQEP-1 インデックス
SPIA_CLK	3						I/O	SPI-A クロック
EPWM4_B	5	40	40	31	32	20	O	ePWM-4 出力 B
SCIC_TX	6						O	SCI-C 送信データ
CANA_TX	10						O	CAN-A 送信
ADCSOCBO	13						O	外部 ADC 用の ADC 変換開始 B
GPIO33	0、4、8、12						I/O	汎用入出力 33
I2CA_SCL	1						I/OD	I2C-A オープン・ドレイン双方向クロック
OUTPUTXBAR4	5						O	出力クロスバー出力 4
SCIC_RX	6	32	32	24	25		I	SCI-C 受信データ
CANA_RX	10						I	CAN-A 受信
ADCSOCAO	13						O	外部 ADC 用の ADC 変換開始 A
GPIO35	0、4、8、12						I/O	汎用入出力 35
SCIA_RX	1						I	SCI-A 受信データ
SPIA_SOMI	2						I/O	SPI-A スレープ出力、マスタ入力 (SOMI)
I2CA_SDA	3						I/OD	I2C-A オープン・ドレイン双方向データ
CANA_RX	5						I	CAN-A 受信
SCIC_RX	7						I	SCI-C 受信データ
EQEP1_A	9	39	39	30	31	19	I	eQEP-1 入力 A
EPWM5_B	11						O	ePWM-5 出力 B
TDI	15						I	JTAG テスト・データ入力 (TDI) - TDI は、このピンのデフォルトの多重化選択になっている。内部プルアップは、デフォルトでディセーブルになっている。このピンを JTAG TDI として使用する場合は、入力がフローティング入力にならないように、内部プルアップをイネーブルにするか、ボードに外部プルアップを追加する必要がある。

**表 5-1. ピン属性 (続き)**

信号名	多重化位置	64 VPM	64 PM	48 RGZ	48 PT	32 RHB	ピンの種類	説明
GPIO37	0, 4, 8, 12						I/O	汎用入出力 37
OUTPUTXBAR2	1						O	出力クロスバー出力 2
SPIA_STE	2						I/O	SPI-A スレーブ送信イネーブル (STE)
I2CA_SCL	3						I/OD	I2C-A オープン・ドレイン双方向クロック
SCIA_TX	5						O	SCI-A 送信データ
CANA_TX	6						O	CAN-A 送信
SCIC_TX	7						O	SCI-C 送信データ
EQEP1_B	9	37	37	28	29	17	I	eQEP-1 入力 B
EPWM5_A	11						O	ePWM-5 出力 A
TDO	15						O	JTAG テスト・データ出力 (TDO) - TDO は、このピンのデフォルトの多重化選択になっている。内部プルアップは、デフォルトでディセーブルになっている。JTAG アクティビティがない場合、TDO 機能はトライステート状態になり、このピンはフローティング状態のままになる。GPIO 入力がフローティングにならないように、内部プルアップをイネーブルにするか、または外部プルアップをボードに追加する必要がある。
GPIO39	0, 4, 8, 12						I/O	汎用入出力 39
SYNCOOUT	13		46				O	外部 ePWM 同期パルス
EQEP1_INDEX	14						I/O	eQEP-1 インデックス
GPIO40	0, 4, 8, 12						I/O	汎用入出力 40
EPWM2_B	5						O	ePWM-2 出力 B
SCIB_TX	9	53	53				O	SCI-B 送信データ
EQEP1_A	10						I	eQEP-1 入力 A
GPIO41	0, 4, 8, 12						I/O	汎用入出力 41
EPWM7_A	1						O	ePWM-7 出力 A
EPWM2_A	5	55	55				O	ePWM-2 出力 A
SCIB_RX	9						I	SCI-B 受信データ
EQEP1_B	10						I	eQEP-1 入力 B
GPIO224	0, 4, 8, 12						I/O	汎用入出力 224。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
OUTPUTXBAR3	5						O	出力クロスバー出力 3
SPIA_SIMO	6						I/O	SPI-A スレーブ入力、マスタ出力 (SIMO)
EPWM1_A	9	9	9	6	6	4	O	ePWM-1 出力 A
CANA_TX	10						O	CAN-A 送信
EQEP1_A	11						I	eQEP-1 入力 A
SCIC_TX	14						O	SCI-C 送信データ
GPIO226	0, 4, 8, 12						I/O	汎用入出力 226。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
EPWM6_A	5						O	ePWM-6 出力 A
SPIA_CLK	6	7	7	4	4	2	I/O	SPI-A クロック
EPWM1_B	9						O	ePWM-1 出力 B
EQEP1_STROBE	11						I/O	eQEP-1 ストローブ
SCIC_RX	14						I	SCI-C 受信データ
GPIO227	0, 4, 8, 12						I/O	汎用入出力 227。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
I2CB_SCL	1						I/OD	I2C-B オープン・ドレイン双方向クロック
EPWM3_A	3	24	24	20	20	13	O	ePWM-3 出力 A
OUTPUTXBAR1	5						O	出力クロスバー出力 1
EPWM2_B	6						O	ePWM-2 出力 B

表 5-1. ピン属性 (続き)

信号名	多重化位置	64 VPM	64 PM	48 RGZ	48 PT	32 RHB	ピンの種類	説明
GPIO228	0, 4, 8, 12						I/O	汎用入出力 228。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
ADCSOCAO	3						O	外部 ADC 用の ADC 変換開始 A
CANA_TX	5	6	6	4	4	2	O	CAN-A 送信
SPIA_SOMI	6						I/O	SPI-A スレーブ出力、マスタ入力 (SOMI)
EPWM2_B	9						O	ePWM-2 出力 B
EQEP1_B	11						I	eQEP-1 入力 B
GPIO230	0, 4, 8, 12						I/O	汎用入出力 230。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
I2CB_SDA	1						I/OD	I2C-B オープン・ドレイン双方向データ
EPWM3_B	3	25	25	21	21	13	O	ePWM-3 出力 B
CANA_RX	5						I	CAN-A 受信
EPWM2_A	6						O	ePWM-2 出力 A
I2CA_SDA	7						I/OD	I2C-A オープン・ドレイン双方向データ
GPIO242	0, 4, 8, 12						I/O	汎用入出力 242。このピンには、この表の ANALOG セクションに記載されているアナログ機能もある。
OUTPUTXBAR2	5						O	出力クロスバー出力 2
SPIA_STE	6	8	8	5	5	3	I/O	SPI-A スレーブ送信イネーブル (STE)
EPWM4_A	9						O	ePWM-4 出力 A
CANA_RX	10						I	CAN-A 受信
EQEP1_INDEX	11						I/O	eQEP-1 インデックス
<b>テスト、JTAG、リセット</b>								
TCK		36	36	27	28	16	I	内部ブルアップ付き JTAG テスト・クロック。
TMS		38	38	29	30	18	I/O	内部ブルアップ付き JTAG テスト・モード選択 (TMS)。このシリアル制御入力には、TCK の立ち上がりエッジで、TAP コントローラにシフトインされる。このデバイスには TRSTn ピンがない。通常動作時に JTAG をリセット状態に維持するために、基板上で TMS ピンと VDDIO の間に外部ブルアップ抵抗 (推奨 2.2kΩ) を配置する必要がある。
XRSn		3	3	3	3	1	I/OD	デバイス・リセット (IN) およびウォッチドッグ・リセット (OUT)。電源投入時、このピンはデバイスによって Low に駆動される。また、外部回路がこのピンを駆動して、デバイス・リセットをアサートすることもできる。ウォッチドッグ・リセットが発生した場合、MCU もこのピンを Low に駆動する。ウォッチドッグ・リセット時には、512 OSCCLK サイクルのウォッチドッグ・リセット期間にわたって、XRSn ピンが Low に駆動される。XRSn と VDDIO の間に 2.2kΩ~10kΩ の抵抗を配置する必要がある。ノイズ・フィルタリングのために XRS と VSS の間にコンデンサを配置する場合、容量は 100nF 以下にする必要がある。これらの値は、ウォッチドッグ・リセットがアサートされたときに、ウォッチドッグが 512 OSCCLK サイクル以内に XRSn ピンを VOL に正しく駆動できるように決められている。このピンは内部ブルアップ付きのオープン・ドレイン出力。このピンが外部デバイスによって駆動される場合は、オープン・ドレイン・デバイスを使用して駆動する必要がある。
<b>電源およびグランド</b>								
VDD		4, 44, 59	4, 44, 59	35, 44	36, 45	24		1.2V デジタル・ロジック電源ピン。各 VDD ピンの近くにデカップリングコンデンサを配置することを推奨。この合計容量は約 10μF になるようにする。
VDDA		22	22	18	18	11		3.3V アナログ電源ピン。各ピンに、最小 2.2μF のデカップリング・コンデンサを配置。32 RHB パッケージでは、VREFHI は内部で VDDA に接続されている。
VDDIO		43, 60	43, 60	34, 45	35, 46	23		3.3V デジタル I/O 電源ピン。各ピンに、最小 0.1μF のデカップリング・コンデンサを配置。

**表 5-1. ピン属性 (続き)**

信号名	多重化位置	64 VPM	64 PM	48 RGZ	48 PT	32 RHB	ピンの種類	説明
VREGENZ		46					I	内部プルダウン付きの内部電圧レギュレータ・イネーブル。 VSS (Low) に接続すると、内部 VREG がイネーブルになる。 VDDIO (High) に接続すると、外部電源を使用。
VSS		5, 26, 45, 58	5, 26, 45, 58	PAD	22, 37, 44	PAD		デジタル GND。QFN パッケージの場合、パッケージの底面にあるグラウンド・パッドを PCB のグラウンド・プレーンに半田付けする必要がある。
VSSA		21	21	17	17	10		アナログ GND

## 5.3 信号の説明

### 5.3.1 アナログ信号

表 5-2. アナログ信号

信号名	ピンの種類	説明	64 VPM	64 PM	48 RGZ	48 PT	32 RHB
A0	I	ADC-A 入力 0	15	15	11	11	7
A1	I	ADC-A 入力 1	14	14	10	10	7
A2	I	ADC-A 入力 2	9	9	6	6	4
A3	I	ADC-A 入力 3	8	8	5	5	3
A4	I	ADC-A 入力 4	23	23	19	19	12
A5	I	ADC-A 入力 5	13	13	9	9	6
A6	I	ADC-A 入力 6	6	6	4	4	2
A7	I	ADC-A 入力 7	19	19	15	15	8
A8	I	ADC-A 入力 8	20	20	16	16	9
A9	I	ADC-A 入力 9	24	24	20	20	13
A10	I	ADC-A 入力 10	25	25	21	21	13
A11	I	ADC-A 入力 11	12	12	8	8	6
A12	I	ADC-A 入力 12	18	18	14	14	8
A14	I	ADC-A 入力 14	11	11	7	7	5
A15	I	ADC-A 入力 15	10	10	7	7	5
A16	I	ADC-A 入力 16	2	2	2	2	32
A17	I	ADC-A 入力 17	27	27			
A18	I	ADC-A 入力 18	28	28			
A19	I	ADC-A 入力 19	29	29	22	23	
A20	I	ADC-A 入力 20	30	30	23	24	
AIO225	I	デジタル入力 225 に使用されるアナログ・ピン	23	23	19	19	12
AIO231	I	デジタル入力 231 に使用されるアナログ・ピン	15	15	11	11	7
AIO232	I	デジタル入力 232 に使用されるアナログ・ピン	14	14	10	10	7
AIO233	I	デジタル入力 233 に使用されるアナログ・ピン	10	10	7	7	5
AIO237	I	デジタル入力 237 に使用されるアナログ・ピン	12	12	8	8	6
AIO238	I	デジタル入力 238 に使用されるアナログ・ピン	18	18	14	14	8
AIO239	I	デジタル入力 239 に使用されるアナログ・ピン	11	11	7	7	5
AIO241	I	デジタル入力 241 に使用されるアナログ・ピン	20	20	16	16	9
AIO244	I	デジタル入力 244 に使用されるアナログ・ピン	13	13	9	9	6
AIO245	I	デジタル入力 245 に使用されるアナログ・ピン	19	19	15	15	8
C0	I	ADC-C 入力 0	12	12	8	8	6
C1	I	ADC-C 入力 1	18	18	14	14	8

**表 5-2. アナログ信号 (続き)**

信号名	ピンの種類	説明	64 VPM	64 PM	48 RGZ	48 PT	32 RHB
C2	I	ADC-C 入力 2	13	13	9	9	6
C3	I	ADC-C 入力 3	19	19	15	15	8
C4	I	ADC-C 入力 4	11	11	7	7	5
C5	I	ADC-C 入力 5	8	8	5	5	3
C6	I	ADC-C 入力 6	7	7	4	4	2
C7	I	ADC-C 入力 7	10	10	7	7	5
C8	I	ADC-C 入力 8	24	24	20	20	13
C9	I	ADC-C 入力 9	9	9	6	6	4
C10	I	ADC-C 入力 10	25	25	21	21	13
C11	I	ADC-C 入力 11	20	20	16	16	9
C14	I	ADC-C 入力 14	23	23	19	19	12
C15	I	ADC-C 入力 15	15	15	11	11	7
C16	I	ADC-C 入力 16	2	2	2	2	32
C17	I	ADC-C 入力 17	27	27			
C18	I	ADC-C 入力 18	28	28			
C19	I	ADC-C 入力 19	29	29	22	23	
C20	I	ADC-C 入力 20	30	30	23	24	
CMP1_DAACL	I	CMPSS-1 低 DAC 出力	15	15	11	11	7
CMP1_HN0	I	CMPSS-1 ハイ・コンパレータ負入力 0	10	10	7	7	5
CMP1_HN1	I	CMPSS-1 ハイ・コンパレータ負入力 1	12	12	8	8	6
CMP1_HP0	I	CMPSS-1 ハイ・コンパレータ正入力 0	9	9	6	6	4
CMP1_HP1	I	CMPSS-1 ハイ・コンパレータ正入力 1	12	12	8	8	6
CMP1_HP2	I	CMPSS-1 ハイ・コンパレータ正入力 2	6	6	4	4	2
CMP1_HP3	I	CMPSS-1 ハイ・コンパレータ正入力 3	10	10	7	7	5
CMP1_HP4	I	CMPSS-1 ハイ・コンパレータ正入力 4	14	14	10	10	7
CMP1_LN0	I	CMPSS-1 ロー・コンパレータ負入力 0	10	10	7	7	5
CMP1_LN1	I	CMPSS-1 ロー・コンパレータ負入力 1	12	12	8	8	6
CMP1_LP0	I	CMPSS-1 ロー・コンパレータ正入力 0	9	9	6	6	4
CMP1_LP1	I	CMPSS-1 ロー・コンパレータ正入力 1	12	12	8	8	6
CMP1_LP2	I	CMPSS-1 ロー・コンパレータ正入力 2	6	6	4	4	2
CMP1_LP3	I	CMPSS-1 ロー・コンパレータ正入力 3	10	10	7	7	5
CMP1_LP4	I	CMPSS-1 ロー・コンパレータ正入力 4	14	14	10	10	7
CMP2_HN0	I	CMPSS-2 ハイ・コンパレータ負入力 0	25	25	21	21	13
CMP2_HN1	I	CMPSS-2 ハイ・コンパレータ負入力 1	18	18	14	14	8
CMP2_HP0	I	CMPSS-2 ハイ・コンパレータ正入力 0	23	23	19	19	12
CMP2_HP1	I	CMPSS-2 ハイ・コンパレータ正入力 1	18	18	14	14	8
CMP2_HP2	I	CMPSS-2 ハイ・コンパレータ正入力 2	24	24	20	20	13
CMP2_HP3	I	CMPSS-2 ハイ・コンパレータ正入力 3	25	25	21	21	13
CMP2_HP4	I	CMPSS-2 ハイ・コンパレータ正入力 4	20	20	16	16	9
CMP2_LN0	I	CMPSS-2 ロー・コンパレータ負入力 0	25	25	21	21	13
CMP2_LN1	I	CMPSS-2 ロー・コンパレータ負入力 1	18	18	14	14	8
CMP2_LP0	I	CMPSS-2 ロー・コンパレータ正入力 0	23	23	19	19	12

表 5-2. アナログ信号 (続き)

信号名	ピンの種類	説明	64 VPM	64 PM	48 RGZ	48 PT	32 RHB
CMP2_LP1	I	CMPSS-2 ロー・コンパレータ正入力 1	18	18	14	14	8
CMP2_LP2	I	CMPSS-2 ロー・コンパレータ正入力 2	24	24	20	20	13
CMP2_LP3	I	CMPSS-2 ロー・コンパレータ正入力 3	25	25	21	21	13
CMP2_LP4	I	CMPSS-2 ロー・コンパレータ正入力 4	20	20	16	16	9
CMP3_HN0	I	CMPSS-3 ハイ・コンパレータ負入力 0	8	8	5	5	3
CMP3_HN1	I	CMPSS-3 ハイ・コンパレータ負入力 1	13	13	9	9	6
CMP3_HP0	I	CMPSS-3 ハイ・コンパレータ正入力 0	7	7	4	4	2
CMP3_HP1	I	CMPSS-3 ハイ・コンパレータ正入力 1	13	13	9	9	6
CMP3_HP2	I	CMPSS-3 ハイ・コンパレータ正入力 2	15	15	11	11	7
CMP3_HP3	I	CMPSS-3 ハイ・コンパレータ正入力 3	8	8	5	5	3
CMP3_HP4	I	CMPSS-3 ハイ・コンパレータ正入力 4	11	11	7	7	5
CMP3_LN0	I	CMPSS-3 ロー・コンパレータ負入力 0	8	8	5	5	3
CMP3_LN1	I	CMPSS-3 ロー・コンパレータ負入力 1	13	13	9	9	6
CMP3_LP0	I	CMPSS-3 ロー・コンパレータ正入力 0	7	7	4	4	2
CMP3_LP1	I	CMPSS-3 ロー・コンパレータ正入力 1	13	13	9	9	6
CMP3_LP2	I	CMPSS-3 ロー・コンパレータ正入力 2	15	15	11	11	7
CMP3_LP3	I	CMPSS-3 ロー・コンパレータ正入力 3	8	8	5	5	3
CMP3_LP4	I	CMPSS-3 ロー・コンパレータ正入力 4	11	11	7	7	5
CMP4_HN0	I	CMPSS-4 ハイ・コンパレータ負入力 0	23	23	19	19	12
CMP4_HN1	I	CMPSS-4 ハイ・コンパレータ負入力 1	19	19	15	15	8
CMP4_HP0	I	CMPSS-4 ハイ・コンパレータ正入力 0	24	24	20	20	13
CMP4_HP1	I	CMPSS-4 ハイ・コンパレータ正入力 1	19	19	15	15	8
CMP4_HP2	I	CMPSS-4 ハイ・コンパレータ正入力 2	18	18	14	14	8
CMP4_HP3	I	CMPSS-4 ハイ・コンパレータ正入力 3	23	23	19	19	12
CMP4_HP4	I	CMPSS-4 ハイ・コンパレータ正入力 4	20	20	16	16	9
CMP4_LN0	I	CMPSS-4 ロー・コンパレータ負入力 0	23	23	19	19	12
CMP4_LN1	I	CMPSS-4 ロー・コンパレータ負入力 1	19	19	15	15	8
CMP4_LP0	I	CMPSS-4 ロー・コンパレータ正入力 0	24	24	20	20	13
CMP4_LP1	I	CMPSS-4 ロー・コンパレータ正入力 1	19	19	15	15	8
CMP4_LP2	I	CMPSS-4 ロー・コンパレータ正入力 2	18	18	14	14	8
CMP4_LP3	I	CMPSS-4 ロー・コンパレータ正入力 3	23	23	19	19	12
CMP4_LP4	I	CMPSS-4 ロー・コンパレータ正入力 4	20	20	16	16	9
GPIO12	I/O	汎用入出力 12	30	30	23	24	
GPIO13	I/O	汎用入出力 13	29	29	22	23	
GPIO20	I/O	汎用入出力 20	27	27			
GPIO21	I/O	汎用入出力 21	28	28			
GPIO28	I/O	汎用入出力 28	2	2	2	2	32
GPIO224	I/O	汎用入出力 224	9	9	6	6	4
GPIO226	I/O	汎用入出力 226	7	7	4	4	2
GPIO227	I/O	汎用入出力 227	24	24	20	20	13
GPIO228	I/O	汎用入出力 228	6	6	4	4	2
GPIO230	I/O	汎用入出力 230	25	25	21	21	13

表 5-2. アナログ信号 (続き)

信号名	ピンの種類	説明	64 VPM	64 PM	48 RGZ	48 PT	32 RHB
GPIO242	I/O	汎用入出力 242	8	8	5	5	3
VREFHI	I	ADC の高いリファレンス電圧。外部リファレンス・モードでは、高い側のリファレンス電圧を外部からこのピンに印加します。内部リファレンス・モードでは、デバイスによってこのピンに電圧が駆動されます。いずれのモードでも、2.2 $\mu$ F 以上のコンデンサをこのピンに配置します。このコンデンサは、VREFHI ピンと VREFLO ピンの間で、できるだけデバイスに近い場所に配置する必要があります。32 RHB パッケージでは、VREFHI は内部で VDDA に接続されています。	16	16	12	12	
VREFLO	I	ADC の低いリファレンス電圧	17	17	13	13	

### 5.3.2 デジタル信号

表 5-3. デジタル信号

信号名	ピンの種類	説明	GPIO	64 VPM	64 PM	48 RGZ	48 PT	32 RHB
ADCSOAO	O	外部 ADC 用の ADC 変換開始 A	8, 33, 228	6, 32, 47	6, 32, 47	4, 24, 36	4, 25	2
ADCSOCBO	O	外部 ADC 用の ADC 変換開始 B	10, 32	40, 63	40, 63	31	32	20
CANA_RX	I	CAN-A 受信	0, 3, 5, 11, 12, 18, 21, 33, 35, 230, 242	8, 25, 28, 30, 31, 32, 39, 41, 49, 52, 61	8, 25, 28, 30, 31, 32, 39, 41, 49, 52, 61	5, 21, 23, 24, 30, 32, 38, 41, 46	5, 21, 24, 25, 31, 33, 39, 42, 47	3, 13, 14, 19, 21, 26, 28, 30
CANA_TX	O	CAN-A 送信	2, 4, 7, 13, 17, 19, 20, 32, 37, 224, 228	6, 9, 27, 29, 34, 37, 40, 42, 48, 50, 57	6, 9, 27, 29, 34, 37, 40, 42, 48, 50, 57	4, 6, 22, 28, 31, 33, 37, 39, 43	4, 6, 23, 29, 32, 34, 38, 40, 43	2, 4, 17, 20, 22, 25, 29
EPWM1_A	O	ePWM-1 出力 A	0, 4, 224	9, 48, 52	9, 48, 52	6, 37, 41	6, 38, 42	4, 25, 28
EPWM1_B	O	ePWM-1 出力 B	1, 5, 226	7, 51, 61	7, 51, 61	4, 40, 46	4, 41, 47	2, 27, 30
EPWM2_A	O	ePWM-2 出力 A	2, 6, 7, 41, 230	25, 50, 55, 57, 64	25, 50, 55, 57, 64	21, 39, 43, 48	21, 40, 43, 48	13, 29
EPWM2_B	O	ePWM-2 出力 B	3, 7, 40, 227, 228	6, 24, 49, 53, 57	6, 24, 49, 53, 57	4, 20, 38, 43	4, 20, 39, 43	2, 13, 26, 29
EPWM3_A	O	ePWM-3 出力 A	0, 4, 227	24, 48, 52	24, 48, 52	20, 37, 41	20, 38, 42	13, 25, 28
EPWM3_B	O	ePWM-3 出力 B	1, 5, 230	25, 51, 61	25, 51, 61	21, 40, 46	21, 41, 47	13, 27, 30
EPWM4_A	O	ePWM-4 出力 A	2, 6, 22, 24, 242	8, 35, 50, 56, 64	8, 35, 50, 56, 64	5, 26, 39, 48	5, 27, 40, 48	3, 15
EPWM4_B	O	ePWM-4 出力 B	3, 7, 23, 32	40, 49, 54, 57	40, 49, 54, 57	31, 38, 42, 43	32, 39, 43	20, 26, 29
EPWM5_A	O	ePWM-5 出力 A	8, 16, 37	33, 37, 47	33, 37, 47	25, 28, 36	26, 29	17
EPWM5_B	O	ePWM-5 出力 B	9, 17, 35	34, 39, 62	34, 39, 62	30, 47	31	19
EPWM6_A	O	ePWM-6 出力 A	10, 17, 18, 226	7, 34, 41, 63	7, 34, 41, 63	4, 32	4, 33	2, 21
EPWM6_B	O	ePWM-6 出力 B	11, 19	31, 42	31, 42	33	34	14, 22
EPWM7_A	O	ePWM-7 出力 A	12, 28, 41	2, 30, 55	2, 30, 55	2, 23	2, 24	32
EPWM7_B	O	ePWM-7 出力 B	13, 29	1, 29	1, 29	1, 22	1, 23	31
EQEP1_A	I	eQEP-1 入力 A	6, 10, 20, 28, 35, 40, 224	2, 9, 27, 39, 53, 63, 64	2, 9, 27, 39, 53, 63, 64	2, 6, 30, 48	2, 6, 31, 48	4, 19, 32
EQEP1_B	I	eQEP-1 入力 B	7, 11, 21, 29, 37, 41, 228	1, 6, 28, 31, 37, 55, 57	1, 6, 28, 31, 37, 55, 57	1, 4, 28, 43	1, 4, 29, 43	2, 14, 17, 29, 31
EQEP1_INDEX	I/O	eQEP-1 インデックス	0, 9, 13, 17, 23, 32, 39, 242	8, 29, 34, 40, 52, 54, 62	8, 29, 34, 40, 46, 52, 54, 62	5, 22, 31, 41, 42, 47	5, 23, 32, 42	3, 20, 28
EQEP1_STROBE	I/O	eQEP-1 ストローブ	1, 8, 12, 16, 22, 226	7, 30, 33, 47, 51, 56	7, 30, 33, 47, 51, 56	4, 23, 25, 36, 40	4, 24, 26, 41	2, 27
ERRORSTS	O	エラー・ステータス出力。外部プルダウが必要。	24, 28, 29	1, 2, 35	1, 2, 35	1, 2, 26	1, 2, 27	15, 31, 32
ExtR	I	内部発振器用の外部抵抗。クロック精度の向上に使用可能。	19	42	42	33	34	22
GPIO0	I/O	汎用入出力 0	0	52	52	41	42	28
GPIO1	I/O	汎用入出力 1	1	51	51	40	41	27
GPIO2	I/O	汎用入出力 2	2	50	50	39	40	
GPIO3	I/O	汎用入出力 3	3	49	49	38	39	26
GPIO4	I/O	汎用入出力 4	4	48	48	37	38	25
GPIO5	I/O	汎用入出力 5	5	61	61	46	47	30
GPIO6	I/O	汎用入出力 6	6	64	64	48	48	
GPIO7	I/O	汎用入出力 7	7	57	57	43	43	29
GPIO8	I/O	汎用入出力 8	8	47	47	36		
GPIO9	I/O	汎用入出力 9	9	62	62	47		
GPIO10	I/O	汎用入出力 10	10	63	63			
GPIO11	I/O	汎用入出力 11	11	31	31			14
GPIO12	I/O	汎用入出力 12	12	30	30	23	24	
GPIO13	I/O	汎用入出力 13	13	29	29	22	23	
GPIO16	I/O	汎用入出力 16	16	33	33	25	26	
GPIO17	I/O	汎用入出力 17	17	34	34			
GPIO18	I/O	汎用入出力 18	18	41	41	32	33	21

**表 5-3. デジタル信号 (続き)**

信号名	ピンの種類	説明	GPIO	64 VPM	64 PM	48 RGZ	48 PT	32 RHB
GPIO19	I/O	汎用入出力 19	19	42	42	33	34	22
GPIO20	I/O	汎用入出力 20	20	27	27			
GPIO21	I/O	汎用入出力 21	21	28	28			
GPIO22	I/O	汎用入出力 22	22	56	56			
GPIO23	I/O	汎用入出力 23	23	54	54	42		
GPIO24	I/O	汎用入出力 24	24	35	35	26	27	15
GPIO28	I/O	汎用入出力 28	28	2	2	2	2	32
GPIO29	I/O	汎用入出力 29	29	1	1	1	1	31
GPIO32	I/O	汎用入出力 32	32	40	40	31	32	20
GPIO33	I/O	汎用入出力 33	33	32	32	24	25	
GPIO35	I/O	汎用入出力 35	35	39	39	30	31	19
GPIO37	I/O	汎用入出力 37	37	37	37	28	29	17
GPIO39	I/O	汎用入出力 39	39		46			
GPIO40	I/O	汎用入出力 40	40	53	53			
GPIO41	I/O	汎用入出力 41	41	55	55			
GPIO224	I/O	汎用入出力 224	224	9	9	6	6	4
GPIO226	I/O	汎用入出力 226	226	7	7	4	4	2
GPIO227	I/O	汎用入出力 227	227	24	24	20	20	13
GPIO228	I/O	汎用入出力 228	228	6	6	4	4	2
GPIO230	I/O	汎用入出力 230	230	25	25	21	21	13
GPIO242	I/O	汎用入出力 242	242	8	8	5	5	3
I2CA_SCL	I/OD	I2C-A オープン・ドレイン双方向クロック	1, 4, 8, 18, 20, 33, 37	27, 32, 37, 41, 47, 48, 51	27, 32, 37, 41, 47, 48, 51	24, 28, 32, 36, 37, 40	25, 29, 33, 38, 41	17, 21, 25, 27
I2CA_SDA	I/OD	I2C-A オープン・ドレイン双方向データ	0, 5, 10, 19, 21, 32, 35, 230	25, 28, 39, 40, 42, 52, 61, 63	25, 28, 39, 40, 42, 52, 61, 63	21, 30, 31, 33, 41, 46	21, 31, 32, 34, 42, 47	13, 19, 20, 22, 28, 30
I2CB_SCL	I/OD	I2C-B オープン・ドレイン双方向クロック	3, 9, 29, 227	1, 24, 49, 62	1, 24, 49, 62	1, 20, 38, 47	1, 20, 39	13, 26, 31
I2CB_SDA	I/OD	I2C-B オープン・ドレイン双方向データ	2, 28, 230	2, 25, 50	2, 25, 50	2, 21, 39	2, 21, 40	13, 32
OUTPUTXBAR1	O	出力クロスバー出力 1	2, 24, 227	24, 35, 50	24, 35, 50	20, 26, 39	20, 27, 40	13, 15
OUTPUTXBAR2	O	出力クロスバー出力 2	3, 37, 242	8, 37, 49	8, 37, 49	5, 28, 38	5, 29, 39	3, 17, 26
OUTPUTXBAR3	O	出力クロスバー出力 3	4, 5, 224	9, 48, 61	9, 48, 61	6, 37, 46	6, 38, 47	4, 25, 30
OUTPUTXBAR4	O	出力クロスバー出力 4	6, 33	32, 64	32, 64	24, 48	25, 48	
OUTPUTXBAR5	O	出力クロスバー出力 5	7, 28	2, 57	2, 57	2, 43	2, 43	29, 32
OUTPUTXBAR6	O	出力クロスバー出力 6	9, 29	1, 62	1, 62	1, 47	1	31
OUTPUTXBAR7	O	出力クロスバー出力 7	0, 11, 16	31, 33, 52	31, 33, 52	25, 41	26, 42	14, 28
OUTPUTXBAR8	O	出力クロスバー出力 8	17	34	34			
SCIA_RX	I	SCI-A 受信データ	0, 3, 5, 9, 17, 28, 35	2, 34, 39, 49, 52, 61, 62	2, 34, 39, 49, 52, 61, 62	2, 30, 38, 41, 46, 47	2, 31, 39, 42, 47	19, 26, 28, 30, 32
SCIA_TX	O	SCI-A 送信データ	1, 2, 7, 8, 16, 24, 29, 37	1, 33, 35, 37, 47, 50, 51, 57	1, 33, 35, 37, 47, 50, 51, 57	1, 25, 26, 28, 36, 39, 40, 43	1, 26, 27, 29, 40, 41, 43	15, 17, 27, 29, 31
SCIB_RX	I	SCI-B 受信データ	11, 13, 19, 23, 41	29, 31, 42, 54, 55	29, 31, 42, 54, 55	22, 33, 42	23, 34	14, 22
SCIB_TX	O	SCI-B 送信データ	9, 10, 12, 18, 22, 40	30, 41, 53, 56, 62, 63	30, 41, 53, 56, 62, 63	23, 32, 47	24, 33	21
SCIC_RX	I	SCI-C 受信データ	21, 23, 29, 33, 35, 226	1, 7, 28, 32, 39, 54	1, 7, 28, 32, 39, 54	1, 4, 24, 30, 42	1, 4, 25, 31	2, 19, 31
SCIC_TX	O	SCI-C 送信データ	20, 22, 28, 32, 37, 224	2, 9, 27, 37, 40, 56	2, 9, 27, 37, 40, 56	2, 6, 28, 31	2, 6, 29, 32	4, 17, 20, 32
SPIA_CLK	I/O	SPI-A クロック	3, 9, 12, 18, 28, 32, 226	2, 7, 30, 40, 41, 49, 62	2, 7, 30, 40, 41, 49, 62	2, 4, 23, 31, 32, 38, 47	2, 4, 24, 32, 33, 39	2, 20, 21, 26, 32
SPIA_SIMO	I/O	SPI-A スレーブ入力、マスタ出力 (SIMO)	2, 7, 8, 11, 16, 20, 24, 224	9, 27, 31, 33, 35, 47, 50, 57	9, 27, 31, 33, 35, 47, 50, 57	6, 25, 26, 36, 39, 43	6, 26, 27, 40, 43	4, 14, 15, 29
SPIA_SOMI	I/O	SPI-A スレーブ出力、マスタ入力 (SOMI)	1, 4, 10, 13, 17, 21, 35, 228	6, 28, 29, 34, 39, 48, 51, 63	6, 28, 29, 34, 39, 48, 51, 63	4, 22, 30, 37, 40	4, 23, 31, 38, 41	2, 19, 25, 27

表 5-3. デジタル信号 (続き)

信号名	ピンの種類	説明	GPIO	64 VPM	64 PM	48 RGZ	48 PT	32 RHB
SPIA_STE	I/O	SPI-A スレーブ送信イネーブル (STE)	0, 5, 11, 19, 24, 29, 37, 242	1, 8, 31, 35, 37, 42, 52, 61	1, 8, 31, 35, 37, 42, 52, 61	1, 5, 26, 28, 33, 41, 46	1, 5, 27, 29, 34, 42, 47	3, 14, 15, 17, 22, 28, 30, 31
SYNCOUT	O	外部 ePWM 同期パルス	6, 39	64	46, 64	48	48	
TDI	I	JTAG テスト・データ入力 (TDI) - TDI は、このピンのデフォルトの多重化選択になっている。内部プルアップは、デフォルトでディセーブルになっている。このピンを JTAG TDI として使用する場合は、入力がフローティング入力にならないように、内部プルアップをイネーブルにするか、ボードに外部プルアップを追加する必要がある。	35	39	39	30	31	19
TDO	O	JTAG テスト・データ出力 (TDO) - TDO は、このピンのデフォルトの多重化選択になっている。内部プルアップは、デフォルトでディセーブルになっている。JTAG アクティビティがない場合、TDO 機能はトライステート状態になり、このピンはフローティング状態のままになる。GPIO 入力がフローティングにならないように、内部プルアップをイネーブルにするか、または外部プルアップをボードに追加する必要がある。	37	37	37	28	29	17
X1	I/O	水晶発振器入力またはシングルエンド・クロック入力。水晶発振器をイネーブルにする前に、デバイス初期化ソフトウェアでこのピンを設定する必要がある。この発振器を使用するには、X1 と X2 の間に水晶振動子を接続する必要がある。このピンを使って、シングルエンドの 3.3V レベル・クロックを供給することもできる。	19	42	42	33	34	22
X2	I/O	水晶発振器出力。	18	41	41	32	33	21
XCLKOUT	O	外部クロック出力。このピンは、デバイス内のクロック信号の中から選択されたものを分周した信号を出力します。	16, 18	33, 41	33, 41	25, 32	26, 33	21

### 5.3.3 電源およびグランド

表 5-4. 電源およびグランド

信号名	ピンの種類	説明	64 VPM	64 PM	48 RGZ	48 PT	32 RHB
VDD		1.2V デジタル・ロジック電源ピン。各 VDD ピンの近くにデカップリング・コンデンサを配置することを推奨します。この合計容量は約 10 $\mu$ F になるようにします。	4, 44, 59	4, 44, 59	35, 44	36, 45	24
VDDA		3.3V アナログ電源ピン。各ピンに、最小 2.2 $\mu$ F のデカップリング・コンデンサを配置します。32 RHB パッケージでは、VREFHI は内部で VDDA に接続されています。	22	22	18	18	11
VDDIO		3.3V デジタル I/O 電源ピン。各ピンに、最小 0.1 $\mu$ F のデカップリング・コンデンサを配置します。	43, 60	43, 60	34, 45	35, 46	23
VREGENZ	I	内部プルダウン付きの内部電圧レギュレータ・イネーブル。VSS (Low) に接続すると、内部 VREG がイネーブルになります。VDDIO (High) に接続すると、外部電源を使用します。	46				
VSS		デジタル GND。QFN パッケージの場合、パッケージの底面にあるグランド・パッドを PCB のグランド・プレーンに半田付けする必要があります。	5, 26, 45, 58	5, 26, 45, 58	PAD	22, 37, 44	PAD
VSSA		アナログ GND	21	21	17	17	10

### 5.3.4 テスト、JTAG、リセット

表 5-5. テスト、JTAG、リセット

信号名	ピンの種類	説明	64 VPM	64 PM	48 RGZ	48 PT	32 RHB
TCK	I	内部プルアップ付き JTAG テスト・クロック。	36	36	27	28	16
TMS	I/O	内部プルアップ付き JTAG テスト・モード選択 (TMS)。このシリアル制御入力は、TCK の立ち上がりエッジで、TAP コントローラにシフトインされます。このデバイスには TRSTn ピンはありません。通常動作時に JTAG をリセット状態に維持するために、基板上で TMS ピンと VDDIO の間に外部プルアップ抵抗 (推奨 2.2kΩ) を配置する必要があります。	38	38	29	30	18
XRSn	I/OD	デバイス・リセット (入力) およびウォッチドッグ・リセット (出力)。電源投入時、このピンはデバイスによって Low に駆動されます。また、外部回路がこのピンを駆動して、デバイス・リセットをアサートすることもできます。ウォッチドッグ・リセットが発生した場合にも、MCU がこのピンを Low に駆動します。ウォッチドッグ・リセット時には、512 OSCCLK サイクルのウォッチドッグ・リセット期間にわたって、XRSn ピンが Low に駆動されます。XRSn と VDDIO の間に 2.2kΩ~10kΩ の抵抗を配置する必要があります。ノイズ・フィルタリングのために XRS と VSS の間にコンデンサを配置する場合、容量は 100nF 以下にする必要があります。これらの値は、ウォッチドッグ・リセットがアサートされたときに、ウォッチドッグが 512 OSCCLK サイクル以内に XRSn ピンを VOL に正しく駆動できるように決められています。このピンは内部プルアップ付きのオープン・ドレイン出力です。このピンが外部デバイスによって駆動される場合は、オープン・ドレイン・デバイスを使用して駆動する必要があります。	3	3	3	3	1

## 5.4 ピン多重化

### 5.4.1 GPIO 多重化ピン

セクション 5.4.1.1 に、GPIO 多重化ピンを示します。

### 5.4.1.1 GPIO 多重化ピン

表 5-6. GPIO 多重化ピン

0, 4, 8, 12	1	2	3	5	6	7	9	10	11	13	14	15	ALT
GPIO0	EPWM1_A	CANA_RX	OUTPUTXBAR7	SCIA_RX	I2CA_SDA	SPIA_STE				EQEP1_INDEX		EPWM3_A	
GPIO1	EPWM1_B			SCIA_TX	I2CA_SCL	SPIA_SOMI	EQEP1_STROBE					EPWM3_B	
GPIO2	EPWM2_A			OUTPUTXBAR1		SPIA_SIMO	SCIA_TX		I2CB_SDA		CANA_TX	EPWM4_A	
GPIO3	EPWM2_B	OUTPUTXBAR2		OUTPUTXBAR2		SPIA_CLK	SCIA_RX		I2CB_SCL		CANA_RX	EPWM4_B	
GPIO4	EPWM3_A	I2CA_SCL		OUTPUTXBAR3	CANA_TX						SPIA_SOMI	EPWM1_A	
GPIO5	EPWM3_B	I2CA_SDA	OUTPUTXBAR3		CANA_RX	SPIA_STE			SCIA_RX			EPWM1_B	
GPIO6	EPWM4_A	OUTPUTXBAR4	SYNCOU	EQEP1_A								EPWM2_A	
GPIO7	EPWM4_B	EPWM2_A	OUTPUTXBAR5	EQEP1_B		SPIA_SIMO			SCIA_TX		CANA_TX	EPWM2_B	
GPIO8	EPWM5_A		ADCSOAO	EQEP1_STROBE	SCIA_TX	SPIA_SIMO	I2CA_SCL						
GPIO9	EPWM5_B	SCIB_TX	OUTPUTXBAR6	EQEP1_INDEX	SCIA_RX	SPIA_CLK					I2CB_SCL		
GPIO10	EPWM6_A		ADCSOAO	EQEP1_A	SCIB_TX	SPIA_SOMI	I2CA_SDA						
GPIO11	EPWM6_B	CANA_RX	OUTPUTXBAR7	EQEP1_B	SCIB_RX	SPIA_STE				SPIA_SIMO			
GPIO12	EPWM7_A			EQEP1_STROBE	SCIB_TX				SPIA_CLK	SCIA_RX			
GPIO13	EPWM7_B			EQEP1_INDEX	SCIB_RX				SPIA_SOMI	CANA_TX			
GPIO16	SPIA_SIMO		OUTPUTXBAR7	EPWM5_A	SCIA_TX		EQEP1_STROBE		XCLKOUT				
GPIO17	SPIA_SOMI		OUTPUTXBAR8	EPWM5_B	SCIA_RX		EQEP1_INDEX		CANA_TX		EPWM6_A		
GPIO18	SPIA_CLK	SCIB_TX	CANA_RX	EPWM6_A	I2CA_SCL				XCLKOUT				X2
GPIO19	SPIA_STE	SCIB_RX	CANA_TX	EPWM6_B	I2CA_SDA								X1
GPIO20	EQEP1_A		CANA_TX		SPIA_SIMO				I2CA_SCL			SCIC_TX	
GPIO21	EQEP1_B		CANA_RX		SPIA_SOMI				I2CA_SDA			SCIC_RX	
GPIO22	EQEP1_STROBE		SCIB_TX				SCIC_TX				EPWM4_A		
GPIO23	EQEP1_INDEX		SCIB_RX				SCIC_RX				EPWM4_B		
GPIO24	OUTPUTXBAR1		SPIA_STE	EPWM4_A	SPIA_SIMO				SCIA_TX	ERRORSTS			
GPIO28	SCIA_RX		EPWM7_A	OUTPUTXBAR5	EQEP1_A			SCIC_TX	SPIA_CLK	ERRORSTS	I2CB_SDA		
GPIO29	SCIA_TX		EPWM7_B	OUTPUTXBAR6	EQEP1_B			SCIC_RX	SPIA_STE	ERRORSTS	I2CB_SCL		
GPIO32	I2CA_SDA	EQEP1_INDEX	SPIA_CLK	EPWM4_B	SCIC_TX			CANA_TX		ADCSOAO			
GPIO33	I2CA_SCL			OUTPUTXBAR4	SCIC_RX			CANA_RX		ADCSOAO			
GPIO35	SCIA_RX	SPIA_SOMI	I2CA_SDA	CANA_RX		SCIC_RX	EQEP1_A		EPWM5_B			TDI	
GPIO37	OUTPUTXBAR2	SPIA_STE	I2CA_SCL	SCIA_TX	CANA_TX	SCIC_TX	EQEP1_B		EPWM5_A			TDO	
GPIO39										SYNCOU	EQEP1_INDEX		
GPIO40				EPWM2_B			SCIB_TX	EQEP1_A					
GPIO41	EPWM7_A			EPWM2_A			SCIB_RX	EQEP1_B					
GPIO224				OUTPUTXBAR3	SPIA_SIMO		EPWM1_A	CANA_TX	EQEP1_A		SCIC_TX		
GPIO226				EPWM6_A	SPIA_CLK		EPWM1_B		EQEP1_STROBE		SCIC_RX		
GPIO227	I2CB_SCL		EPWM3_A	OUTPUTXBAR1	EPWM2_B								
GPIO228			ADCSOAO	CANA_TX	SPIA_SOMI		EPWM2_B		EQEP1_B				
GPIO230	I2CB_SDA		EPWM3_B	CANA_RX	EPWM2_A	I2CA_SDA							

表 5-6. GPIO 多重化ピン (続き)

0, 4, 8, 12	1	2	3	5	6	7	9	10	11	13	14	15	ALT
GPIO242				OUTPUTXBAR2	SPIA_STE		EPWM4_A	CANA_RX	EQEP1_INDEX				
AIO225													
AIO231													
AIO232													
AIO233													
AIO237													
AIO238													
AIO239													
AIO241													
AIO244													
AIO245													

### 5.4.2 ADC ピンのデジタル入力 (AIO)

ポート H の GPIO は、アナログ・ピンと多重化されています。これらは、「AIO」とも呼ばれます。これらのピンは入力モードでのみ機能します。デフォルトでは、これらのピンはアナログ・ピンとして機能し、GPIO はハイ・インピーダンス状態になります。GPHAMSEL レジスタは、これらのピンをデジタルまたはアナログ動作に構成するために使用します。

#### 注

鋭いエッジ (大きい  $dv/dt$ ) を持つデジタル信号を AIO に接続すると、隣接するアナログ信号に対してクロストークが発生する可能性があります。したがって、アナログ機能に隣接するチャネルを使用する場合は、AIO に接続する信号のエッジ・レートを制限する必要があります。

### 5.4.3 ADC ピン上のデジタル入出力 (AGPIO)

一部の GPIO はアナログ・ピンと多重化されており、デジタル入出力機能を備えています。これらは、「AGPIO」とも呼ばれます。AIO とは異なり、AGPIO には完全な入力と出力の機能があります。

デフォルトでは、AGPIO は接続されていないため、構成する必要があります。表 5-7 に、AGPIO の構成方法を示します。アナログ機能をイネーブルにするには、アナログ・サブシステムのレジスタ AGPIOTRLx を設定します。デジタル機能をイネーブルにするには、「汎用入出力 (GPIO)」の章のレジスタ GPxAMSEL を設定します。

表 5-7. AGPIO の構成

AGPIOTRLx.GPIOy (デフォルト = 0)	GPxAMSEL.GPIOy (デフォルト = 1)	ピン接続先:	
		ADC	GPIOy
0	0	-	あり
0	1	- <sup>(1)</sup>	- <sup>(1)</sup>
1	0	-	あり
1	1	あり	-

(1) デフォルトでは、AGPIO ピンに接続される信号はありません。ピン機能を使用するには、表内の他の行のいずれかを選択する必要があります。

#### 注

鋭いエッジ (大きい  $dv/dt$ ) を持つデジタル信号を AGPIO に接続すると、隣接するアナログ信号に対してクロストークが発生する可能性があります。したがって、アナログ機能に隣接するチャネルを使用する場合は、AGPIO に接続する信号のエッジ・レートを制限できます。

### 5.4.4 GPIO 入力クロスバー

入力クロスバーは、GPIO からの信号を、ADC、eCAP、ePWM、外部割り込みなどのさまざまな IP ブロックにルーティングするために使用されます (図 5-6 を参照)。表 5-8 に、入力クロスバーの接続先を示します。入力クロスバーの構成の詳細については、『TMS320F280013x リアルタイム・マイクロコントローラ・テクニカル・リファレンス・マニュアル』の「クロスバー (X-BAR)」の章を参照してください。




図 5-6. 入力クロスバー

表 5-8. クロスバーの接続先

入力	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
ECAP	あり	あり	あり	あり	あり	あり	あり	あり	あり	あり	あり	あり	あり	あり	あり	あり
EPWM クロスバー	あり	あり	あり	あり	あり	あり	あり	あり	あり	あり	あり	あり	あり	あり		
出力クロスバー	あり	あり	あり	あり	あり	あり										
CPU XINT				XINT1	XINT2	XINT3							XINT4	XINT5		
EPWM トリップ	TZ1、 TRIP1	TZ2、 TRIP2	TZ3、 TRIP3			TRIP6										
ADC 変換開始					ADCEXTSOC											
EPWM / ECAP 同期					EXTSYNCIN1	EXTSYNCIN2										
DCCx											CLK 1	CLK 1			CLK1	CLK0
EPG													EPG1 IN1	EPG1 IN2	EPG1 IN3	EPG1 IN4

### 5.4.5 GPIO 出力クロスバーおよび ePWM クロスバー

出力クロスバーには 8 つの出力があり、GPIO 多重化で OUTPUTXBARx として選択できます。ePWM クロスバーには 8 つの出力があり、ePWM の TRIPx 入力に接続されています。出力クロスバーおよび ePWM クロスバーのソースを 図 5-7 に示します。




図 5-7. 出力クロスバーおよび ePWM クロスバー

## 5.5 GPIO および ADC の割り当て

表 5-9. GPIO および ADC の割り当て

機能	64 PM	64 PM VREGENZ 付き (64 VPM)	48 PT	48 RGZ	32 RHB
<b>GPIO</b>					
GPIO	23	22	13	16	10
AGPIO	11	11	8	8	5
JTAG および発振器の GPIO	4 (TDI, TDO, X1, X2)				
合計 GPIO	38	37	25	28	19
AIO	10	10	9	9	6
GPIO と AIO の合計	48	47	34	37	25
<b>ADC</b>					
ADC チャンネル	10	10	9	9	6
AGPIO	11	11	8	8	5
合計 ADC チャンネル (シングルエンド)	21	21	17	17	11

## 5.6 内部プルアップおよびプルダウン付きのピン

デバイスの一部のピンには、内部プルアップまたはプルダウンが付いています。表 5-10 に、プル方向および動作するときを示します。GPIO ピンのプルアップは、デフォルトでディセーブルになっており、ソフトウェアによってイネーブルにできます。未接続入力フローティングになるのを回避するため、ブート ROM は、特定のパッケージで未接続の GPIO ピンについて、内部プルアップをイネーブルにします。表 5-10 に記載されているプルアップおよびプルダウン付きの他のピンは、常にオンであり、ディセーブルにできません。

表 5-10. 内部プルアップおよびプルダウン付きのピン

ピン	リセット (XRSn = 0)	デバイス・ブート	アプリケーション
GPIOx	プルアップ・ディセーブル	プルアップ・ディセーブル <sup>(1)</sup>	アプリケーションで設定
GPIO35/TDI	プルアップ・ディセーブル		アプリケーションで設定
GPIO37/TDO	プルアップ・ディセーブル		アプリケーションで設定
TCK	プルアップ・イネーブル		
TMS	プルアップ・イネーブル		
XRSn	プルアップ・イネーブル		
その他のピン (AIO を含む)	プルアップまたはプルダウンなし		

(1) 特定のパッケージで未接続の GPIO ピンについては、ブート ROM が内部プルアップをイネーブルにします。

## 5.7 未使用ピンの接続

デバイスのすべての機能を使用する必要のないアプリケーションについては、表 5-11 に、未使用のピンに対して許容される処置を示します。表 5-11 に複数の選択肢が示されている場合は、どれを採用してもかまいません。表 5-11 に記載されていないピンは、セクション 5 に従って接続する必要があります。

**表 5-11. 未使用ピンの接続**

信号名	許容される処置
<b>アナログ</b>	
VREFHI	VDDA に接続 (ADC がアプリケーションで使用されていない場合のみ適用)
VREFLO	VSSA に接続
アナログ入力ピン	<ul style="list-style-type: none"> <li>接続なし</li> <li>VSSA に接続</li> <li>抵抗を経由して VSSA に接続</li> </ul>
アナログ入力ピン (GPIO と共有)	<ul style="list-style-type: none"> <li>接続なし</li> <li>抵抗を経由して VSSA に接続</li> </ul>
<b>デジタル</b>	
GPIOx	<ul style="list-style-type: none"> <li>接続なし (入力モードで内部プルアップをイネーブル)</li> <li>接続なし (出力モードで内部プルアップをディセーブル)</li> <li>プルアップまたはプルダウン抵抗 (任意の値の抵抗、入力モードで内部プルアップをディセーブル)</li> </ul>
GPIO35/TDI	TDI 多重化オプションを選択すると (デフォルト)、GPIO は入力モードになります。 <ul style="list-style-type: none"> <li>内部プルアップをイネーブル</li> <li>外部プルアップ抵抗</li> </ul>
GPIO37/TDO	TDO 多重化オプションを選択すると (デフォルト)、GPIO は JTAG 動作中のみ出力モードになります。それ以外の場合は、トライステート状態になります。入力バッファでの余分な電流を避けるため、このピンにバイアスを印加する必要があります。 <ul style="list-style-type: none"> <li>内部プルアップをイネーブル</li> <li>外部プルアップ抵抗</li> </ul>
TCK	<ul style="list-style-type: none"> <li>接続なし</li> <li>プルアップ抵抗</li> </ul>
TMS	プルアップ抵抗
GPIO19/X1	XTAL をオフおよび: <ul style="list-style-type: none"> <li>入力モードで内部プルアップをイネーブル</li> <li>入力モードで外部プルアップまたはプルダウン抵抗を使用</li> <li>出力モードで内部プルアップをディセーブル</li> </ul>
GPIO18/X2	XTAL をオフおよび: <ul style="list-style-type: none"> <li>入力モードで内部プルアップをイネーブル</li> <li>入力モードで外部プルアップまたはプルダウン抵抗を使用</li> <li>出力モードで内部プルアップをディセーブル</li> </ul>
<b>電源およびグランド</b>	
VDD	すべての VDD ピンは、セクション 5.3 に従って接続する必要があります。ピンを外部回路のバイアスに使用することはできません。
VDDA	専用のアナログ電源を使用しない場合は、VDDIO に接続します。
VDDIO	すべての VDDIO ピンは、セクション 5.3 に従って接続する必要があります。
VSS	すべての VSS ピンは、基板のグランドに接続する必要があります。

表 5-11. 未使用ピンの接続 (続き)

信号名	許容される処置
VSSA	アナログ・グラウンドを使用しない場合は、VSS に接続します。

## 6 仕様

### 6.1 絶対最大定格

推奨動作条件範囲内 (特に記述のない限り)<sup>(1) (2)</sup>

		最小値	最大値	単位
電源電圧	VSS を基準とした VDD	-0.3	1.5	V
	VSS を基準とした VDDIO	-0.3	4.6	
	VSSA を基準とした VDDA	-0.3	4.6	
入力電圧	V <sub>IN</sub> (3.3V)	-0.3	4.6	V
出力電圧	V <sub>O</sub>	-0.3	4.6	V
入力クランプ電流	デジタル / アナログ入力 (ピンごと)、I <sub>IK</sub> (V <sub>IN</sub> < VSS/VSSA、または V <sub>IN</sub> > VDDIO/VDDA) <sup>(4)</sup>	-20	20	mA
	すべての入力の合計値、I <sub>IKTOTAL</sub> (V <sub>IN</sub> < VSS/VSSA、または V <sub>IN</sub> > VDDIO/VDDA)	-20	20	
出力電流	デジタル出力 (ピンごと)、I <sub>OUT</sub>	-20	20	mA
動作時接合部温度	T <sub>J</sub>	-40	155	°C
保存温度 <sup>(3)</sup>	T <sub>stg</sub>	-65	150	°C

- (1) 「絶対最大定格」の範囲外の動作は、デバイスの恒久的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。
- (2) すべての電圧値は、特に記述のない限り、VSS 端子を基準とします。
- (3) 長期にわたる高温保存または最高温度条件での長時間使用は、デバイスの寿命を縮める可能性があります。詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション・レポートを参照してください。
- (4) ピンごとの連続クランプ電流は ±2mA です。この条件で連続的に動作すると、V<sub>DDIO</sub>/V<sub>DDA</sub> 電圧が内部で上昇し、他の電氣的仕様に影響を及ぼす可能性があるため、連続動作は避けてください。

### 6.2 ESD 定格

			値	単位
64 ピン PM パッケージの F2800137、F2800135、F2800133				
V <sub>(ESD)</sub> 静電気放電 (ESD)	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 <sup>(1)</sup>		±2000	V
	デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠 <sup>(2)</sup>	すべてのピン	±500	
		64 ピン PM のコーナー・ピン: 1、16、17、32、33、48、49、64	±750	
48 ピン PT パッケージの F2800137、F2800135、F2800133、F2800132				
V <sub>(ESD)</sub> 静電気放電 (ESD)	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 <sup>(1)</sup>		±2000	V
	デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠 <sup>(2)</sup>	すべてのピン	±500	
		48 ピン PT のコーナー・ピン: 1、12、13、24、25、36、37、48	±750	
48 ピン RGZ パッケージの F2800137、F2800135、F2800133、F2800132				
V <sub>(ESD)</sub> 静電気放電 (ESD)	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 <sup>(1)</sup>		±2000	V
	デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠 <sup>(2)</sup>	すべてのピン	±500	
		48 ピン RGZ のコーナー・ピン: 1、12、13、24、25、36、37、48	±750	
32 ピン RHB パッケージの F2800137、F2800135、F2800133、F2800132				
V <sub>(ESD)</sub> 静電気放電 (ESD)	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 <sup>(1)</sup>		±2000	V
	デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠 <sup>(2)</sup>	すべてのピン	±500	
		32 ピン RHB のコーナー・ピン: 1、8、9、16、17、24、25、32	±750	

- (1) JEDEC のドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

(2) JEDEC のドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

### 6.3 推奨動作条件

		最小値	公称値	最大値	単位
デバイス電源電圧、VDDIO および VDDA	内部 BOR イネーブル <sup>(3)</sup>	$V_{BOR-VDDIO(MAX)} + V_{BOR-GB}$ <sup>(2)</sup>	3.3	3.63	V
	内部 BOR ディセーブル	2.8	3.3	3.63	
バイアス電源電圧、VDD		1.14	1.2	1.32	V
デバイス・グランド、VSS			0		V
アナログ・グランド、VSSA			0		V
SR <sub>SUPPLY</sub>	VSS に対する VDDIO、VDD、VDDA の電源ランブ・レート <sup>(4)</sup>				
V <sub>IN</sub>	デジタル入力電圧	VSS – 0.3		VDDIO + 0.3	V
	アナログ入力電圧	VSSA – 0.3		VDDA + 0.3	V
接合部温度、T <sub>J</sub> <sup>(1)</sup>		-40		140	°C
自由気流での周囲温度、T <sub>A</sub>		-40		125	°C

- (1) T<sub>J</sub> = 105°C を超えて長時間動作すると、デバイスの寿命が短くなります。詳細については、『[組み込みプロセッサの有効寿命計算](#)』を参照してください。
- (2) 「パワー・マネージメント・モジュール (PMM)」セクションを参照してください。
- (3) デフォルトで、内部 BOR がイネーブルになっています。
- (4) 「パワー・マネージメント・モジュールの動作条件」表を参照してください。

## 6.4 消費電力の概略

このセクションに記載されている電流値は、絶対最大値ではなく、与えられたテスト条件での代表値を表しています。アプリケーションでの実際のデバイス電流は、アプリケーション・コードおよびピン構成によって異なります。セクション 6.4.1 に、システム消費電流の値を示します。

### 6.4.1 システム消費電流 - VREG イネーブル - 内部電源

推奨動作条件範囲内 (特に記述のない限り)

標準値:  $V_{nom}$

パラメータ		テスト条件	最小値	標準値	最大値	単位
<b>動作モード</b>						
$I_{DDIO}^{(3)}$	動作時の VDDIO 消費電流	これは、標準的な大負荷アプリケーションにおける電流の推定値です。実際の電流は、システムの動作、I/O の電氣的負荷、およびスイッチング周波数によって異なります。これには、内部 Vreg が有効な場合のコア電源電流が含まれます。 - CPU は RAM から実行中 - フラッシュに電源を供給 - X1/X2 水晶振動子に電源を供給 - PLL 有効、SYSCLK = デバイスの最大周波数 - アナログ モジュールに電源を供給 - DC 負荷なしで出力は安定 - 入力 High または Low で安定	30°C	36		mA
			85°C		44	mA
			125°C		50	mA
$I_{DDA}$	動作時の VDDA 消費電流	これは、標準的な大負荷アプリケーションにおける電流の推定値です。実際の電流は、システムの動作、I/O の電氣的負荷、およびスイッチング周波数によって異なります。これには、内部 Vreg が有効な場合のコア電源電流が含まれます。 - CPU は RAM から実行中 - フラッシュに電源を供給 - X1/X2 水晶振動子に電源を供給 - PLL 有効、SYSCLK = デバイスの最大周波数 - アナログ モジュールに電源を供給 - DC 負荷なしで出力は安定 - 入力 High または Low で安定	30°C	1.6		mA
			85°C		2	mA
			125°C		2.5	mA
<b>IDLE モード</b>						
$I_{DDIO}$	デバイスが IDLE モードのときの VDDIO 消費電流	- CPU は IDLE モード - フラッシュへの電源供給なし - PLL 有効、SYSCLK = デバイスの最大周波数、CPUCLK はゲート	30°C	17		mA
			85°C		21	mA
			125°C		27	mA
$I_{DDA}$	デバイスが IDLE モードのときの VDDA 消費電流	- X1/X2 水晶振動子に電源を供給 - アナログ・モジュールへの電源供給なし - DC 負荷なしで出力は安定 - 入力 High または Low で安定	30°C	0.01		mA
			85°C		0.1	mA
			125°C		0.1	mA
<b>STANDBY モード (PLL 有効)</b>						
$I_{DDIO}$	デバイスが STANDBY モードのときの VDDIO 消費電流	- CPU は STANDBY モード - フラッシュへの電源供給なし - PLL 有効、SYSCLK および CPUCLK はゲート	30°C	7		mA
			85°C		11	mA
			125°C		17	mA
$I_{DDA}$	デバイスが STANDBY モードのときの VDDA 消費電流	- X1/X2 水晶振動子への電源供給なし - アナログ・モジュールへの電源供給なし - DC 負荷なしで出力は安定 - 入力 High または Low で安定	30°C	0.01		mA
			85°C		0.1	mA
			125°C		0.1	mA

### 6.4.1 システム消費電流 - VREG イネーブル - 内部電源 (続き)

推奨動作条件範囲内 (特に記述のない限り)

標準値:  $V_{nom}$

パラメータ		テスト条件	最小値	標準値	最大値	単位
<b>STANDBY モード (PLL 無効)</b>						
$I_{DDIO}$	デバイスが STANDBY モードのときの VDDIO 消費電流	- CPU は STANDBY モード - フラッシュへの電源供給なし - PLL 無効、SYSCLK および CPUCLK はゲート	30°C	5.8		mA
			85°C		9	mA
			125°C		15.5	mA
$I_{DDA}$	デバイスが STANDBY モードのときの VDDA 消費電流	- X1/X2 水晶振動子への電源供給なし - アナログ・モジュールへの電源供給なし - DC 負荷なしで出力は安定 - 入力 High または Low で安定	30°C	0.01		mA
			85°C		0.1	mA
			125°C		0.1	mA
<b>HALT モード</b>						
$I_{DDIO}$	デバイスが HALT モードのときの VDDIO 消費電流	- CPU は HALT モード - フラッシュへの電源供給なし - PLL 無効、SYSCLK および CPUCLK はゲート	30°C	5		mA
			85°C		8.2	mA
			125°C		15	mA
$I_{DDA}$	デバイスが HALT モードのときの VDDA 消費電流	- X1/X2 水晶振動子への電源供給なし - アナログ・モジュールへの電源供給なし - DC 負荷なしで出力は安定 - 入力 High または Low で安定	30°C	0.01		mA
			85°C		0.1	mA
			125°C		0.1	mA
<b>フラッシュ消去 / プログラム</b>						
$I_{DDIO}$	消去 / プログラム・サイクル中の VDDIO 消費電流 <sup>(1)</sup>	- CPU は RAM から実行中 - フラッシュに対し連続的なプログラム / 消去操作を実行 - PLL 有効、SYSCLK は 120 MHz - ペリフェラル・クロックはオフ - X1/X2 水晶振動子に電源を供給 - アナログへの電源供給なし - 出力は DC 負荷なしで安定 - 入力 High または Low で安定		45	65	mA
$I_{DDA}$	消去 / プログラム・サイクル中の VDDA 消費電流			0.1	2.5	mA
<b>リセット・モード</b>						
$I_{DDIO}$	リセットがアクティブのときの VDDIO 消費電流 <sup>(2)</sup>	デバイスのリセット中	30°C	7		mA
			85°C	10.7		mA
			125°C	17		mA
$I_{DDA}$	リセットがアクティブのときの VDDA 消費電流 <sup>(2)</sup>		30°C	0.01		mA
			85°C	0.01		mA
			125°C	0.01		mA

- (1) フラッシュ・プログラミング中に発生したブラウンアウト・イベントは、フラッシュ・データを破壊し、デバイスを永続的にロックする可能性があります。代替電源 (USB プログラマなど) を使用するプログラミング環境では、電源のブラウンアウト状態を回避するために、十分なマージンを確保して、デバイスおよび他のシステム・コンポーネントに定格電流を供給できるようにする必要があります。
- (2) これは、リセットがアクティブ (XRSn が Low) の場合の消費電流です。

- (3) 「内部電源」の表の  $I_{DDIO}$  の消費電流値は、「外部電源」の表の  $I_{DDIO} + I_{DD}$  の消費電流よりも低くなっています。これは、「内部電源」の表の「最大値」列ではコアが VDD NOM に安定化されているのに対し、「外部電源」の表の「最大値」列ではコアが VDD MAX (「推奨動作条件」の表) に安定化されているためです。

#### 6.4.2 システム消費電流 - VREG ディセーブル - 外部電源

推奨動作条件範囲内 (特に記述のない限り)

標準値:  $V_{nom}$

パラメータ		テスト条件	最小値	標準値	最大値	単位
<b>動作モード</b>						
$I_{DD}$	動作時の VDD 消費電流	これは、標準的な大負荷アプリケーションにおける電流の推定値です。実際の電流は、システムの動作、I/O の電氣的負荷、およびスイッチング周波数によって異なります。これには、内部 Vreg が有効な場合のコア電流電流が含まれます。	30°C	35		mA
			85°C		42	mA
			125°C		49.5	mA
$I_{DDIO}$	動作時の VDDIO 消費電流	およびスイッチング周波数によって異なります。これには、内部 Vreg が有効な場合のコア電流電流が含まれます。	30°C	5.8		mA
			85°C		5.8	mA
			125°C		5.8	mA
$I_{DDA}$	動作時の VDDA 消費電流	- CPU は RAM から実行中 - フラッシュに電源を供給 - X1/X2 水晶振動子に電源を供給 - PLL 有効、SYSCLK = デバイスの最大周波数 - アナログ モジュールに電源を供給 - DC 負荷なしで出力は安定 - 入力 High または Low で安定	30°C	1.6		mA
			85°C		2	mA
			125°C		2.5	mA
<b>IDLE モード</b>						
$I_{DD}$	デバイスが IDLE モードのときの VDD 消費電流	- CPU は IDLE モード - フラッシュへの電源供給なし - PLL 有効、SYSCLK = デバイスの最大周波数、CPUCLK はゲート	30°C	14		mA
			85°C		19	mA
			125°C		26	mA
$I_{DDIO}$	デバイスが IDLE モードのときの VDDIO 消費電流	- X1/X2 水晶振動子に電源を供給 - アナログ モジュールへの電源供給なし	30°C	3.9		mA
			85°C		3.9	mA
			125°C		3.9	mA
$I_{DDA}$	デバイスが IDLE モードのときの VDDA 消費電流	- DC 負荷なしで出力は安定 - 入力 High または Low で安定	30°C	0.01		mA
			85°C		0.1	mA
			125°C		0.1	mA
<b>STANDBY モード (PLL 有効)</b>						
$I_{DD}$	デバイスが STANDBY モードのときの VDD 消費電流	- CPU は STANDBY モード - フラッシュへの電源供給なし - PLL 有効、SYSCLK および CPUCLK はゲート	30°C	3.6		mA
			85°C		7.6	mA
			125°C		17	mA
$I_{DDIO}$	デバイスが STANDBY モードのときの VDDIO 消費電流	- X1/X2 水晶振動子への電源供給なし - アナログ モジュールへの電源供給なし	30°C	3.9		mA
			85°C		3.9	mA
			125°C		3.9	mA
$I_{DDA}$	デバイスが STANDBY モードのときの VDDA 消費電流	- DC 負荷なしで出力は安定 - 入力 High または Low で安定	30°C	0.01		mA
			85°C		0.1	mA
			125°C		0.1	mA

### 6.4.2 システム消費電流 - VREG ディセーブル - 外部電源 (続き)

推奨動作条件範囲内 (特に記述のない限り)

 標準値:  $V_{nom}$ 

パラメータ		テスト条件	最小値	標準値	最大値	単位
<b>STANDBY モード (PLL 無効)</b>						
$I_{DD}$	デバイスが STANDBY モードのときの VDD 消費電流	- CPU は STANDBY モード - フラッシュへの電源供給なし - PLL 無効、SYSCLK および CPUCLK はゲート	30°C	2.6		mA
			85°C		6.6	mA
			125°C		13.5	mA
$I_{DDIO}$	デバイスが STANDBY モードのときの VDDIO 消費電流	- X1/X2 水晶振動子への電源供給なし - アナログ モジュールへの電源供給なし	30°C	3.1		mA
			85°C		3.1	mA
			125°C		3.1	mA
$I_{DDA}$	デバイスが STANDBY モードのときの VDDA 消費電流	- DC 負荷なしで出力は安定 - 入力 High または Low で安定	30°C	0.01		mA
			85°C		0.1	mA
			125°C		0.1	mA
<b>HALT モード</b>						
$I_{DD}$	デバイスが HALT モードのときの VDD 消費電流	- CPU は HALT モード - フラッシュへの電源供給なし - PLL 無効、SYSCLK および CPUCLK はゲート	30°C	2.4		mA
			85°C		6.2	mA
			125°C		13.2	mA
$I_{DDIO}$	デバイスが HALT モードのときの VDDIO 消費電流	- X1/X2 水晶振動子への電源供給なし - アナログ モジュールへの電源供給なし	30°C	3.1		mA
			85°C		3.1	mA
			125°C		3.1	mA
$I_{DDA}$	デバイスが HALT モードのときの VDDA 消費電流	- DC 負荷なしで出力は安定 - 入力 High または Low で安定	30°C	0.01		mA
			85°C		0.1	mA
			125°C		0.1	mA
<b>フラッシュ消去 / プログラム</b>						
$I_{DD}$	消去 / プログラム・サイクル中の VDD 消費電流 <sup>(1)</sup>	- CPU は RAM から実行中 - フラッシュに対し連続的なプログラム / 消去操作を実行 - PLL 有効、SYSCLK は 100MHz - ペリフェラル クロックはオフ - X1/X2 水晶振動子に電源を供給 - アナログへの電源供給なし - 出力は DC 負荷なしで安定 - 入力 High または Low で安定		32	50	mA
$I_{DDIO}$	消去 / プログラム・サイクル中の VDDIO 消費電流 <sup>(1)</sup>			13	17	mA
$I_{DDA}$	消去 / プログラム・サイクル中の VDDA 消費電流			0.1	2.5	mA

### 6.4.2 システム消費電流 - VREG ディセーブル - 外部電源 (続き)

推奨動作条件範囲内 (特に記述のない限り)

標準値:  $V_{nom}$

パラメータ		テスト条件	最小値	標準値	最大値	単位
リセット・モード						
$I_{DD}$	リセットがアクティブのときの VDD 消費電流 <sup>(2)</sup>	デバイスをリセット中	30°C	2.2		mA
			85°C	4.2		mA
			125°C	8.7		mA
$I_{DDIO}$	リセットがアクティブのときの VDDIO 消費電流 <sup>(2)</sup>		30°C	5		mA
			85°C	5		mA
			125°C	5		mA
$I_{DDA}$	リセットがアクティブのときの VDDA 消費電流 <sup>(2)</sup>		30°C	0.01		mA
			85°C	0.01		mA
			125°C	0.01		mA

- フラッシュ・プログラミング中に発生したブラウンアウト・イベントは、フラッシュ・データを破壊し、デバイスを永続的にロックする可能性があります。代替電源 (USB プログラマなど) を使用するプログラミング環境では、電源のブラウンアウト状態を回避するために、十分なマージンを確保して、デバイスおよび他のシステム・コンポーネントに定格電流を供給できるようにする必要があります。
- これは、リセットがアクティブ (XRSn が Low) の場合の消費電流です。

### 6.4.3 動作モード・テストの説明

セクション 6.4.1、セクション 6.4.2、セクション 6.4.5.1 に、デバイスの動作モードでの消費電流値を示します。動作モードでは、アプリケーションで何が発生する可能性があるかを推定できます。これらの測定のテスト条件には、以下の特徴があります。

- コードは RAM から実行。
- フラッシュは読み取りで、アクティブ状態を保持。
- 外部コンポーネントは I/O ピンによって駆動されない。
- すべてのペリフェラルでクロックがイネーブルになっている。
- すべての CPU がコードをアクティブに実行。
- すべてのアナログ・ペリフェラルに電源が投入されている。ADC と DAC は定期的に変換を実行。

### 6.4.4 消費電流のグラフ

次のグラフは、デバイスの周波数、温度、電源、消費電流の関係の代表例を示したものです。実際の結果は、システムの実装と条件によって異なります。

図 6-2 は、内部電源の場合の通常動作時の電流プロファイルについて、全温度範囲と全動作モードのデータを示したものです。このデータは「システム消費電流 - VREG イネーブル - 内部電源」の表に基づいています (30°C のデータを VNOM で取得し、それより高温のデータ点は VMAX で取得)。図 6-3 は、外部電源の場合の通常動作時の電流プロファイルについて、全温度範囲と全動作モードのデータを示したものです。このデータは「システム消費電流 - VREG ディセーブル - 外部電源」の表に基づいています (30°C のデータを VNOM で取得し、それより高温のデータ点は VMAX で取得)。




図 6-1. 動作時の電流と周波数との関係




図 6-2. 電流と温度との関係 - 内部電源




図 6-3. 電流と温度との関係 - 外部電源

## 6.4.5 消費電流の低減

F280013x デバイスには、デバイスの消費電流を低減する方法がいくつかあります。

- アプリケーションが動作していないときに、IDLE または STANDBY の 2 つの低消費電力モードのいずれかに移行できます。
- RAM からコードを実行する場合には、フラッシュ・モジュールの電源をオフにすることができます。
- 出力機能として設定されているピンのプルアップをディセーブルにします。
- 各ペリフェラルには、個別のクロック・イネーブル・ビット (PCLKCRx) があります。特定のアプリケーションで使用されていないペリフェラルについて、クロックをオフにすることにより、消費電流を低減できます。セクション 6.4.5.1 に、PCLKCRx レジスタを使用してクロックをディセーブルにすることにより実現できる、標準的な電流低減を示します。
- 低消費電力モードで最小の VDDA 消費電流を実現するには、『[TMS320F280013x リアルタイム・マイクロコントローラ・テクニカル・リファレンス・マニュアル](#)』の「A/D コンバータ (ADC)」の章を参照して、各モジュールの電源が確実にオフになるようにしてください。

### 6.4.5.1 ペリフェラル・ディセーブル時の標準的な電流低減

複数のインスタンスを持つペリフェラルの場合は、ここに記載された電流は、全モジュールを合計した値です。

ペリフェラル	I <sub>DDIO</sub> 電流の低減 (mA)
ADC <sup>(1)</sup>	1.32
CMPSS_LITE <sup>(1)</sup>	0.57
CMPSS <sup>(1)</sup>	0.31
CPU タイマ	0.06
DCAN	1.25
DCC	0.08
eCAP	0.12
EPG	0.32
ePWM	4.13
HRPWM	1.98
eQEP	0.18
SCI	0.50
I2C	0.51
SPI	0.11

(1) この数値は、各モジュールのデジタル部分で消費される電流を示しています。

## 6.5 電気的特性

推奨動作条件範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位	
<b>デジタルおよびアナログ IO</b>							
V <sub>OH</sub>	High レベル出力電圧	I <sub>OH</sub> = I <sub>OH</sub> 最小値	VDDIO * 0.8			V	
		I <sub>OH</sub> = -100μA	VDDIO - 0.2				
V <sub>OL</sub>	Low レベル出力電圧	I <sub>OL</sub> = I <sub>OL</sub> 最大値			0.4	V	
		I <sub>OL</sub> = 100μA			0.2		
I <sub>OH</sub>	すべての出力ピンの High レベル出力ソース電流		-4			mA	
I <sub>OL</sub>	すべての出力ピンの Low レベル出力シンク電流				4	mA	
R <sub>OH</sub>	すべての出力ピンの High レベル出力インピーダンス	VOH = VDDDS - 0.4V	50	65	96	Ω	
R <sub>OL</sub>	すべての出力ピンの Low レベル出力インピーダンス	VOL = 0.4V	48	60	84	Ω	
V <sub>IH</sub>	High レベル入力電圧		2.0			V	
V <sub>IL</sub>	Low レベル入力電圧				0.8	V	
V <sub>HYSTERESIS</sub>	入力ヒステリシス (AIO)		125			mV	
	入力ヒステリシス (GPIO)		125				
I <sub>PULLDOWN</sub>	入力電流	プルダウン付きピン	VDDIO = 3.3V V <sub>IN</sub> = VDDIO	120		μA	
I <sub>PULLUP</sub>	入力電流	プルアップがイネーブルされたデジタル入力 <sup>(1)</sup>	VDDIO = 3.3V V <sub>IN</sub> = 0V	160		μA	
R <sub>PULLDOWN</sub>	弱プルダウン抵抗		22.66	31.49	61.55	kΩ	
R <sub>PULLUP</sub>	弱プルアップ抵抗		19.89	29.45	53.63	kΩ	
I <sub>LEAK</sub>	ピンのリーク電流	デジタル入力	プルアップおよび出力はディセーブル 0V ≤ V <sub>IN</sub> ≤ VDDIO			0.1	μA
		アナログ・ピン	アナログ・ドライバはディセーブル 0V ≤ V <sub>IN</sub> ≤ VDDA			0.1	
C <sub>i</sub>	入力容量	デジタル入力			2	pF	
		アナログ・ピン <sup>(2)</sup>					
<b>VREG および BOR</b>							
VREG, POR, BOR <sup>(4)</sup>							

- (1) プルアップまたはプルダウン付きピンの一覧については、「内部プルアップおよびプルダウン付きのピン」の表を参照してください。  
 (2) アナログ・ピンは個別に規定されています。「ADC 入力モデル」セクションの「チャンネルごとの寄生容量」表を参照してください。  
 (3) 「パワー・マネージメント・モジュール (PMM)」セクションを参照してください。

## 6.6 PM パッケージの熱抵抗特性

		°C/W <sup>(1)</sup>
R $\theta_{JC}$	接合部からケースへの熱抵抗、上面	21.9
	接合部からケースへの熱抵抗、底面	N/A
R $\theta_{JB}$	接合部から基板への熱抵抗	39.6
R $\theta_{JA}$ (High k PCB)	接合部から周囲空気への熱抵抗	62.5
Psi $_{JT}$	接合部とパッケージ上面との間	1.1
Psi $_{JB}$	接合部と基板との間	39.2

(1) これらの値は、JEDEC により定義された 2S2P システム (JEDEC 定義の 1S0P システムによる  $\theta_{JC}$  [R $\theta_{JC}$ ] 値を除く) に基づいており、周囲環境とアプリケーションによって変化します。詳細については、以下の EIA / JEDEC 規格を参照してください。

- JESD51-2、『IC の熱テスト手法の環境条件 - 自然対流 (静止空気)』
- JESD51-3、『リード付き表面実装パッケージ用の有効熱伝導率の低いテスト基板』
- JESD51-7、『リード付き表面実装パッケージ用の有効熱伝導率の高いテスト基板』
- JESD51-9、『エリア・アレイ表面実装パッケージの熱測定用テスト基板』

## 6.7 PT パッケージの熱抵抗特性

		°C/W <sup>(1)</sup>
R $\theta_{JC}$	接合部からケースへの熱抵抗、上面	21.2
	接合部からケースへの熱抵抗、底面	N/A
R $\theta_{JB}$	接合部から基板への熱抵抗	35.1
R $\theta_{JA}$ (High k PCB)	接合部から周囲空気への熱抵抗	60.1
Psi $_{JT}$	接合部とパッケージ上面との間	0.9
Psi $_{JB}$	接合部と基板との間	34.7

(1) これらの値は、JEDEC により定義された 2S2P システム (JEDEC 定義の 1S0P システムによる  $\theta_{JC}$  [R $\theta_{JC}$ ] 値を除く) に基づいており、周囲環境とアプリケーションによって変化します。詳細については、以下の EIA / JEDEC 規格を参照してください。

- JESD51-2、『IC の熱テスト手法の環境条件 - 自然対流 (静止空気)』
- JESD51-3、『リード付き表面実装パッケージ用の有効熱伝導率の低いテスト基板』
- JESD51-7、『リード付き表面実装パッケージ用の有効熱伝導率の高いテスト基板』
- JESD51-9、『エリア・アレイ表面実装パッケージの熱測定用テスト基板』

## 6.8 RGZ パッケージの熱抵抗特性

		°C/W <sup>(1)</sup>
R $\theta_{JC}$	接合部からケースへの熱抵抗、上面	18.6
	接合部からケースへの熱抵抗、底面	2.8
R $\theta_{JB}$	接合部から基板への熱抵抗	10.7
R $\theta_{JA}$ (High k PCB)	接合部から周囲空気への熱抵抗	28.4
Psi $_{JT}$	接合部とパッケージ上面との間	0.2
Psi $_{JB}$	接合部と基板との間	10.7

(1) これらの値は、JEDEC により定義された 2S2P システム (JEDEC 定義の 1S0P システムによる  $\theta_{JC}$  [R $\theta_{JC}$ ] 値を除く) に基づいており、周囲環境とアプリケーションによって変化します。詳細については、以下の EIA / JEDEC 規格を参照してください。

- JESD51-2、『IC の熱テスト手法の環境条件 - 自然対流 (静止空気)』
- JESD51-3、『リード付き表面実装パッケージ用の有効熱伝導率の低いテスト基板』
- JESD51-7、『リード付き表面実装パッケージ用の有効熱伝導率の高いテスト基板』
- JESD51-9、『エリア・アレイ表面実装パッケージの熱測定用テスト基板』

## 6.9 RHB パッケージの熱抵抗特性

		°C/W <sup>(1)</sup>
R $\theta_{JC}$	接合部からケースへの熱抵抗、上面	22.5
	接合部からケースへの熱抵抗、底面	2.8
R $\theta_{JB}$	接合部から基板への熱抵抗	12.3
R $\theta_{JA}$ (High k PCB)	接合部から周囲空気への熱抵抗	31.3
Psi $_{JT}$	接合部とパッケージ上面との間	0.3
Psi $_{JB}$	接合部と基板との間	12.2

(1) これらの値は、JEDEC により定義された 2S2P システム (JEDEC 定義の 1S0P システムによる  $\theta_{JC}$  [R $\theta_{JC}$ ] 値を除く) に基づいており、周囲環境とアプリケーションによって変化します。詳細については、以下の EIA / JEDEC 規格を参照してください。

- JESD51-2、『IC の熱テスト手法の環境条件 - 自然対流 (静止空気)』
- JESD51-3、『リード付き表面実装パッケージ用の有効熱伝導率の低いテスト基板』
- JESD51-7、『リード付き表面実装パッケージ用の有効熱伝導率の高いテスト基板』
- JESD51-9、『エアリアレイ表面実装パッケージの熱測定用テスト基板』

## 6.10 熱設計の検討事項

最終アプリケーションの設計と動作プロファイルに応じて、I $_{DD}$  および I $_{DDIO}$  の電流は変動する可能性があります。最終製品において推奨最大消費電力を超えるシステムでは、追加の熱強化が必要になる場合があります。周囲温度 (T $_A$ ) は、最終アプリケーションおよび製品の設計によって異なります。信頼性と機能に影響を与える重要な要因は、周囲温度ではなく、接合部温度 T $_J$  です。したがって、規定された制限範囲内に T $_J$  を維持するように注意する必要があります。動作接合部温度 T $_J$  を推定するためには、T $_{case}$  を測定する必要があります。通常、T $_{case}$  は、パッケージ上面の中央で測定します。サーマル・アプリケーション・レポート『[半導体および IC パッケージの熱評価基準](#)』は、熱評価基準および定義の理解に役立ちます。

## 6.11 システム

### 6.11.1 パワー・マネージメント・モジュール (PMM)

#### 6.11.1.1 概要

パワー・マネージメント・モジュール (PMM) は、デバイスの動作に必要なすべてのパワー・マネージメント機能进行处理します。

#### 6.11.1.2 概要

図 6-4 に、PMM のブロック図を示します。ご覧のように PMM は、さまざまなサブコンポーネントで構成されており、これについて以降のセクションで説明します。




図 6-4. PWM のブロック図

#### 6.11.1.2.1 電源レール監視

PMM には電源レールの電圧監視があり、パワーアップ時に電圧が設定したスレッショルドを超えると、XRSn 信号が解除されて HIGH になります。また、いずれかの電圧がプログラムされたレベルを下回った場合に、XRSn 信号を LOW にトリップする機能もあります。各種電圧監視については、以降のセクションで説明します。

#### 注

ブートアップ後のアプリケーションでのデバイス動作に対して、すべての電圧監視がサポートされているわけではありません。電圧監視がサポートされていない場合、アプリケーション実行中にデバイスの電源電圧監視が必要であれば、外部監視回路を推奨します。

3つの電圧監視 (I/O POR、I/O BOR、VDD POR) はすべて、デバイスが動作を開始する前にそれぞれの出力が解除される必要があります (すなわち、XRSn が HIGH になります)。ただし、いずれかの電圧監視がトリップした場合、XRSn は LOW に駆動されます。いずれかの電圧監視がトリップすると、I/O は高インピーダンスに保持されます。

#### 6.11.1.2.1.1 I/O POR (パワーオン・リセット) 監視

I/O POR 監視は、VDDIO レールを監視します。これは、電源投入時に VDDIO 上で最初に解除される監視機能です (すなわち、最初にトリップ解除されます)。

#### 6.11.1.2.1.2 I/O BOR (ブラウンアウト・リセット) 監視

I/O BOR 監視も、VDDIO レールを監視します。これは、電源投入時に VDDIO 上で 2 番目に解除される監視です (すなわち、2 番目にトリップ解除されます)。この監視は、I/O POR と比較すると許容範囲がより狭くなっています。

推奨動作電圧を下回る電圧低下が発生すると、I/O BOR がトリップしてデバイスがリセットされますが、これは VMONCTL.bit.BORLVMONDIS を 1 に設定することでディセーブルできます。I/O BOR をディセーブルにできるのは、デバイスが完全に起動した後のみです。I/O BOR がディセーブルになっている場合、電圧降下に対しては I/O POR がデバイスをリセットします。

#### 注

I/O POR がトリップするレベルは、VDDIO の最小推奨電圧よりも相当に低いので、デバイス監視には使用しないでください。

図 6-5 に、I/O BOR の動作領域を示します。




図 6-5. I/O BOR 動作領域

#### 6.11.1.2.1.3 VDD POR (パワーオン・リセット) 監視

VDD POR 監視は、VDD レールを監視します。電源投入時に、電圧が VDD についてプログラムされたトリップ・レベルを超えると、この監視は解除されます (すなわち、トリップが解除されます)。

#### 注

VDD POR は、VDD の最小推奨電圧よりも低いレベルにプログラムされているため、アプリケーションで VDD の最小推奨電圧が必要な場合は、VDD 監視に依存しないでください。

#### 6.11.1.2.2 外部監視回路の使用

VDDIO 監視: I/O BOR はアプリケーションでの使用をサポートしているため、I/O レールの監視に外部監視回路は必要ありません。

VDD 監視:

- 内部 VREG から供給される VDD:VDD 電源は VDDIO 電源から生成されます。VREG は、有効な VDDIO 電源 (IO BOR で監視) が有効な VDD 電源を暗黙的に示すように設計されています。
- 外部電源から供給される VDD:VDD POR はアプリケーションでの使用をサポートしていません。アプリケーションで VDD 監視が必要な場合は、外部監視回路を使用して VDD レールを監視できます。

#### 注

内部 VREG による外部監視回路はサポートされていません。アプリケーションで VDD 監視が必要な場合は、VREGENZ ピンを備えたパッケージを使用して VDD に外部から電力を供給する必要があります。

#### 6.11.1.2.3 遅延ブロック

電圧モニタのパス内の遅延ブロックは連携して動作し、電圧モニタと XRSn の間の解放時間を遅延させます。この遅延は、外部 VREG モードで XRSn が解放されたときに確実に電圧が安定するように設計されています。遅延ブロックは、電源投入時 (すなわち、VDDIO および VDD が上昇しているとき) にのみアクティブになります。

遅延ブロックは、「[パワー・マネージメント・モジュールの電氣的データおよびタイミング](#)」で規定されている最小スルーレートに影響を与えます。

#### 注

ブロック図に示されている遅延時間は、標準値です。

#### 6.11.1.2.4 内部 1.2V LDO 電圧レギュレータ (VREG)

内部 VREG は VDDIO レールから供給され、VDD ピンへの電力供給に必要な 1.2V を生成できます。VREGENZ ピンを Low に接続することでイネーブルになります。内部 VREG により、VDD に外部電源を使用する必要はありませんが、VREG の安定性と過渡応答のために、VDD ピンにはデカップリング・コンデンサが必要です。詳細については、「[VDD デカップリング](#)」を参照してください。

#### 6.11.1.2.5 VREGENZ

VREGENZ (VREG ディセーブル) ピンは、内部 VREG の状態を制御します。内部 VREG をイネーブルにするには、VREGENZ ピンをロジック Low の電圧に接続します。外部から VDD に電力を供給するアプリケーション (外部 VREG) では、VREGENZ ピンを High に接続して内部 VREG をディセーブルにします。

#### 注

すべてのデバイス・パッケージで VREGENZ がピンへ接続されているわけではありません。VREGENZ なしのパッケージでは、外部 VREG モードはサポートされていません。

### 6.11.1.3 外付け部品

#### 6.11.1.3.1 デカップリング・コンデンサ

正常に動作するためには、VDDIO および VDD にデカップリング・コンデンサが必要です。その要件については、以降のセクションで概要を説明します。

##### 6.11.1.3.1.1 VDDIO デカップリング

VDDIO には、最小限のデカップリング容量を配置します。「[パワー・マネージメント・モジュールの電氣的データおよびタイミング](#)」の  $C_{VDDIO}$  パラメータを参照してください。使用するデカップリング容量の実際の合計値が、VDDIO を駆動する電源の要件です。以下に示す構成のどちらでも許容可能です。

- **構成 1:**  $C_{VDDIO}$  パラメータに従って、各 VDDIO ピンにデカップリング・コンデンサを配置します。
- **構成 2:**  $[C_{VDDIO} \times \text{VDDIO ピンの数}]$  に相当する値の単一のデカップリング・コンデンサを実装します。

**注**

デカップリング・コンデンサは、デバイスのピンの近くに配置する必要があります。

#### 6.11.1.3.1.2 VDD デカップリング

VDD には、最小限のデカップリング容量を配置します。「**パワー・マネージメント・モジュールの電氣的データおよびタイミング**」の  $C_{VDD}$  パラメータ合計値を参照してください。

外部 VREG モードの場合は、使用するデカップリング容量の実際の合計値が、VDD を駆動する電源の要件となります。

以下に示す構成のどちらでも許容可能です。

- **構成 1:** 合計  $C_{VDD}$  の値を VDD ピン全体に分割します。
- **構成 2:** 合計  $C_{VDD}$  の値を持つ単一のデカップリング・コンデンサを実装します。

**注**

デカップリング・コンデンサは、デバイスのピンの近くに配置する必要があります。

#### 6.11.1.4 電源シーケンス

##### 6.11.1.4.1 電源ピンの一括接続

すべての 3.3V レールを 1 つにまとめて接続し、単一の電源から電力を供給することを強く推奨します。その電源ピンを以下に示します。

- VDDIO
- VDDA

また、未接続のままにしないように、すべての電源ピンを接続します。

外部 VREG モードでは、VDD ピンを 1 つにまとめて接続し、単一の電源から電力を供給する必要があります。

内部 VREG モードでは、各 VDD ピンにコンデンサが接続されていれば、VDD ピンを 1 つにまとめて接続することは任意です。VDD デカップリングの構成については、「**VDD デカップリング**」セクションを参照してください。

このデバイスのアナログ・モジュールは、PSRR がかなり高いため、ほとんどの場合、VDDA のノイズが電源レールの推奨動作条件を超えない限り、アナログ・モジュールの性能低下は起こりません。したがって、通常は、VDDA を別に供給してもあまり利点はありません。ただし、ノイズの改善のために、VDDIO と VDDA の間に  $\pi$  型フィルタを配置することは許容されます。

**注**

レールごとのすべての電源ピンは、内部で互いに接続されています。たとえば、すべての VDDIO ピンが内部で互いに接続され、すべての VDD ピンが内部で互いに接続されます。

##### 6.11.1.4.2 信号ピンの電源シーケンス

デバイスに電源を供給する前に、いずれかのデジタル・ピンに、VDDIO より 0.3V 上回る電圧または VSS より 0.3V 下回る電圧を印加しないでください。また、いずれかのアナログ・ピン (VREFHI を含む) に、VDDA より 0.3V 上回る電圧または VSSA より 0.3V 下回る電圧を印加しないでください。要するに、すべての 3.3V レールが互いに接続されているとすれば、信号ピンを駆動するのは、XRSn が High になった後にしなければなりません。VDDIO と VDDA が互いに接続されていない場合であっても、このシーケンシングは、やはり必要です。


**注意**

上記のシーケンスに違反した場合、デバイスが誤動作したり、デバイス内の意図しない寄生パスを電流が流れるために損傷したりする可能性があります。

### 6.11.1.4.3 電源ピンの電源シーケンス

#### 6.11.1.4.3.1 外部 VREG / VDD モード・シーケンス

図 6-6 に、外部 VREG モードの電源シーケンス要件を示します。表示されているすべてのパラメータの値については、[パワー・マネージメント・モジュールの電氣的データおよびタイミング](#) を参照してください。



- A. このトリップ・ポイントは、XRSn が解除される前のトリップ・ポイントです。「パワー・マネージメント・モジュールの特性」表を参照してください。
- B. このトリップ・ポイントは、XRSn が解除された後のトリップ・ポイントです。「パワー・マネージメント・モジュールの特性」表を参照してください。
- C. パワーアップ中に、すべての POR および BOR 監視が解除されると、全監視解除信号が High になります。PMM ブロック図を参照してください。
- D. パワーダウン中に、POR または BOR 監視のいずれかがトリップされると、全監視解除信号が Low になります。PMM ブロック図を参照してください。

図 6-6. 外部 VREG パワーアップ・シーケンス

#### • パワーアップ:

1. VDDIO (すなわち 3.3V レール) は、規定された最小スルーレートで最初に立ち上がる必要があります。
2. VDD (すなわち 1.2V レール) は、規定された最小スルーレートで次に立ち上がる必要があります。
3. VDDIO レールの立ち上がりから VDD レールの立ち上がりまでの時間差も規定されています。
4.  $V_{DDIO-MON-TOT-DELAY}$  および  $V_{XRSN-PD-DELAY}$  で規定された時間が経過すると、XRSn が解放され、デバイスはブートアップ・シーケンスを開始します。
5. I/O BOR 監視は、パワーアップ時とパワーダウン時でリリース・ポイントが異なります。
6. パワーアップ時には、XRSn が開放される前に VDDIO と VDD の両方のレールが立ち上がっている必要があります。

#### • パワーダウン:

1. VDDIO と VDD のどちらが先にパワーダウンするという要件はありませんが、最小スルーレートの規定があります。
2. I/O BOR 監視は、パワーアップ時とパワーダウン時でリリース・ポイントが異なります。
3. パワーダウン中に POR または BOR 監視のいずれかがトリップすると、 $V_{XRSN-PD-DELAY}$  の後、XRSn が Low になります。

#### 注


全監視解除信号は、内部信号です。

#### 注

XRSn を駆動する外部回路 (たとえば、電源監視回路) が存在する場合、すべての内部および外部ソースによって XRSn ピンが解放されるまで、ブートアップ・シーケンスは開始されません。

### 6.11.1.4.3.2 内部 VREG/VDD モード・シーケンス

図 6-7 に、内部 VREG モードの電源シーケンス要件を示します。表示されているすべてのパラメータの値は、「パワー・マネージメント・モジュールの電氣的データおよびタイミング」に記載されています。



- このトリップ・ポイントは、XRSn が解除される前のトリップ・ポイントです。「パワー・マネージメント・モジュールの特性」表を参照してください。
- このトリップ・ポイントは、XRSn が解除された後のトリップ・ポイントです。「パワー・マネージメント・モジュールの特性」表を参照してください。
- パワーアップ中に、すべての POR および BOR 監視が解除されると、全監視解除信号が High になります。PMM ブロック図を参照してください。
- パワーダウン中に、POR または BOR 監視のいずれかがトリップされると、全監視解除信号が Low になります。PMM ブロック図を参照してください。

図 6-7. 内部 VREG パワーアップ・シーケンス

- パワーアップ:
  - VDDIO (すなわち 3.3V レール) は、規定された最小スルーレートで立ち上がる必要があります。
  - I/O 監視 (I/O POR および I/O BOR) が解除されると、内部 VREG が起動します。
  - VDDIO-MON-TOT-DELAY および VXRSN-PU-DELAY で規定された時間が経過すると、XRSn が解放され、デバイスはブートアップ・シーケンスを開始します。
  - I/O BOR 監視は、パワーアップ時とパワーダウン時でリリース・ポイントが異なります。
- パワーダウン:
  - パワーダウン時の VDDIO に対する唯一の要件は、スルーレートです。
  - I/O BOR 監視は、パワーアップ時とパワーダウン時でリリース・ポイントが異なります。
  - I/O BOR トリップにより、VXRSN-PD-DELAY 後に XRSn が Low になり、また、内部 VREG がパワーダウンされます。

#### 注

全監視解除信号は、内部信号です。

#### 注

XRSn を駆動する外部回路 (たとえば、電源監視回路) が存在する場合、すべての内部および外部ソースによって XRSn ピンが解放されるまで、ブートアップ・シーケンスは開始されません。

#### 6.11.1.4.3.3 電源シーケンスの概要と違反の影響

レールで許容されるパワーアップ・シーケンスを以下にまとめます。ここで「パワーアップ」とは、対象のレールが推奨される最小動作電圧に達したことを意味します。

**注意**

許容されないシーケンスは、信頼性に関する問題を引き起こし、場合によっては損傷が発生する可能性があります。

単純化のため、すべての 3.3V レールを互いに接続して、「電源ピンの電源シーケンス」の説明に従うことを推奨します。

**表 6-1. 外部 VREG シーケンスの概要**

事例	レールのパワーアップ順序			許容可否
	VDDIO	VDDA	VDD	
A	1	2	3	可能
B	1	3	2	可能
C	2	1	3	-
D	2	3	1	-
E	3	2	1	-
F	3	1	2	-
G	1	1	2	可能
H	2	2	1	-

**表 6-2. 内部 VREG シーケンスの概要**

事例	レールのパワーアップ順序		許容可否
	VDDIO	VDDA	
A	1	2	可能
B	2	1	-
C	1	1	可能

**注**

デバイスのアナログ・モジュールは、VDDA が推奨される最小動作電圧に達した後でのみ電力供給できます。

#### 6.11.1.4.3.4 電源スルーレート

VDDIO には最小スルーレート要件があります。最小スルーレートが満たされていない場合、XRSn は、VDDIO が I/O BOR 領域を超えるまで数回トグルすることがあります。

**注**

XRSn が安定して High になった状態でのみブートが開始されるので、XRSn のトグルはデバイスに悪影響を及ぼしません。ただし、デバイスの XRSn を使用して他の IC のリセット信号をゲートする場合は、このトグルを防止するためにスルーレート要件を満たす必要があります。

外部 VREG モードの場合、VDD には最小スルーレート要件があります。最小スルーレートが満たされていない場合、VDD が最小動作電圧に達する前に VDD POR が解放され、デバイスがリセット状態で適切に起動しない可能性があります。

### 6.11.1.5 推奨動作条件のPMMへの適用

「推奨動作条件」の表に記載されているように、デバイスのすべてのピンの電圧 ( $V_{IN}$ ) は  $V_{SS} - 0.3V$  よりも高く維持する必要があります。この値を下回る負電圧を印加すると、デバイスに電流が注入され、異常な動作が発生する可能性があります。PMM 付近のピンには特に注意が必要です。これらのピンに負電圧が印加されると、POR または BOR ブロックで予期せずに XRSn がアサートされたり、内部 VREG がディセーブルになる可能性があります (PMM のブロック図を参照)。このデバイスの PMM 付近のピンを以下の「PMM 付近のピン」の表に示します。

**表 6-3. PMM 付近のピン**

ピン名	ピン番号				
	64V PM	64 PM	48 PT	48 RGZ	32 RHB
GPIO39	-	46	-	-	-
GPIO8	47	47	-	36	-
GPIO4	48	48	38	37	25
GPIO3	49	49	39	38	26

ピンに対する負のノイズを防止する方法を重要な順に次に示します。

1. ソースでノイズを低減または除去する。
2. これらのピンでノイズ源の間の結合を避ける。
3. デバイスピン付近のフィルタでノイズを分離する。

### 6.11.1.6 パワー・マネージメント・モジュールの電氣的データおよびタイミング

#### 6.11.1.6.1 パワー・マネージメント・モジュールの動作条件

推奨動作条件範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
<b>全般</b>						
$C_{VDDIO}$ (1) (2)	ピンごとの VDDIO 容量 (7)		0.1			$\mu\text{F}$
$C_{VDDA}$ (1) (2)	ピンごとの VDDA 容量 (7)		2.2			$\mu\text{F}$
$SR_{VDD33}$ (3)	3.3V レールの電源ランプ・レート (VDDIO、VDDA)		20		100	$\text{mV}/\mu\text{s}$
$V_{BOR-VDDIO-GB}$ (5)	VDDIO ブラウンアウト・リセット電圧ガードバンド			0.1		V
<b>外部 VREG</b>						
$C_{VDD\ TOTAL}$ (1) (4)	合計 VDD 容量 (7)			10		$\mu\text{F}$
$SR_{VDD12}$ (3)	1.2V レールの電源ランプ・レート (VDD)		10		100	$\text{mV}/\mu\text{s}$
$V_{DDIO} - V_{DD}$ 遅延 (6)	VDDIO と VDD の間の上昇下降遅延		0			$\mu\text{s}$
<b>内部 VREG</b>						
$C_{VDD\ TOTAL}$ (1) (4)	合計 VDD 容量 (7)			10		$\mu\text{F}$

- (1) バルク・コンデンサも使用する必要があります。デカップリング容量の正確な値は、これらのピンに電力を供給するシステム電圧レギュレーション・ソリューションによって決まります。
- (2) 3.3V レール (VDDIO、VDDA) は互いに接続し、単一の電源から供給することを推奨します。
- (3) 「電源スルーレート」セクションを参照してください。電源上昇下降速度が最大値よりも速いと、オンチップ ESD 保護がトリガされる可能性があります。
- (4) デカップリング容量全体の可能な構成については、「パワー・マネージメント・モジュール (PMM)」のセクションを参照してください。
- (5) 3.3V VDDIO システム・レギュレータにおいて、通常の電源ノイズまたは負荷過渡イベントによって BOR-VDDIO リセットが発生することを回避するため、テキサス・インスツルメンツは  $V_{BOR-VDDIO-GB}$  を推奨します。通常のデバイス動作時に BOR-VDDIO がアクティブになることを防止するためには、優れたシステム・レギュレータ設計および (システム・レギュレータの仕様に従った) デカップリング容量が重要です。 $V_{BOR-VDDIO-GB}$  の値は、システム・レベルの設計上の考慮事項であり、ここには、多くのアプリケーションについて一般的な電圧を示しています。
- (6) 3.3V レールが上昇してから、1.2V レールが上昇するまでの遅延。許容される電源上昇下降シーケンスについては、「VREG シーケンスの概要」表を参照してください。
- (7) コンデンサの最大許容誤差は 20% にする必要があります。

#### 6.11.1.6.2 パワー・マネージメント・モジュールの特性

推奨動作条件範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$V_{VREG}$	内部電圧レギュレータ出力		1.152	1.2	1.248	V
$V_{VREG-PU}$	内部電圧レギュレータのパワーアップ時間				350	$\mu\text{s}$
$V_{VREG-INRUSH}$ (5)	内部電圧レギュレータの突入電流			650		mA
$V_{POR-VDDIO}$	VDDIO パワーオン・リセット電圧	XRSn 解除前および解除後		2.3		V
$V_{BOR-VDDIO-UP}$ (1)	上昇時の VDDIO ブラウンアウト・リセット電圧	XRSn 解除前		2.7		V
$V_{BOR-VDDIO-DOWN}$ (1)	下降時の VDDIO ブラウンアウト・リセット電圧	XRSn 解除後	2.81		3.0	V
$V_{POR-VDD-UP}$ (2)	上昇時の VDD パワーオン・リセット電圧	XRSn 解除前		1		V

### 6.11.1.6.2 パワー・マネージメント・モジュールの特性 (続き)

推奨動作条件範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$V_{\text{POR-VDD-DOWN}}$ (2)	下降時の VDD パワーオン・リセット電圧	XRSn 解除後		1		V
$V_{\text{XRSn-PU-DELAY}}$ (3)	パワーアップ時の電源上昇から XRSn 解除までの遅延			40		$\mu\text{s}$
$V_{\text{XRSn-PD-DELAY}}$ (4)	パワーダウン時の電源下降から XRSn トリップまでの遅延			2		$\mu\text{s}$
$V_{\text{DDIO-MON-TOT-DELAY}}$	VDDIO 監視のパスにおける合計遅延 (POR、BOR)			80		$\mu\text{s}$
$V_{\text{XRSn-MON-RELEASE-DELAY}}$	VDD POR イベントから XRSn 解除までの遅延	電源は動作範囲内		40		$\mu\text{s}$
	VDDIO BOR イベントから XRSn 解除までの遅延			40		$\mu\text{s}$
	VDDIO POR イベントから XRSn 解除までの遅延			120		$\mu\text{s}$

- (1) 「電源電圧」の図を参照してください。
- (2)  $V_{\text{POR-VDD}}$  は推奨動作条件より大幅に低い値です。VDD の監視が必要な場合は、外部監視回路が必要です。
- (3) 電源は、それぞれのレールの推奨最小動作条件を超えた後、完全に上昇したと見なされます。この遅延が有効になる前に、すべての POR および BOR 監視が解除される必要があります。RC ネットワーク遅延がこの値に加算されます。
- (4) パワーダウン時に POR または BOR 監視がトリップすると、XRSn が直ちにトリップされます。この遅延時間は、POR、BOR 監視のどちらかのトリップから XRSn が Low になるまでの時間です。これは変動する可能性があり、電源の下降速度に依存します。RC ネットワーク遅延がこの値に加算されます。
- (5) これは、内部 VREG がオンになったときに VDDIO レールに流れる過渡電流です。これにより、VREG がオンになると VDDIO レールに電圧降下が発生する可能性があり、その結果、VREG がステップ状に上昇する可能性があります。これによるデバイスへの悪影響はありませんが、必要があれば、VDDIO に十分なデカップリング コンデンサを使用するか、この過渡電流を供給できる LDO/DC-DC を選択することで効果を低減できます。

### 電源電圧




図 6-8. 電源電圧

## 6.11.2 リセット・タイミング

XRSn は、デバイスのリセット・ピンです。入力およびオープン・ドレイン出力として機能します。このデバイスでは、パワーオン・リセット (POR) およびブラウンアウト・リセット (BOR) の監視回路を内蔵しています。電源投入時は、この監視回路が XRSn ピンを Low に駆動します。詳細については、「パワー・マネージメント・モジュール (PMM)」セクションを参照してください。ウォッチドッグ・リセットまたは NMI ウォッチドッグ・リセットも、このピンを Low に駆動します。外部のオープン・ドレイン回路によりピンを駆動して、デバイス・リセットをアサートすることもできます。

XRSn と VDDIO の間に 2.2kΩ～10kΩ の抵抗を配置する必要があります。ノイズ・フィルタリングのため、XRSn と VSS の間にコンデンサを配置します。容量は 100nF 以下にする必要があります。これらの値は、ウォッチドッグ・リセットがアサートされたときに、ウォッチドッグが 512 OSCCLK サイクル以内に XRSn ピンを  $V_{OL}$  に正しく駆動できるように決められています。図 6-9 に、リセットの推奨回路を示します。




図 6-9. リセット回路

### 6.11.2.1 リセット・ソース

「リセット信号」表に、各種のリセット信号と、デバイスへの影響をまとめます。

表 6-4. リセット信号

リセット・ソース	CPU コアのリセット (C28x, FPU, TMU)	パリアフェラルの リセット	JTAG / デバッグ・ロ ジックのリセット	IO	XRS 出力
POR	あり	あり	あり	ハイ・インピー ダンス	あり
BOR	あり	あり	あり	ハイ・インピー ダンス	あり
XRS ピン	あり	あり	なし	ハイ・インピー ダンス	-
WDRS	あり	あり	なし	ハイ・インピー ダンス	あり
NMIWDRS	あり	あり	なし	ハイ・インピー ダンス	あり
SYSRS (デバッグ・リセット)	あり	あり	なし	ハイ・インピー ダンス	なし
SCCRESET	あり	あり	なし	ハイ・インピー ダンス	なし
SIMRESET.XRS	あり	あり	なし	ハイ・インピー ダンス	あり
SIMRESET.CPU1RS	あり	あり	なし	ハイ・インピー ダンス	なし

パラメータ  $t_{h(\text{boot-mode})}$  は、これらのソースから開始されたいずれのリセットにも対応する必要があります。

『TMS320F280013x リアルタイム・マイクロコントローラ・テクニカル・リファレンス・マニュアル』の「システム制御」の章にある「リセット」セクションを参照してください。

### 注意

一部のリセット・ソースはデバイスによって内部で駆動されます。これらのソースの一部は **XRSn** を **Low** に駆動します。これを使って、ブート・ピンを駆動する他のデバイスをディセーブルにします。**SCCRESET** およびデバッグのリセット・ソースは、**XRSn** を駆動しません。したがって、ブート・モードに使用されるピンが、システム内の他のデバイスによってアクティブに駆動されないようにする必要があります。ブート構成には、**OTP** でブート・ピンを変更できる機能があります。

### 6.11.2.2 リセットの電気的データおよびタイミング

#### 6.11.2.2.1 リセット - XRSn - タイミング要件


		最小値	最大値	単位
$t_{h(\text{boot-mode})}$	ブート・モード・ピンのホールド時間	1.5		ms
$t_{w(\text{RSL2})}$	パルス幅。ウォーム・リセット時の XRSn Low	3.2		$\mu\text{s}$

#### 6.11.2.2.2 リセット - XRSn - スイッチング特性

推奨動作条件範囲内 (特に記述のない限り)


	パラメータ	最小値	標準値	最大値	単位
$t_{w(\text{RSL1})}$	パルス幅。電源が安定した後、デバイスが XRSn を Low に駆動している期間		100		$\mu\text{s}$
$t_{w(\text{WDRS})}$	パルス幅。ウォッチドッグによって生成されるリセット・パルス		$512t_{c(\text{OSCCCLK})}$		サイクル
$t_{\text{boot-flash}}$	フラッシュ内での最初の命令フェッチまでのブート ROM 実行時間			1.2	ms

#### 6.11.2.2.3 リセットのタイミング図



- XRSn ピンは、外部のスーパーバイザまたはプルアップ抵抗によって駆動することができます。「ピン属性」の表を参照してください。オンチップのモニターは、電源が有効範囲になるまでこのピンを Low に保持します。
- いずれかのソースからリセットした後 (「リセット要因」セクションを参照)、ブート ROM コードは、ブート・モード・ピンをサンプリングします。ブート・モード・ピンの状態に基づいて、ブート・コードは、飛び先のメモリまたはブート・コード関数に分岐します。(デバッグ環境で) パワーオン状態の後にブート ROM コードが実行される場合、ブート・コードの実行時間は現在の SYSCLK 速度に基づきます。SYSCLK はユーザー環境によって決まっており、PLL 有効の場合と無効の場合があります。

図 6-10. パワーオン・リセット



- A. いずれかのソースからリセットした後（「リセット要因」セクションを参照）、ブート ROM コードは、ブート・モード・ピンをサンプリングします。ブート・モード・ピンの状態に基づいて、ブート・コードは、飛び先のメモリまたはブート・コード関数に分岐します。（デバッグ環境で）パワーオン状態の後にブート ROM コードが実行される場合、ブート・コードの実行時間は現在の SYSCLK 速度に基づきます。SYSCLK はユーザー環境によって決まっており、PLL 有効の場合と無効の場合があります。

**図 6-11. ウォーム・リセット**

### 6.11.3 クロック仕様

#### 6.11.3.1 クロック・ソース

表 6-5. 使用可能な基準クロック・ソース

クロック・ソース	説明
INTOSC1	内部発振器 1。 10MHz 内部発振器。
INTOSC2 <sup>(1)</sup>	内部発振器 2。 10MHz 内部発振器。
X1 (XTAL)	X1 ピンと X2 ピンの間に接続された外付け水晶振動子もしくは発振子、または X1 ピンに接続されたシングルエンド・クロック。

(1) リセット時、内部発振器 2 (INTOSC2) は、PLL (OSCCLK) のデフォルト・クロック・ソースになっています。




図 6-12. クロック供給システム

## SYSPLL




図 6-13. システム PLL

システム PLL の図:

$$f_{PLLRAWCLK} = \frac{f_{OSCCLK}}{(REFDIV + 1)} \times \frac{IMULT}{(ODIV + 1)} \quad (1)$$

### 6.11.3.2 クロック周波数、要件、および特性

このセクションでは、入力クロックの周波数およびタイミング要件、PLL ロック時間、内部クロックの周波数、出力クロックの周波数およびスイッチング特性について説明します。

#### 6.11.3.2.1 入力クロック周波数およびタイミング要件、PLL ロック時間

##### 6.11.3.2.1.1 入力クロック周波数

		最小値	最大値	単位
$f_{(XTAL)}$	外付け水晶振動子または発振子からの周波数、X1/X2	10	20	MHz
$f_{(X1)}$	外部発振器からの周波数、X1	10	25	MHz

##### 6.11.3.2.1.2 XTAL 発振器の特性

推奨動作条件範囲内 (特に記述のない限り)

パラメータ		最小値	標準値	最大値	単位
X1 $V_{IL}$	有効 Low レベル入力電圧	-0.3		$0.3 * V_{DDIO}$	V
X1 $V_{IH}$	有効 High レベル入力電圧	$0.7 * V_{DDIO}$		$V_{DDIO} + 0.3$	V

##### 6.11.3.2.1.3 外部の (水晶振動子ではない) クロック・ソース使用時の X1 入力レベルの特性

推奨動作条件範囲内 (特に記述のない限り)

パラメータ		最小値	最大値	単位
X1 $V_{IL}$	有効 Low レベル入力電圧 (バッファ)	-0.3	$0.3 * V_{DDIO}$	V
X1 $V_{IH}$	有効 High レベル入力電圧 (バッファ)	$0.7 * V_{DDIO}$	$V_{DDIO} + 0.3$	V

##### 6.11.3.2.1.4 X1 のタイミング要件

		最小値	最大値	単位
$t_{f(X1)}$	立ち下がり時間、X1		6	ns
$t_{r(X1)}$	立ち上がり時間、X1		6	ns
$t_{w(X1L)}$	パルス幅、 $t_{c(X1)}$ のうち X1 が Low の割合	45%	55%	
$t_{w(X1H)}$	パルス幅、 $t_{c(X1)}$ のうち X1 が High の割合	45%	55%	

##### 6.11.3.2.1.5 AUXCLKIN のタイミング要件

		最小値	最大値	単位
$t_{f(AUX1)}$	立ち下がり時間、AUXCLKIN		6	ns
$t_{r(AUX1)}$	立ち上がり時間、AUXCLKIN		6	ns
$t_{w(AUXL)}$	パルス幅、 $t_{c(XCL)}$ のうち AUXCLKIN が Low の割合	45%	55%	
$t_{w(AUXH)}$	パルス幅、 $t_{c(XCL)}$ のうち AUXCLKIN が High の割合	45%	55%	

##### 6.11.3.2.1.6 APLL 特性

推奨動作条件範囲内 (特に記述のない限り)

パラメータ	最小値	標準値	最大値	単位
<b>PLL ロック時間</b>				
SYS PLL ロック時間 <sup>(1)</sup>			$5\mu s + (1024 * (REFDIV + 1) * t_{c(OSCCLK)})$	$\mu s$

- (1) ここでの PLL ロック時間は、PLL がイネーブルになった後に PLL がロックするまでの、標準所要時間を定義しています (SYSPLLCTL1[PLLENA] = 1)。デュアル・クロック・コンパレータ (DCC) を使用した PLL クロックの確認に要する追加の時間は、ここでは考慮されていません。PLL の初期化には、C2000Ware の最新のサンプル・ソフトウェアを使用することを推奨します。システム PLL については、InitSysPll() または SysCtl\_setClock() を参照してください。

### 6.11.3.2.1.7 XCLKOUT のスイッチング特性 - PLL バイパスまたはイネーブル

推奨動作条件範囲内 (特に記述のない限り)

パラメータ <sup>(1)</sup>		最小値	最大値	単位
$t_f(XCO)$	立ち下がり時間、XCLKOUT		6	ns
$t_r(XCO)$	立ち上がり時間、XCLKOUT		6	ns
$t_w(XCOL)$	パルス幅、XCLKOUT Low	H - 2 <sup>(2)</sup>	H + 2 <sup>(2)</sup>	ns
$t_w(XCOH)$	パルス幅、XCLKOUT High	H - 2 <sup>(2)</sup>	H + 2 <sup>(2)</sup>	ns
$f(XCO)$	周波数、XCLKOUT		50	MHz

(1) これらのパラメータでは、6pF の負荷を想定しています。

(2)  $H = 0.5t_c(XCO)$

### 6.11.3.2.1.8 内部クロック周波数




		最小値	公称値	最大値	単位
$f(SYSCLK)$	周波数、デバイス (システム) クロック	2		120	MHz
$t_c(SYSCLK)$	周期、デバイス (システム) クロック	8.33		500	ns
$f(INTCLK)$	周波数、システム PLL が VCO に移行 (REFDIV 後)	2		20	MHz
$f(VCOCLK)$	周波数、システム PLL は VCO (ODIV 前)	220		600	MHz
$f(PLLRAWCLK)$	周波数、システム PLL 出力 (SYSCLK 分周器より前)	6		240	MHz
$f(PLL)$	周波数、PLLSYSCLK	2		120	MHz
$f(PLL\_LIMP)$	周波数、PLL のリンプ周波数 <sup>(1)</sup>		45/(ODIV + 1)		MHz
$f(LSP)$	周波数、LSPCLK	2		120	MHz
$t_c(LSPCLK)$	周期、LSPCLK	8.33		500	ns
$f(OSCCLK)$	周波数、OSCCLK (INTOSC1 または INTOSC2 または XTAL または X1)		それぞれのクロックを参照		MHz
$f(EPWM)$	周波数、EPWMCLK			120	MHz
$f(HRPWM)$	周波数、HRPWMCLK	60		120	MHz

(1) OSCCLK が停止状態のときの PLL 出力周波数 (OSCCLK が失われると PLL がリンプになります)。

### 6.11.3.3 入力クロックおよびPLL

内蔵のゼロ・ピン発振器に加えて、3種類の外部クロック・ソースがサポートされています。

- シングルエンドの 3.3V 外部クロック。図 6-14 に示すように、クロック信号を X1 に接続し、XTALCR.SE ビットを 1 に設定する必要があります。
- 外部水晶振動子。図 6-15 に示すように、X1 と X2 の間に水晶振動子を接続して、さらに負荷コンデンサを VSS に接続する必要があります。
- 外部共振子。図 6-16 に示すように、X1 と X2 の間に共振子を接続し、そのグラウンドを VSS に接続する必要があります。



### 6.11.3.4 XTAL 発振器

#### 6.11.3.4.1 概要

このデバイスの水晶発振器は、内蔵の電気発振回路であり、適合する水晶振動子 (またはセラミック共振器) と組み合わせると、デバイスが必要とするシステム・クロックを生成できます。

#### 6.11.3.4.2 概要

以下のセクションでは、電気発振回路と水晶振動子の部品について説明します。

##### 6.11.3.4.2.1 電気発振回路

このデバイスの電気発振回路は、ピアス発振器です。これは正帰還インバータ回路であり、発振するためにはチューニング回路が必要です。この発振器に適合する水晶振動子と組み合わせると、タンク回路が形成されます。このタンク回路は、水晶振動子の基本周波数で発振します。このデバイスでは、発振器は、並列容量 (C0) および必要な負荷容量 (CL)

によって、並列共振モードで動作するように設計されています。図 6-17 に、電気発振回路とタンク回路の部品を示します。




図 6-17. 電気発振回路のブロック図

#### 6.11.3.4.2.1.1 動作モード

このデバイスの電気発振回路には、水晶振動子モードとシングルエンド・モードの 2 つの動作モードがあります。

##### 6.11.3.4.2.1.1.1 水晶動作モード

水晶動作モードでは、負荷コンデンサ付きの水晶振動子を X1 および X2 に接続する必要があります。

この動作モードは、[XTAL On] = 1 のとき、すなわち XTALCR.OSCOFF = 0 および XTALCR.SE = 0 に設定することにより有効になります。帰還ループには内部バイアス抵抗があるため、外部バイアス抵抗は使用しないでください。外付けバイアス抵抗を追加すると、内部 Rbias と並列の抵抗ができて、バイアス動作点が移動し、クリップされた波形、仕様外のデューティ・サイクル、および実効負抵抗の減少につながる可能性があります。

この動作モードでは、結果として X1 に得られたクロックが、コンパレータ (Comp) を経由してチップの他の部分に渡されます。X1 のクロックは、コンパレータの VIH と VIL を満たす必要があります。コンパレータの VIH および VIL の要件については、「XTAL 発振器の特性」表を参照してください。

##### 6.11.3.4.2.1.1.2 シングルエンド動作モード

シングルエンド動作モードでは、クロック信号は X1 に接続され、X2 は未接続のままです。このモードでは水晶振動子を使用しないでください。

このモードは、[XTAL On] = 0 のときにイネーブルになります。これは、XTALCR.OSCOFF = 1 および XTALCR.SE = 1 を設定することで実現できます。

この動作モードでは、X1 のクロックがバッファを経由してチップの他の部分に渡されます。バッファの入力要件については、「外部クロック・ソース (水晶振動子ではない) 使用時の X1 入力レベルの特性」表を参照してください。

#### 6.11.3.4.2.1.2 XCLKOUT での XTAL 出力

チップの他の部分に供給される電気発振回路の出力は、CLKSRCCTL3.XCLKOUTSEL および XCLKOUTDIVSEL.XCLKOUTDIV レジスタを構成することにより、XCLKOUT で観察できます。XCLKOUT が出力される GPIO のリストについては、「GPIO 多重化ピン」表を参照してください。

#### 6.11.3.4.2.2 水晶振動子

電気的には、水晶振動子は LCR (インダクタ-コンデンサ-抵抗) 回路で表現できます。ただし、LCR 回路と違って、直列抵抗が低いため、水晶振動子の Q 値は非常に高く、また、非常に減衰が小さくなっています。水晶振動子の要素を [図 6-18](#) に示し、以下で説明します。




図 6-18. 水晶振動子の電氣的表現

**Cm (直列容量):** 水晶の弾性を表します。

**Rm (直列抵抗):** 水晶振動子内の抵抗性損失を表します。これは水晶の ESR ではありませんが、他の水晶振動子の要素の値によっては、近似できます。

**Lm (直列インダクタンス):** 水晶振動子の振動質量を表します。

**C0 (並列容量):** 水晶振動子の 2 つの電極と浮遊パッケージ容量から形成される静電容量。

**CL (負荷容量):** これは、水晶振動子の電極における実効的な容量であり、水晶の外部にあるものです。水晶振動子のデータシートで規定されている周波数 ppm は、通常、CL パラメータに関連付けられています。

ほとんどの水晶振動子メーカーでは、水晶振動子の 2 つのピンにおける実効容量として CL を指定していますが、一部の水晶振動子メーカーでは、水晶振動子ピンの 1 つだけの容量として CL を指定していることに注意してください。計算で正しい値を使用するために、CL の指定方法については、水晶振動子のメーカーにお問い合わせください。

[図 6-17](#) によれば、CL1 と CL2 が直列になっているので、水晶振動子から見た等価合計容量を求めるには、静電容量の直列式を適用して、CL1 = CL2 の場合、単純に  $[CL1]/2$  と計算する必要があります。

この値には、浮遊 PCB 容量を加算することを推奨します。3pF~5pF が妥当な推定値ですが、実際の値は対象となる PCB によって異なります。

負荷容量は、電気発振回路と水晶振動子の両方に対する要件であることに注意してください。選択する値は、電気発振回路と水晶振動子の両方を満たす必要があります。

水晶振動子に対する CL の影響は周波数変動です。実効負荷容量が目標値よりも小さい場合、水晶周波数が高くなり、その逆も同様です。ただし、通常、周波数変動の影響は非常に小さく、一般的には公称周波数から 10ppm 未満の変動となります。

#### 6.11.3.4.2.3 GPIO 動作モード

このデバイスでは、XTAL の動作モードに応じて、X1 および X2 をそれぞれ GPIO19 および GPIO18 として使用できます。『TMS320F280013x リアルタイム マイクロコントローラ テクニカル リファレンス マニュアル』の「外部発振器 (XTAL)」セクションを参照してください。

#### 6.11.3.4.3 機能動作

##### 6.11.3.4.3.1 ESR – 等価直列抵抗

等価直列抵抗は、共振時に水晶振動子が電気発振回路に与える抵抗性負荷です。ESR が大きくなるほど Q が低くなり、水晶振動子が起動または発振を維持する可能性が低くなります。ESR と水晶振動子の関係を以下に示します。


$$ESR = Rm * \left(1 + \frac{C0}{CL}\right)^2 \quad (2)$$

ESR は、水晶振動子の直列抵抗と等しくはありませんが、実効負荷容量が並列容量よりもはるかに大きい場合は近似できます。

##### 6.11.3.4.3.2 Rneg – 負性抵抗

負性抵抗は、電気発振回路から水晶振動子に示されるインピーダンスです。発振中に発生する損失を打ち消すために、電気発振回路が水晶に供給すべきエネルギーの量です。Rneg は、回路がエネルギーを消費するのではなく供給していることを表しており、回路全体のゲインとみなすこともできます。

一般的に受け入れられる方法としては、あらゆる条件下で水晶振動子が確実に起動するように、Rneg > 3x ESR から 5x ESR に設定することです。水晶振動子の起動に必要なエネルギーは、発振を維持するためのエネルギーよりもわずかに多いことに注意してください。したがって、起動時に負性抵抗要件が満たされていることが保証されている場合、発振の維持は問題になりません。

 **図 6-19** および **図 6-20** に、このデバイスの負性抵抗と水晶振動子との関係の変動を示します。グラフからわかるように、水晶振動子の並列容量 (C0) と実効負荷容量 (CL) は電気発振回路の負性抵抗に大きな影響を及ぼします。これらは代表的なグラフであるため、設計上考慮すべき最小値および最大値については、**表 6-6** を参照してください。

##### 6.11.3.4.3.3 起動時間

水晶発振回路の部品を選択する際には、起動時間が重要な考慮事項になります。「Rneg – 負性抵抗」セクションで説明したように、あらゆる条件下で信頼性の高い起動を実現するには、水晶振動子の ESR に対して、Rneg > 3x ESR から 5x ESR にすることを推奨します。

水晶の ESR およびダンピング抵抗 (Rd) は、起動時間に大きな影響を及ぼします。この 2 つの値が大きいほど、水晶振動子の起動にかかる時間は長くなります。起動時間が長い場合は、通常、水晶振動子と部品が正しく適合していないことを示す兆候です。

標準的な起動時間については、「水晶発振回路の仕様」を参照してください。ここに記載されている数値は、参考用に提供されている標準的な数値であることに注意してください。実際の起動時間は、対象の水晶振動子と外付け部品に大きく依存します。

##### 6.11.3.4.3.3.1 X1 / X2 事前条件

このデバイスでは、X1 / X2 の GPIO19 および 18 としての代替機能を使用して、必要に応じて水晶振動子の起動時間を高速化できます。この機能は、XTAL がオンになる前に、負荷コンデンサ CL1 および CL2 を既知の状態に事前調整

することで実現されます。詳細については、『[TMS320F280013x リアルタイム・マイクロコントローラ・テクニカル・リファレンス・マニュアル](#)』を参照してください。

#### 6.11.3.4.3.4 DL – 励振レベル

励振レベルとは、電気発振回路によって供給され、水晶によって消費される電力を意味します。水晶メーカーのデータシートに記載されている最大励振レベルは、通常、損傷や動作寿命の大幅な短縮なしに水晶振動子が消費できる最大値です。一方、電気発振回路で規定されている励振レベルは、供給可能な最大電力です。実際に電気発振回路から供給される電力は、必ずしも最大電力ではなく、水晶振動子と基板の部品によって決まります。

電気発振回路からの実際の励振レベルが水晶振動子の最大励振レベル仕様を超える場合は、ダンピング抵抗 ( $R_d$ ) を取り付けて電流を制限し、水晶振動子によって消費される電力を低減する必要があります。 $R_d$  は回路のゲインを低下させることに注意してください。したがって、実際に使用する値を評価して、スタートアップおよび持続的な発振に関する他のすべての条件が満たされていることを確認する必要があります。

#### 6.11.3.4.4 水晶振動子の選択方法

「[水晶発振器の仕様](#)」を参照してください。

- 水晶周波数を選択します (たとえば 20MHz)。
- 20MHz に対する仕様として、水晶振動子の ESR が  $50\Omega$  以下であることを確認します。
- 20MHz に対する仕様として、水晶メーカーの負荷容量要件が  $6\text{pF} \sim 12\text{pF}$  の範囲内であることを確認します。
  - すでに説明したように、CL1 と CL2 は直列に配置されているので、CL1 = CL2 の場合、実効負荷容量  $CL = [CL1]/2$  となります。
  - この結果に基板の寄生成分を加算すると、 $CL = [CL1]/2 + \text{浮遊容量}$  となります。
- 水晶振動子の最大励振レベルが  $1\text{mW}$  以上であることを確認します。この要件が満たされていない場合は、ダンピング抵抗  $R_d$  を使用できます。 $R_d$  を使用するときの他の注意点については「[DL – 励振レベル](#)」を参照してください。

#### 6.11.3.4.5 テスト

水晶振動子が常に起動して発振を維持できるように、ユーザーが水晶振動子のメーカーに依頼して、その基板での水晶振動子の特性を完全に評価することを推奨します。

以下に、実行可能ないくつかの測定の概要を示します。

水晶発振回路は静電容量に影響を受けやすいので、スコープ・プローブを X1 および X2 に接続しないことを推奨します。スコープ・プローブを使用して X1/X2 を監視する必要がある場合は、 $1\text{pF}$  未満の容量を持つアクティブ・プローブを使用する必要があります。

#### 周波数

- XCLKOUT の XTAL を引き出します。
- この周波数を水晶周波数として測定します。

#### 負性抵抗

- XCLKOUT の XTAL を引き出します。
- 負荷コンデンサの間に、水晶振動子と直列にポテンショメータを配置します。
- XCLKOUT のクロックが停止するまで、ポテンショメータの抵抗を上げます。
- この抵抗と水晶振動子の実際の ESR の和が、電気発振回路の負性抵抗です。

#### 起動時間

- XTAL をオフにします。
- XCLKOUT の XTAL を引き出します。
- XTAL をオンにして、XCLKOUT のクロックが 45% および 55% のデューティ・サイクル内に維持されるまでに要する時間を測定します。

### 6.11.3.4.6 一般的な問題とデバッグのヒント

水晶振動子が起動しない

- 「水晶振動子の選択方法」セクションを読んで、記述に反する状況がないことを確認します。

水晶振動子の起動に長い時間を要する

- ダンピング抵抗  $R_d$  を取り付けている場合、抵抗  $R_d$  が大きすぎます。
- ダンピング抵抗を取り付けていない場合、水晶振動子の ESR が高すぎるか、または、負荷容量が大きいため回路全体のゲインが低すぎるかのどちらかです。

### 6.11.3.4.7 水晶発振回路の仕様

#### 6.11.3.4.7.1 水晶発振器のパラメータ

		最小値	最大値	単位
CL1, CL2	負荷容量	12	24	pF
C0	水晶振動子のシャント容量		7	pF

#### 6.11.3.4.7.2 水晶振動子の等価直列抵抗 (ESR) 要件

「水晶振動子の等価直列抵抗 (ESR) 要件」表について:

- 水晶振動子の並列容量 (C0) は 7pF 以下である必要があります。
- $ESR = \text{負性抵抗} / 3$

表 6-6. 水晶振動子の等価直列抵抗 (ESR) 要件

水晶振動子の周波数 (MHz)	最大 ESR ( $\Omega$ ) (CL1 = CL2 = 12pF)	最大 ESR ( $\Omega$ ) (CL1 = CL2 = 24pF)
10	55	110
12	50	95
14	50	90
16	45	75
18	45	65
20	45	50




図 6-19. 10MHz 時の負性抵抗変動




図 6-20. 20MHz 時の負性抵抗変動

#### 6.11.3.4.7.3 水晶発振器の電気的特性

推奨動作条件範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
起動時間 <sup>(1)</sup>	f = 10MHz	ESR MAX = 110Ω CL1 = CL2 = 24pF C0 = 7pF		4		ms
	f = 20MHz	ESR MAX = 50Ω CL1 = CL2 = 24pF C0 = 7pF		2		ms
水晶振動子の励振レベル (DL)					1	mW

- (1) 起動時間は、水晶振動子とタンク回路の部品に依存します。テキサス・インスツルメンツでは、水晶振動子のベンダーに対して、選択した水晶振動子を使用してアプリケーションの特性を評価することを推奨しています。

### 6.11.3.5 内部発振器

ボード製造コストとアプリケーション開発期間を削減するために、すべての F280013x デバイスには、INTOSC1 および INTOSC2 という 2 つの独立した内部発振器が搭載されています。デフォルトでは、INTOSC2 がシステム・リファレンス・クロック (OSCCLK) のソースとして設定され、INTOSC1 はバックアップ・クロックのソースとして設定されます。

SCI のボーレートをより厳密に一致させる必要のあるアプリケーションには、C2000Ware から提供されている、SCI ボー・チューニングの例 (baud\_tune\_via\_uart) が利用できます。

#### 6.11.3.5.1 INTOSC の特性

推奨動作条件範囲内 (特に記述のない限り)

パラメータ		型番	テスト条件	最小値	標準値	最大値	単位
f <sub>INTOSC</sub>	周波数、INTOSC1 および INTOSC2 <sup>(1)</sup>	F2800137、 F2800135	-40°C~125°C	9.82 (-1.8%)	10	10.1 (1.0%)	MHz
			-30°C~90°C	9.86 (-1.4%)	10	10.1 (1.0%)	
			-10°C~85°C	9.9 (-1.0%)	10	10.1 (1.0%)	
		F2800133、 F2800132	-40°C~125°C	9.7 (-3.0%)	10	10.3 (3.0%)	
f <sub>INTOSC-STABILITY</sub>	室温での周波数安定性	すべて	30°C、公称 VDD	±0.1			%
t <sub>INTOSC-ST</sub>	スタートアップおよびセトリグ時間	すべて				20	µs

(1) INTOSC 周波数は、半田リフロー時の熱および機械的ストレスにより、変化する場合があります。リフロー後のペーキングにより、ユニット性能をデータシートに値に復元できます。

#### 6.11.3.5.2 外部高精度抵抗 (ExtR) を使用した場合の INTOSC2

INTOSC2 に外付けの高精度抵抗と組み合わせて使用することで、より高い精度を実現できます。

必要な外付けコンポーネントは次のとおりです。

- ExtR ピンと VSS 間での 100kΩ の高精度抵抗
- ノイズ・フィルタリング用の 10nF コンデンサ
- 電源ノイズの低減と過渡負荷への対応のため、VDDIO に最低 20µF の容量

図 6-21 に、これらの必要な外付けコンポーネントの配置例を示します。




図 6-21. ExtR の回路例

ExtR モードでは、発振器の周波数誤差が、ExtR 抵抗の精度に直接比例します。

ExtR を使用する INTOSC の性能には、VDDIO 電源の品質が直接影響を与えます。ジッタ、ノイズ、その他の性能上の問題を回避するため、VDDIO に配置する容量値と回路構成は、可能な限りクリーンな電源を提供するように配慮して設計する必要があります。

ExtR ピンに抵抗を配置すると、このピンは GPIO または X1 として使用できなくなります。

表 6-7 に、ExtR の仕様値を示します。

**表 6-7. ExtR の仕様**

パラメータ	テスト条件	最小値	標準値	最大値	単位
f <sub>INTOSC2-ExtR-ERR-PERC</sub>	誤差 0% の理想的な ExtR 抵抗 (100kΩ)	-0.7	0	+0.7	%
f <sub>INTOSC2-ExtR</sub>	誤差 0% の理想的な ExtR 抵抗 (100kΩ)	9.93	10	10.07	MHz
f <sub>ExtR-SETTLING</sub>	ExtR モードへの切り替え		1		ms
ExtR 抵抗、R <sub>ExtR</sub>			100		kΩ
ExtR デカップリング容量、C <sub>ExtR</sub>			10		nF
VDDIO デカップリング容量、C <sub>VDDIO</sub>		20			μF

表 6-8 に、抵抗のパラメータを指定して INTOSC2 の総合誤差を求める場合の計算例を示します。

**表 6-8. 総合誤差の計算例：**

パラメータ	値	単位
INTOSC2 の理想的な周波数変動	0.70	%
ExtR 抵抗の許容誤差	R <sub>TOLERANCE</sub>	%
ExtR 抵抗の温度係数	R <sub>TEMPCO</sub>	ppm/°C
動作温度	T <sub>OPERATING_POINT</sub>	°C
ExtR データシートでの周囲温度	T <sub>AMBIENT</sub>	°C
総合周波数誤差	$[(0.70/100) + (R_{TOLERANCE}/100) + ((R_{TEMPCO}/1E6) * \text{abs}(T_{OPERATING\_POINT} - T_{AMBIENT}))] * 100$	%

表 6-9 に、上記の計算を使用した値の例を示します。

表 6-9. 総合誤差例の値

パラメータ	値	単位
INTOSC2 の理想的な周波数変動	0.70	%
ExtR 抵抗の許容誤差	0.10	%
ExtR 抵抗の温度係数	25	ppm/°C
動作温度	90	°C
ExtR データシートでの周囲温度	25	°C
総合周波数誤差の計算	$((0.70/100) + (0.10/100) + ((25/1E6) * \text{abs}(90 - 25))) * 100$	%
総合周波数誤差の計算	0.96	%

最高の性能を得るには、以下の基板レイアウト・ガイドラインに従ってください。

- ExtR の配線はできる限り短くします
- 最も近い VSS ピンに ExtR を接続します
- ExtR ( $R_{\text{ExtR}}$ ) と  $C_{\text{ExtR}}$  は、C2000 デバイスと同じ側に配置し、配線は同じ層のみで行います
- 隣接する GPIO ピン (GPIO18、X2 など) との結合を低減するため、GPIO ピンへの配線は、反対側で別の層を使用していきます
- VSS との接続は、必ず、VSS 面において行い、C2000 デバイスの VSS ピンと直接接続します
- 図 6-22 に示すように、ExtR 配線の周囲に VSS によるガード・トレースを配置することを推奨します
- 隣接する層に信号線をルーティングしないよう、ExtR および  $C_{\text{ExtR}}$  の下層には、VSS または VDDIO の面を埋め込みます




図 6-22. ExtR の PCB レイアウト例

### 6.11.4 フラッシュ・パラメータ



表 6-10 に、異なるクロック・ソースおよび周波数で必要な最小のフラッシュ・ウェイト状態を示します。ウェイト状態は、レジスタ FRDCNTL[RWAIT] で設定された値です。

表 6-10. 異なるクロック・ソースおよび周波数で必要な最小のフラッシュ・ウェイト状態

CPUCLK (MHz)	ウェイト状態 (FRDCNTL[RWAIT] <sup>(1)</sup> )
80 < CPUCLK ≤ 120	2
0 < CPUCLK ≤ 80	1

(1) FRDCNTL[RWAIT] に必要な最小値は 1 で、RWAIT = 0 はサポートされていません。

F280013x デバイスには、改善された 128 ビットのプリフェッチ・バッファがあり、さまざまなウェイト状態にわたってフラッシュ・コードの高い実行効率を実現します。図 6-23 および 図 6-24 に、64 ビットのプリフェッチ バッファを搭載した前世代のデバイスと比較した場合の、さまざまなウェイト状態設定での標準的な効率を示します。プリフェッチ・バッファを使用したウェイト状態の実行効率は、アプリケーション・ソフトウェアに存在する分岐の数によって異なります。線形コードと IF-THEN-ELSE コードの 2 つの例を示しています。



#### 注

メイン・アレイのフラッシュ・プログラミングは、64 ビットのアドレス境界に合わせて整列させる必要があり、それぞれの 64 ビット・ワードは、書き込み / 消去サイクルごとに 1 回のみプログラムされます。

### 6.11.4.1 フラッシュ・パラメータ

パラメータ		最小値	標準値	最大値	単位
プログラム時間 <sup>(1)</sup>	128 データ・ビット + 16 ECC ビット		62.5	625	μs
	2KB (セクタ)		8	80	ms
消去時間 <sup>(2) (3)</sup> (25 サイクル未満)	2KB (セクタ)		15	55	ms
	64KB		17	61	ms
	128KB		18	66	ms
	256KB		21	78	ms
消去時間 <sup>(2) (3)</sup> (1000 サイクル)	2KB (セクタ)		25	130	ms
	64KB		28	143	ms
	128KB		30	157	ms
	256KB		35	183	ms
消去時間 <sup>(2) (3)</sup> (2000 サイクル)	2KB (セクタ)		30	221	ms
	64KB		33	243	ms
	128KB		36	265	ms
	256KB		42	310	ms
消去時間 <sup>(2) (3)</sup> (20K サイクル)	2KB (セクタ)		120	1003	ms
	64KB		132	1102	ms
	128KB		145	1205	ms
	256KB		169	1410	ms
$N_{wec}$ 書き込み / 消去サイクル (バンクごと) <sup>(4)</sup>			100000	サイクル	
$t_{retention}$ データ保持期間 ( $T_J = 85^\circ C$ )		20		年	

- プログラム時間は、デバイスの最大周波数におけるものです。プログラム時間には、フラッシュ・スタート・マシンのオーバーヘッドが含まれますが、以下に示すデータを RAM に転送する時間は含まれていません。
  - フラッシュ API を使用してフラッシュをプログラムするコード
  - フラッシュ API そのもの
  - プログラムすべきフラッシュ・データ
 すなわち、この表に示す時間は、必要なすべてのコードおよびデータがデバイス RAM に収容され、プログラムの用意ができた後に適用されません。転送時間は、使用する JTAG デバッグ・プローブの速度によって大きく異なります。プログラム時間の計算は、指定された動作周波数で一度に 144 ビットをプログラムするという条件に基づいています。プログラム時間には、CPU によるプログラム検証が含まれます。書き込み / 消去 (W/E) の繰り返しにより、プログラム時間が長くなることはありませんが、消去時間は長くなります。消去時間には、CPU による消去検証が含まれ、データ転送時間は含まれません。
- 消去時間には、CPU による消去検証が含まれます。
- テキサス・インスツルメンツからの出荷時、デバイスのオンチップ・フラッシュ・メモリは、消去された状態になっています。したがって、デバイスを初めてプログラミングする際に、プログラミングの前にフラッシュ・メモリを消去する必要はありません。しかし、それ以降のすべての書き込み操作については、あらかじめ消去操作が必要です。
- バンクとセクタの合計書き込み / 消去サイクル数がこの数に制限されます。

### 6.11.5 RAM の仕様

表 6-11. RAM のパラメータ

RAM のタイプ	個々のサイズ	フェッチ時間 (サイクル)	読み取り時間 (サイクル)	格納時間 (サイクル)	サポートされるバスの幅 (ビット)	ホスト・アクセス・リスト	ウェイト状態	バースト・アクセスのサポート
LS RAM	32KB	2	2	1	16/32	C28x	0	なし
M0	2KB							
M1								

### 6.11.6 ROM の仕様

表 6-12. ROM のパラメータ

RAM のタイプ	個々のサイズ	フェッチ時間 (サイクル)	読み取り時間 (サイクル)	格納時間 (サイクル)	サポートされる バスの幅 (ビット)	ホスト・アクセス・リスト	ウェイト 状態	バースト・アクセスのサポート
ブート ROM + セキュア ROM	64KB	2	2	1	16/32	C28x	0	なし

### 6.11.7 エミュレーション/JTAG

JTAG (IEEE 規格 1149.1-1990 標準テスト・アクセス・ポートおよびバウンダリ・スキャン・アーキテクチャ) ポートには、以下の 4 つの専用ピンがあります: TMS、TDI、TDO、TCK。cJTAG (IEEE 規格 1149.7-2009、ピン数削減および拡張機能テスト・アクセス・ポートおよびバウンダリ・スキャン・アーキテクチャ用) ポートは、必要なピンが 2 本だけ (TMS および TCK) というコンパクトな JTAG インターフェイスであり、今まで使われていた GPIO35 (TDI) および GPIO37 (TDO) ピンに他のデバイス機能を多重化できます。

通常、MCU ターゲットと JTAG ヘッダーの間の距離が 6 インチ (15.24cm) 未満で、JTAG チェーンに他のデバイスが存在しない場合、JTAG 信号にバッファは必要ありません。それ以外の場合は、各信号をバッファする必要があります。さらに、10MHz で動作するほとんどの JTAG デバッグ・プローブでは、JTAG 信号に直列抵抗は必要ありません。ただし、高いエミュレーション速度 (35MHz 程度) が想定される場合は、各 JTAG 信号に対して 22Ω の抵抗を直列に配置する必要があります。

JTAG デバッグ・プローブ・ヘッダーの PD (電源検出) ピンは、基板の 3.3V 電源に接続する必要があります。ヘッダーの GND ピンは、基板のグラウンドに接続する必要があります。TDIS (ケーブル切断検出) も基板のグラウンドに接続する必要があります。JTAG クロックは、ヘッダーの TCK 出力ピンからヘッダーの RTCK 入力ピンにループバックする必要があります (JTAG デバッグ・プローブによるクロックの連続性を検出するため)。この MCU は、14 ピンおよび 20 ピンのエミュレーション・ヘッダーに存在する EMU0 および EMU1 信号をサポートしていません。これらの信号は、常に、2.2kΩ~4.7kΩ の範囲 (デバッガ・ポートの駆動能力によって異なります) の基板上のプルアップ抵抗ペアを経由して、エミュレーション・ヘッダーでプルアップする必要があります。通常、2.2kΩ の値を使用します。

ヘッダーの  $\overline{\text{RESET}}$  ピンは、JTAG デバッグ・プローブ・ヘッダーからのオープン・ドレイン出力であり、JTAG デバッグ・プローブ・コマンドを使用して基板のコンポーネントをリセットできます (20 ピンのヘッダーでのみ利用可能)。図 6-25 に、14 ピン JTAG ヘッダーを MCU の JTAG ポート信号に接続する方法を示します。図 6-26 に、20 ピン・ヘッダーへの接続方法を示します。20 ピン JTAG ヘッダーの EMU2、EMU3、および EMU4 ピンは使用しないので、グラウンドに接続する必要があります。


ハードウェア・ブレイクポイントとウォッチポイントの詳細については、『C2000 デバイス向け CCS でのハードウェア・ブレイクポイントとウォッチポイント』を参照してください。

JTAG エミュレーションの詳細については、『XDS ターゲット接続ガイド』を参照してください。

#### 注


JTAG テスト・データ入力 (TDI) は、このピンのマルチプレクサにおいてデフォルトで選択されています。内部プルアップは、デフォルトでディセーブルになっています。このピンを JTAG の TDI として使用する場合は、入力フローティングにならないように、内部プルアップをイネーブルにするか、ボードに外部プルアップを追加する必要があります。cJTAG オプションでは、このピンを GPIO として使用できます。

JTAG テスト・データ出力 (TDO) は、このピンのマルチプレクサにおいてデフォルトで選択されています。内部プルアップは、デフォルトでディセーブルになっています。JTAG アクティビティがない場合、TDO 機能はトライステート状態になり、このピンはフローティングのままになります。GPIO 入力がフローティングにならないように、内部プルアップをイネーブルにするか、ボードに外部プルアップを追加する必要があります。cJTAG オプションでは、このピンを GPIO として使用できます。



A. cJTAG オプションでは、TDI および TDO の接続は必要ありません。代わりに、これらのピンを GPIO として使用することができます。

図 6-25. 14 ピン JTAG ヘッダーへの接続



A. cJTAG オプションでは、TDI および TDO の接続は必要ありません。代わりに、これらのピンを GPIO として使用することができます。

図 6-26. 20 ピン JTAG ヘッダーへの接続

### 6.11.7.1 JTAG の電氣的データおよびタイミング

#### 6.11.7.1.1 JTAG のタイミング要件

番号			最小値	最大値	単位
1	$t_c(\text{TCK})$	サイクル時間、TCK	66.66		ns
1a	$t_w(\text{TCKH})$	パルス幅、TCK High ( $t_c$ の 40%)	26.66		ns
1b	$t_w(\text{TCKL})$	パルス幅、TCK Low ( $t_c$ の 40%)	26.66		ns
3	$t_{su}(\text{TDI-TCKH})$	入力セットアップ時間、TDI 有効から TCK High まで	7		ns
	$t_{su}(\text{TMS-TCKH})$	入力セットアップ時間、TMS 有効から TCK High まで	7		
4	$t_h(\text{TCKH-TDI})$	入力ホールド時間、TCK High から TDI 有効の間	7		ns
	$t_h(\text{TCKH-TMS})$	入力ホールド時間、TCK High から TMS 有効の間	7		

#### 6.11.7.1.2 JTAG のスイッチング特性

推奨動作条件範囲内 (特に記述のない限り)

番号		パラメータ	最小値	最大値	単位
2	$t_d(\text{TCKL-TDO})$	遅延時間、TCK Low から TDO 有効まで	6	20	ns

#### 6.11.7.1.3 JTAG のタイミング図




図 6-27. JTAG のタイミング

### 6.11.7.2 cJTAG の電気的データおよびタイミング

#### 6.11.7.2.1 cJTAG のタイミング要件

番号		パラメータ	最小値	最大値	単位
1	$t_c(\text{TCK})$	サイクル時間、TCK	100		ns
1a	$t_w(\text{TCKH})$	パルス幅、TCK High ( $t_c$ の 40%)	40		ns
1b	$t_w(\text{TCKL})$	パルス幅、TCK Low ( $t_c$ の 40%)	40		ns
3	$t_{su}(\text{TMS-TCKH})$	入力セットアップ時間、TMS 有効から TCK High まで	7		ns
	$t_{su}(\text{TMS-TCKL})$	入力セットアップ時間、TMS 有効から TCK Low まで	7		ns
4	$t_h(\text{TCKH-TMS})$	入力ホールド時間、TCK High から TMS 有効の間	2		ns
	$t_h(\text{TCKL-TMS})$	入力ホールド時間、TCK Low から TMS 有効の間	2		ns

#### 6.11.7.2.2 cJTAG のスイッチング特性

推奨動作条件範囲内 (特に記述のない限り)

番号		パラメータ	最小値	最大値	単位
2	$t_d(\text{TCKL-TMS})$	遅延時間、TCK Low から TMS 有効まで	6	20	ns
5	$t_{dis}(\text{TCKH-TMS})$	遅延時間、TCK High から TMS 無効まで		20	ns

#### 6.11.7.2.3 cJTAG のタイミング図




図 6-28. cJTAG タイミング

## 6.11.8 GPIO の電氣的データおよびタイミング

ペリフェラル信号は、汎用入出力 (GPIO) 信号と多重化されます。リセット時、GPIO ピンは入力として構成されます。特定の入力では、ユーザーが入力クオリファイアのサイクル数を選択することで、不要なノイズ・グリッチをフィルタリングすることもできます。

GPIO モジュールには出力クロスバーが含まれており、GPIO マルチプレクサ内にある OUTPUTXBARx で指定することで、さまざまな内部信号を GPIO にルーティングできます。また、GPIO モジュールには入力クロスバーが含まれており、任意の GPIO 入力から、ADC、eCAP、ePWM、外部割り込みなどさまざまな IP ブロックに信号をルーティングするために使用できます。詳細については、『TMS320F280013x リアルタイム・マイクロコントローラ・テクニカル・リファレンス・マニュアル』の「クロスバー」の章を参照してください。

### 6.11.8.1 GPIO - 出力タイミング

#### 6.11.8.1.1 汎用出力のスイッチング特性

推奨動作条件範囲内 (特に記述のない限り)

パラメータ			最小値	最大値	単位
$t_{r(GPO)}$	立ち上がり時間、GPIO が Low から High へ変化	すべての GPIO		6 <sup>(1)</sup>	ns
$t_{f(GPO)}$	立ち下がり時間、GPIO が High から Low へ変化	すべての GPIO		6 <sup>(1)</sup>	ns
$f_{GPO}$	切り替え周波数、GPIO ピン			50	MHz

(1) 立ち上がり時間と立ち下がり時間は負荷によって異なります。これらの値は、6pF の負荷を想定しています。

#### 6.11.8.1.2 汎用出力のタイミング図




図 6-29. 汎用出力のタイミング

## 6.11.8.2 GPIO - 入カタイミグ


### 6.11.8.2.1 汎用入力のタイミグ要件

			最小値	最大値	単位
$t_{w(SP)}$	サンプリグ周期	QUALPRD = 0	$1t_{c(SYSCLK)}$		サイク
		QUALPRD $\neq$ 0	$2t_{c(SYSCLK)} * QUALPRD$		サイク
$t_{w(IQSW)}$	入カクオリファイヤのサンプリグ・ウインドウ		$t_{w(SP)} * (n^{(1)} - 1)$		サイク
$t_{w(GPI)}^{(2)}$	パルス幅、GPIO Low/High	同期モード	$2t_{c(SYSCLK)}$		サイク
		入カクオリファイヤあり	$t_{w(IQSW)} + t_{w(SP)} + 1t_{c(SYSCLK)}$		サイク

(1) 「n」は、GPxQSELn レジスタによって定義されたクオリフィケーション・サンプル数を表します。

(2)  $t_{w(GPI)}$  のパルス幅は、アクティブ Low 信号については  $V_{IL}$  から  $V_{IL}$  まで、アクティブ High 信号については  $V_{IH}$  から  $V_{IH}$  までを測定します。

### 6.11.8.2.2 サンプリグ・モード



- このグリッチは、入カクオリファイヤによって無視されます。クオリフィケーションのサンプリグ期間は、QUALPRD ビット・フィールドで指定します。この値は、00~0xFF の範囲で設定できます。QUALPRD = 00 の場合、サンプリグ期間は 1 SYSCLK サイクです。その他の値「n」である場合、クオリフィケーションのサンプリグ期間は、2n SYSCLK サイクになります (すなわち、2n SYSCLK サイクごとに GPIO ピンがサンプリグされます)。
- GPxCTRL レジスタで選択したこのクオリフィケーション期間は、8 の GPIO ピン・グループに適用されます。
- このクオリフィケーション・ブロックは、3 つまたは 6 つのサンプルを取得できます。使用するサンプル・モードは、GPxQSELn レジスタで選択します。
- ここに示す例では、クオリファイヤが変化を検出するためには、入力が 10 SYSCLK サイク以上の期間安定している必要があります。すなわち、入力は (5 x QUALPRD x 2) SYSCLK サイクにわたって安定している必要があります。これにより、5 サンプリグ期間での検出実施が確保されます。外部信号は非同期で駆動されるため、13 SYSCLK 幅のパルスであれば信頼性の高い認識が保証されます。

図 6-30. サンプリグ・モード

### 6.11.8.3 入力信号のサンプリング・ウィンドウ幅

以下のセクションでは、各種の入力クオリファイヤ構成に対する入力信号のサンプリング・ウィンドウ幅の概要を説明します。

この式の「サンプリング周波数」は、SYSCLK を基準にして、信号をサンプリングする頻度を表します。

QUALPRD ≠ 0 の場合、サンプリング周波数 =  $\text{SYSCLK} / (2 \times \text{QUALPRD})$

QUALPRD = 0 の場合、サンプリング周波数 = SYSCLK

QUALPRD ≠ 0 の場合、サンプリング周期 = SYSCLK サイクル × 2 × QUALPRD

上記の式で、「SYSCLK サイクル」は、SYSCLK の時間周期を表しています。

QUALPRD = 0 の場合、サンプリング周期 = SYSCLK サイクル

特定のサンプリング・ウィンドウでは、入力信号の 3 つまたは 6 つのサンプルを取得して、信号の有効性を判定します。これは、GPxQSELn レジスタに書き込まれた値によって決定されます。

#### ケース 1:

3 つのサンプルを使用したクオリフィケーション

QUALPRD ≠ 0 の場合、サンプリング・ウィンドウ幅 =  $(\text{SYSCLK サイクル} \times 2 \times \text{QUALPRD}) \times 2$

QUALPRD = 0 の場合、サンプリング・ウィンドウ幅 =  $(\text{SYSCLK サイクル}) \times 2$

#### ケース 2:

6 つのサンプルを使用したクオリフィケーション

QUALPRD ≠ 0 の場合、サンプリング・ウィンドウ幅 =  $(\text{SYSCLK サイクル} \times 2 \times \text{QUALPRD}) \times 5$

QUALPRD = 0 の場合、サンプリング・ウィンドウ幅 =  $(\text{SYSCLK サイクル}) \times 5$




図 6-31. 汎用入力のタイミング

### 6.11.9 割り込み

C28x CPU には 14 本のペリフェラル割り込みラインがあります。そのうち 2 本 (INT13 および INT14) は、それぞれ CPU タイマ 1 および 2 に直接接続されています。残りの 12 本は、強化ペリフェラル割り込み拡張 (ePIE) モジュール経由でペリフェラル割り込み信号に接続されています。ePIE は、各 CPU 割り込みラインに最大 16 本のペリフェラル割り込みを多重化します。また、ベクタ・テーブルを拡張して、各割り込みに固有の ISR を割り当てることもできます。これにより、CPU は多数のペリフェラルをサポートできます。

割り込みパスは、ペリフェラル、ePIE、CPU の 3 つのステージに分けられます。各ステージには、独自のイネーブル・レジスタとフラグ・レジスタがあります。このシステムにより、CPU は 1 つの割り込みを処理しながら他の割り込みを保留したり、ソフトウェア内でネストされた割り込みを実装および優先順位付けしたり、特定の重要なタスク中に割り込みを無効にしたりできます。

図 6-32 に、このデバイスの割り込みアーキテクチャを示します。




図 6-32. デバイス割り込みアーキテクチャ

### 6.11.9.1 外部割り込み (XINT) の電氣的データおよびタイミング

入力クオリファイヤのパラメータの説明については、「汎用入力のタイミング要件」表を参照してください。

#### 6.11.9.1.1 外部割り込みのタイミング要件

		同期	クオリファイヤあり	最小値	最大値	単位
$t_{w(INT)}$	パルス幅、INT 入力 Low/High	同期		$2t_{c(SYSCLK)}$		サイクル
		クオリファイヤあり		$t_{w(IQSW)} + t_{w(SP)} + 1t_{c(SYSCLK)}$		サイクル

#### 6.11.9.1.2 外部割り込みのスイッチング特性

推奨動作条件範囲内 (特に記述のない限り)

パラメータ	最小値	最大値	単位
$t_{d(INT)}$ 遅延時間、INT Low/High から割り込みベクタ・フェッチまで <sup>(1)</sup>	$t_{w(IQSW)} + 14t_{c(SYSCLK)}$	$t_{w(IQSW)} + t_{w(SP)} + 14t_{c(SYSCLK)}$	サイクル

(1) これは、ISR がシングルサイクル・メモリ内にあることを想定しています。

#### 6.11.9.1.3 外部割り込みのタイミング




図 6-33. 外部割り込みのタイミング

### 6.11.10 低消費電力モード

このデバイスには、クロック・ゲーティング低消費電力モードとして、HALT、IDLE、および STANDBY が備わっています。すべての低消費電力モードの詳細と、開始および終了手順の詳細については、『[TMS320F280013x リアルタイム・マイクロコントローラ・テクニカル・リファレンス・マニュアル](#)』の「低消費電力モード」セクションを参照してください。

#### 6.11.10.1 クロック・ゲーティング低消費電力モード

このデバイスの IDLE モードおよび HALT モードは、他の C28x デバイスのモードと同様です。表 6-13 に、いずれかのクロック・ゲート低消費電力モードに移行したときのシステムへの影響を示します。

**表 6-13. クロック・ゲーティング低消費電力モードによるデバイスへの影響**

モジュール / クロック・ドメイン	IDLE	STANDBY	HALT
SYSCLK	アクティブ	ゲート	ゲート
CPUCLK	ゲート	ゲート	ゲート
PERx.SYSCLK に接続されたモジュールへのクロック	アクティブ	ゲート	ゲート
WDCLK	アクティブ	アクティブ	CLKSRCCTL1.WDHALTI = 0 の場合、ゲート
PLL	電源供給	電源供給	ソフトウェアは、HALT に入る前に PLL の電源をオフにする必要があります。
INTOSC1	電源供給	電源供給	CLKSRCCTL1.WDHALTI = 0 の場合、電源オフ
INTOSC2	電源供給	電源供給	CLKSRCCTL1.WDHALTI = 0 の場合、電源オフ
フラッシュ <sup>(1)</sup>	電源供給	電源供給	電源供給
XTAL <sup>(2)</sup>	電源供給	電源供給	電源供給

- フラッシュ・モジュールは、いずれの LPM においても、ハードウェアによってパワーダウンされることはありません。アプリケーションが必要な場合は、ソフトウェアを使用して電源をオフにすることができます。詳細については、『[TMS320F280013x リアルタイム・マイクロコントローラ・テクニカル・リファレンス・マニュアル](#)』の「システム制御」の章にある「フラッシュおよび OTP メモリ」セクションを参照してください。
- XTAL は、いずれの LPM においても、ハードウェアによってパワーダウンされることはありません。XTALCR.OSCOFF ビットを 1 に設定すると、ソフトウェアによって電源をオフにできます。XTAL が不要な場合は、アプリケーション実行中の任意の時点でこれを実行できます。

### 6.11.10.2 低消費電力モードのウェークアップ・タイミング

入力クオリファイヤのパラメータの説明については、「汎用入力のタイミング要件」表を参照してください。

#### 6.11.10.2.1 IDLE モードのタイミング要件

			最小値	最大値	単位
$t_{w(WAKE)}$	パルス幅、外部ウェークアップ信号	入力クオリファイヤなし	$2t_{c(SYSCLK)}$		サイクル
		入力クオリファイヤあり	$2t_{c(SYSCLK)} + t_{w(IQSW)}$		


#### 6.11.10.2.2 IDLE モードのスイッチング特性

推奨動作条件範囲内 (特に記述のない限り)

	パラメータ	テスト条件	最小値	最大値	単位
$t_{d(WAKE-IDLE)}$	遅延時間、外部ウェーク信号からプログラム実行再開まで (1)	フラッシュから (アクティブ状態)	入力クオリファイヤなし	$40t_{c(SYSCLK)}$	サイクル
			入力クオリファイヤあり	$40t_{c(SYSCLK)} + t_{w(WAKE)}$	サイクル
		RAM から	入力クオリファイヤなし	$25t_{c(SYSCLK)}$	サイクル
			入力クオリファイヤあり	$25t_{c(SYSCLK)} + t_{w(WAKE)}$	サイクル

(1) これは、IDLE 命令の直後に続く命令の実行を開始するのに要する時間です。ISR の実行 (ウェークアップ信号によってトリガ) には、追加のレイテンシが伴います。

#### 6.11.10.2.3 IDLE 開始および終了タイミング図



A. WAKE には、イネーブルになっている任意の割り込み、 $\overline{WDINT}$ 、XRSn を使用できます。IDLE 命令が実行された後、ウェークアップ信号がアサートされる前に、5 OSCCLK サイクル (最小値) の遅延が必要です。

図 6-34. IDLE 開始および終了タイミング図

#### 6.11.10.2.4 STANDBY モードのタイミング要件

			最小値	最大値	単位
$t_w(\text{WAKE-INT})$	パルス幅、外部ウェークアップ信号	$\text{QUALSTDBY} = 0 \mid 2t_{c(\text{OSCCLK})}$		$3t_{c(\text{OSCCLK})}$	サイクル
		$\text{QUALSTDBY} > 0 \mid (2 + \text{QUALSTDBY})t_{c(\text{OSCCLK})}^{(1)}$		$(2 + \text{QUALSTDBY}) * t_{c(\text{OSCCLK})}$	

(1) QUALSTDBY は、LPMCR レジスタの 6 ビット・フィールドです。


#### 6.11.10.2.5 STANDBY モードのスイッチング特性

推奨動作条件範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	最大値	単位
$t_d(\text{IDLE-XCOS})$	遅延時間、IDLE 命令実行から XCLKOUT 停止まで		$16t_{c(\text{INTOSC1})}$	サイクル
$t_d(\text{WAKE-STBY})$	遅延時間、外部ウェークアップ信号からプログラム実行再開まで (1)	フラッシュからのウェークアップ (フラッシュ・モジュールはアクティブ状態)	$175t_{c(\text{SYSCLK})} + t_w(\text{WAKE-INT})$	サイクル
$t_d(\text{WAKE-STBY})$		RAM からのウェークアップ	$3t_{c(\text{OSC})} + 15t_{c(\text{SYSCLK})} + t_w(\text{WAKE-INT})$	サイクル

(1) これは、IDLE 命令の直後に続く命令の実行を開始するのに要する時間です。ISR の実行 (ウェークアップ信号によってトリガ) には、追加のレイテンシが伴います。

#### 6.11.10.2.6 STANDBY の開始 / 終了タイミング図



- 本デバイスを STANDBY モードに移行させるために、IDLE 命令が実行されます。
- LPM ブロックが STANDBY 信号に応答し、SYSCLK は、最大 16 INTOSC1 クロック・サイクルにわたって保持された後、オフになります。この遅延により、CPU パイプラインおよびその他の保留中の動作が適切にフラッシュされます。
- ペリフェラルへのクロックがオフになります。ただし、PLL とウォッチドッグはシャットダウンされません。これで本デバイスは STANDBY モードに入りました。IDLE 命令が実行された後、ウェークアップ信号がアサートされる前に、5 OSCCLK サイクル (最小値) の遅延が必要です。
- 外部ウェークアップ信号がアクティブに駆動されます。
- デバイスをウェークアップするために GPIO ピンに供給されるウェークアップ信号は、最小パルス幅の要件を満たす必要があります。さらに、この信号ではグリッチをなくす必要があります。ノイズの多い信号が GPIO ピンに供給されると、デバイスのウェークアップ動作は確定的ではなく、デバイスは後続のウェークアップ・パルスで低消費電力モードを終了できない場合があります。
- 一定の待ち時間が経過すると、STANDBY モードが終了します。
- 通常動作を再開します。本デバイスは割り込み (有効化されている場合) に応答するようになります。

図 6-35. STANDBY の開始 / 終了タイミング図

### 6.11.10.2.7 HALT モードのタイミング要件

		最小値	最大値	単位
$t_{w(WAKE-GPIO)}$	パルス幅、GPIO ウェークアップ信号 <sup>(1)</sup>	$t_{oscst} + 2t_{c(OSCCLK)}$		サイクル
$t_{w(WAKE-XRS)}$	パルス幅、XRS ウェークアップ信号 <sup>(1)</sup>	$t_{oscst} + 8t_{c(OSCCLK)}$		サイクル


- (1) OSCCLK に X1/X2 を使用するアプリケーションでは、スタートアップ時間がデバイス外部の回路やレイアウトなどに依存するため、ユーザーは、その場合の発振器のスタートアップ時間の特性を評価する必要があります。詳細については、「水晶発振器 (XTAL)」セクションを参照してください。OSCCLK に INTOSC1 または INTOSC2 を使用するアプリケーションについては、「内部発振器」セクションの  $t_{oscst}$  を参照してください。発振器のスタートアップ時間は、X1 ピンでシングルエンド水晶発振器を使用するアプリケーションには適用されません。これは、デバイスの外部から電力が供給されるためです。

### 6.11.10.2.8 HALT モードのスイッチング特性

推奨動作条件範囲内 (特に記述のない限り)

パラメータ		最小値	最大値	単位
$t_{d(IDLE-XCOS)}$	遅延時間、IDLE 命令実行から XCLKOUT 停止まで		$16t_{c(INTOSC1)}$	サイクル
$t_{d(WAKE-HALT)}$	遅延時間、外部ウェーク信号終了から CPU1 プログラム実行再開まで			サイクル
	フラッシュからのウェークアップ - アクティブ状態のフラッシュ・モジュール		$75t_{c(OSCCLK)}$	
	RAM からのウェークアップ		$75t_{c(OSCCLK)}$	

### 6.11.10.2.9 HALT 開始および終了タイミング図



- A. IDLE 命令が実行され、デバイスが HALT モードに移行します。
- B. LPM ブロックが HALT 信号に応答し、SYSCLK は、最大 16 INTOSC1 クロック・サイクルにわたって保持された後、オフになります。この遅延により、CPU パイプラインおよびその他の保留中の動作が適切にフラッシュされます。
- C. ペリフェラルへのクロックがオフになり、PLL がシャットダウンされます。クロック・ソースとして水晶振動子またはセラミック発振子を使用する場合、内部発振器もシャットダウンされます。デバイスはこの時点で、HALT モードに移行しており、消費電力はごくわずかです。HALT モード中、内部発振器 (INTOSC1 および INTOSC2) とウォッチドッグを動作させたままにすることもできます。これは、CLKSRCCTL1.WDHALTI に 1 を書き込むことで行います。IDLE 命令が実行された後、ウェイクアップ信号がアサートされる前に、5 OSCCLK サイクル (最小値) の遅延が必要です。
- D. GPIOn ピン (デバイスの HALT を解除するために使用) を Low にすると、発振器がオンになり、発振器ウェイクアップ・シーケンスが開始されます。GPIO ピンを High に駆動するのは、発振器が安定した後にする必要があります。これにより、PLL ロック・シーケンス時にクリーンなクロック信号を供給できます。GPIO ピンの立ち下がりエッジによって非同期にウェイクアップ手順が開始されるので、HALT モードに移行する前および HALT モードになっている間は、低ノイズ環境を維持するように注意する必要があります。
- E. デバイスをウェイクアップするために GPIO ピンに供給されるウェイクアップ信号は、最小パルス幅の要件を満たす必要があります。さらに、この信号からはグリッチを完全に除去する必要があります。ノイズの多い信号が GPIO ピンに供給されると、デバイスのウェイクアップ動作は確定的ではなく、デバイスは後続のウェイクアップ・パルスで低消費電力モードを終了できない場合があります。
- F. コアへの CLKIN がイネーブルになると、デバイスは、いくつかのレイテンシの後で割り込みに応答します (割り込みイネーブルの場合)。これで、HALT モードが終了します。
- G. 通常動作を再開します。
- H. ユーザーは、安定した PLL ロックを確保するために、HALT からのウェイクアップの際に PLL を再ロックする必要があります。

図 6-36. HALT 開始および終了タイミング図

## 6.12 アナログ・ペリフェラル

このセクションでは、アナログ・サブシステム・モジュールについて説明します。

このデバイスのアナログ・モジュールには、A/D コンバータ (ADC)、温度センサ、コンパレータ・サブシステム (CMPSS)、ライト・コンパレータ・サブシステム (CMPSS\_LITE) が含まれます。

アナログ・サブシステムには次のような特長があります。

- フレキシブルな電圧リファレンス
  - ADC は、VREFHI ピンおよび VSSA ピンを基準としています。
    - VREFHI ピンの電圧は、外部から駆動することも、内部バンドギャップ電圧リファレンスによって生成することもできます。
    - 内部電圧リファレンスの範囲は、0V~3.3V または 0V~2.5V のいずれかを選択できます。
  - コンパレータ DAC は、VDDA および VSSA を基準としています。
- フレキシブルなピンの用途
  - コンパレータ・サブシステムの入力とデジタル入力 (AIO) / 出力 (AGPIO) は、ADC 入力として多重化されます。
  - LOW のコンパレータ DAC (CMPx\_DACL) は、外部で使用するために、オプションで多重化された ADC ピンに出力することができます (CMPSS 比較機能とは相互に排他的で、一部の CMPSS インスタンスでのみ使用可能)。
  - オフセット・セルフ・キャリブレーションのために、すべての ADC で VREFLO に内部接続

図 6-37 に、すべてのパッケージのアナログ・サブシステムのブロック図を示します。図 6-38 に、アナログ・グループの接続を示します。セクション 6.12.1 に、アナログ・ピンと内部接続を示します。セクション 6.12.2 に、アナログ信号の説明を示します。





図 6-37. アナログ・サブシステムのブロック図



注:AIO は、デジタル入力モードのみをサポートしています。

図 6-38. アナログ・グループ接続

**6.12.1 アナログ・ピンと内部接続**
**表 6-14. アナログ・ピンと内部接続**

ピン名称	ピン数 / パッケージ				ADC		DAC	コンパレータ・サブシステム (マルチプレクサ)				AIO 入力 / GPIO
	64 QFP <sup>(5)</sup>	48 QFP	48 QFN	32 QFN	A	C		High 正	High 負	Low 正	Low 負	
VREFHI	16	12	12	.. <sup>(4)</sup>								
VREFLO	17	13	13	.. <sup>(4)</sup>	A13	C13						
<b>アナログ・グループ 1</b>								<b>CMP1</b>				
A6	6	4 <sup>(1)</sup>	4 <sup>(1)</sup>	2 <sup>(1)</sup>	A6	-		CMP1 (HPMXSEL=2)		CMP1 (LPMXSEL=2)		GPIO228 <sup>(3)</sup>
A2/C9	9	6	6	4	A2	C9		CMP1 (HPMXSEL=0)		CMP1 (LPMXSEL=0)		GPIO224 <sup>(3)</sup>
A15/C7	10	7 <sup>(1)</sup>	7 <sup>(1)</sup>	5 <sup>(1)</sup>	A15	C7		CMP1 (HPMXSEL=3)	CMP1 (HNMXSEL=0)	CMP1 (LPMXSEL=3)	CMP1 (LNMXSEL=0)	AIO233
A11/C0	12	8	8	6 <sup>(1)</sup>	A11	C0		CMP1 (HPMXSEL=1)	CMP1 (HNMXSEL=1)	CMP1 (LPMXSEL=1)	CMP1 (LNMXSEL=1)	AIO237
A1	14	10	10	7 <sup>(1)</sup>	A1	-		CMP1 (HPMXSEL=4)		CMP1 (LPMXSEL=4)		AIO232
<b>アナログ・グループ 2</b>								<b>CMP2</b>				
A10/C10	25	21	21	13 <sup>(1)</sup>	A10	C10		CMP2 (HPMXSEL=3)	CMP2 (HNMXSEL=0)	CMP2 (LPMXSEL=3)	CMP2 (LNMXSEL=0)	GPIO230 <sup>(3)</sup>
<b>アナログ・グループ 3</b>								<b>CMP3</b>				
C6	7	4 <sup>(1)</sup>	4 <sup>(1)</sup>	2 <sup>(1)</sup>	-	C6		CMP3 (HPMXSEL=0)		CMP3 (LPMXSEL=0)		GPIO226 <sup>(3)</sup>
A3/C5	8	5	5	3	A3	C5		CMP3 (HPMXSEL=3)	CMP3 (HNMXSEL=0)	CMP3 (LPMXSEL=3)	CMP3 (LNMXSEL=0)	GPIO242 <sup>(3)</sup>
A14/C4	11	7 <sup>(1)</sup>	7 <sup>(1)</sup>	5 <sup>(1)</sup>	A14	C4		CMP3 (HPMXSEL=4)		CMP3 (LPMXSEL=4)		AIO239
A5/C2	13	9	9	6 <sup>(1)</sup>	A5	C2		CMP3 (HPMXSEL=1)	CMP3 (HNMXSEL=1)	CMP3 (LPMXSEL=1)	CMP3 (LNMXSEL=1)	AIO244
A0/C15/CMP1_DACL	15	11	11	7 <sup>(1)</sup>	A0	C15	CMP1_DACL	CMP3 (HPMXSEL=2)		CMP3 (LPMXSEL=2)		AIO231
<b>アナログ・グループ 4</b>								<b>CMP4</b>				
A7/C3	19	15	15	8 <sup>(1)</sup>	A7	C3		CMP4 (HPMXSEL=1)	CMP4 (HNMXSEL=1)	CMP4 (LPMXSEL=1)	CMP4 (LNMXSEL=1)	AIO245
<b>アナログ・グループ 2 および 4 の組み合わせ</b>								<b>CMP2/CMP4</b>				
A12/C1	18	14	14	8 <sup>(1)</sup>	A12	C1		CMP2 (HPMXSEL=1) CMP4 (HPMXSEL=2)	CMP2 (HNMXSEL=1)	CMP2 (LPMXSEL=1) CMP4 (LPMXSEL=2)	CMP2 (LNMXSEL=1)	AIO238
A8/C11	20	16	16	9	A8	C11		CMP2 (HPMXSEL=4) CMP4 (HPMXSEL=4)		CMP2 (LPMXSEL=4) CMP4 (LPMXSEL=4)		AIO241
A4/C14	23	19	19	12	A4	C14		CMP2 (HPMXSEL=0) CMP4 (HPMXSEL=3)	CMP4 (HNMXSEL=0)	CMP2 (LPMXSEL=0) CMP4 (LPMXSEL=3)	CMP4 (LNMXSEL=0)	AIO225
A9/C8	24	20	20	13 <sup>(1)</sup>	A9	C8		CMP2 (HPMXSEL=2) CMP4 (HPMXSEL=0)		CMP2 (LPMXSEL=2) CMP4 (LPMXSEL=0)		GPIO227 <sup>(3)</sup>
<b>その他のアナログ</b>												
TempSensor <sup>(2)</sup>	-	-	-	-	-	C12		CMP2 (HPMXSEL=5)				
A16/C16	2	2	2	32	A16	C16						GPIO28 <sup>(3)</sup>
A17/C17	27	-	-	-	A17	C17						GPIO20 <sup>(3)</sup>
A18/C18	28	-	-	-	A18	C18						GPIO21 <sup>(3)</sup>

**表 6-14. アナログ・ピンと内部接続 (続き)**

ピン名称	ピン数 / パッケージ				ADC		DAC	コンパレータ・サブシステム (マルチプレクサ)				AIO 入力 / GPIO
	64 QFP <sup>(5)</sup>	48 QFP	48 QFN	32 QFN	A	C		High 正	High 負	Low 正	Low 負	
A19/C19	29	23	22	-	A19	C19						GPIO13 <sup>(3)</sup>
A20/C20	30	24	23	-	A20	C20						GPIO12 <sup>(3)</sup>

- (1) このパッケージでは、1 本のピンで、異なる信号同士が結合されています。
- (2) 内部接続のみ。デバイス・ピンには接続されません。
- (3) これらのアナログ・ピンの GPIO は、完全なデジタル入出力機能をサポートしており、AGPIO と呼ばれます。デフォルトでは AGPIO は接続されておらず、アナログ機能とデジタル機能の両方がディセーブルになっています。構成の詳細については、「ADC ピンのデジタル入出力 (AGPIO)」セクションを参照してください。
- (4) 32 RHB パッケージでは、VREFHI は VDDA に、VREFLO は VSSA に、それぞれ内部的に接続されます。
- (5) この列は、64 PM と、VREGENZ (VPM) バリエーションを持つ 64 PM の両方に適用されます。

## 6.12.2 アナログ信号の説明

表 6-15. アナログ信号の説明

信号名	説明
AI0x	ADC ピンのデジタル入力
Ax	ADC A 入力
Cx	ADC C 入力
CMPx_HNy	コンパレータ・サブシステムのハイ・コンパレータ負入力
CMPx_HPy	コンパレータ・サブシステムのハイ・コンパレータ正入力
CMPx_LNy	コンパレータ・サブシステムのロー・コンパレータ負入力
CMPx_LPy	コンパレータ・サブシステムのロー・コンパレータ正入力
CMPx_DACL	下位 CMPSS DAC からの DAC 出力 (外部ピンに接続可能)
TempSensor	内部温度センサ

### 6.12.3 A/D コンバータ (ADC)

ここで説明する ADC モジュールは、12 ビットの分解能を持つ逐次比較型 (SAR) ADC です。このセクションでは、コンバータのアナログ回路を「コア」と呼び、チャンネル選択マルチプレクサ、サンプル / ホールド (S/H) 回路、逐次比較回路、電圧リファレンス回路、その他のアナログ・サポート回路が含まれています。コンバータのデジタル回路は「ラッパー」と呼ばれ、プログラム可能な変換、結果レジスタ、アナログ回路へのインターフェイス、ペリフェラル・バスへのインターフェイス、後処理回路、およびその他のオンチップ・モジュールへのインターフェイス用のロジックが含まれています。

各 ADC モジュールは、単一のサンプル / ホールド (S/H) 回路で構成されています。ADC モジュールは、同じチップ上で複数回複製された設計になっており、複数の ADC を同時にサンプリングすることも、独立して動作させることもできます。ADC ラッパーは、変換開始 (SOC) ベースで動作します (『[TMS320F280013x リアルタイム マイクロコントローラ テクニカル リファレンス マニュアル](#)』の「A/D コンバータ (ADC)」の章にある「SOC の動作原理」セクションを参照)。

各 ADC には次のような特長があります。

- 12 ビットの分解能
- VREFHI/VREFLO によって設定されるレシオメトリック外部リファレンス
- 2.5V または 3.3V の内部リファレンスを選択可能
- シングルエンド信号モード
- 最大 21 チャンネルの入力マルチプレクサ
- 16 本の構成可能な SOC
- 16 個の個別にアドレス指定可能な結果レジスタ
- 複数のトリガ・ソース
  - ソフトウェアによる直接開始
  - すべての ePWM:ADCSOC A または B
  - GPIO XINT2
  - CPU タイマ 0/1/2
  - ADCINT1/2
- 4 つのフレキシブルな PIE 割り込み
- バースト・モード・トリガ・オプション
- 4 つの後処理ブロック、それぞれに次の機能を搭載:
  - 飽和オフセット較正
  - 設定点からの誤差の計算
  - 高、低、ゼロクロス比較、割り込みおよび ePWM トリップ機能付き
  - トリガからサンプルまでの遅延キャプチャ

---

#### 注

すべてのチャンネルがすべての ADC からピンへ接続できるわけではありません。使用可能なチャンネルを確認するには、「ピン構成および機能」セクションを参照してください。

---

図 6-39 に、ADC コアと ADC ラッパーのブロック図を示します。




図 6-39. ADC モジュールのブロック図

### 6.12.3.1 ADC の構成可能性

一部の ADC 構成は、SOC によって個別に管理されますが、他の構成は、ADC モジュールごとにまとめて管理されます。表 6-16 に、基本的な ADC オプションとその構成レベルを示します。

表 6-16. ADC オプションおよび構成レベル

オプション	構成方法
クロック	モジュールごと <sup>(1)</sup>
分解能	構成不可 (12 ビット分解能のみ)
信号モード	構成不可 (シングルエンド信号モードのみ)
リファレンス電圧源	すべてのモジュールで外部または内部
トリガ・ソース	SOC ごと <sup>(1)</sup>
変換対象チャンネル	SOC ごと
アキュイジション・ウィンドウ幅	SOC ごと <sup>(1)</sup>
EOC の位置	モジュールごと
バースト・モード	モジュールごと <sup>(1)</sup>

(1) これらの設定について、異なる ADC モジュールに異なる値を書き込むと、ADC が非同期に動作する可能性があります。ADC の動作が同期になるか非同期になるかについてのガイダンスは、『TMS320F280013x リアルタイム マイクロコントローラ テクニカル リファレンス マニュアル』の「A/D コンバータ (ADC)」の章にある「同期動作の確保」セクションを参照してください。

#### 6.12.3.1.1 信号モード

ADC は、シングルエンド信号処理をサポートしています。コンバータへの入力電圧は、1 本のピン (ADCINx) を介し、VREFLO を基準としてサンプリングされます。




図 6-40. シングルエンド信号モード

### 6.12.3.2 ADC の電氣的データおよびタイミング

#### 注

ADC 入力は  $V_{DDA} + 0.3V$  よりも低く維持する必要があります。ADC 入力がこのレベルを超えると、ADC によって他のチャンネルに乱れが生じる可能性があります。メカニズムは次の 2 つです。

- ADC 入力の過電圧によって CMPSS マルチプレクサのオーバードライブが発生し、共通の CMPSS マルチプレクサを共有する他のすべてのチャンネルに乱れが生じます。この乱れは、過電圧の入力が ADC によってサンプリングされるかどうかに関係なく続きます。
- 過電圧の ADC 入力が ADC によってサンプリングされると、VREFHI がより高いレベルに引き上げられます。これにより、 $V_{REF}$  が安定するまで、任意のチャンネルでの以降の ADC 変換に乱れが生じます。

#### 注

正常な機能動作を確保するためには、VREFHI ピンを  $V_{DDA} + 0.3V$  よりも低く維持する必要があります。VREFHI ピンがこのレベルを超えると、ブロッキング回路が動作し内部の VREFHI 値が 0V になることで、ADC 変換出力が不正確になる可能性があります。

#### 6.12.3.2.1 ADC の動作条件

推奨動作条件範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
ADCCLK (PERx.SYSCLK から生成)	F2800137, F2800135, F2800133	5		60	MHz
	F2800132	5		50	
サンプル・レート	120MHz SYSCLK F2800137, F2800135, F2800133			4	MSPS
	100MHz SYSCLK F2800132			3.45	
サンプル・ウィンドウ幅 (ACQPS および PERx.SYSCLK により設定) <sup>(1)</sup>	50Ω 以下の $R_s$	75			ns
	内部 VREFLO 接続	75			
VREFHI	外部リファレンス	2.4	2.5 または 3.0	$V_{DDA}$	V
VREFHI <sup>(2)</sup>	内部リファレンス = 3.3V レンジ		1.65		V
	内部リファレンス = 2.5V レンジ		2.5		V
VREFHI	パッケージ = 32QFN	$V_{DDA}$	$V_{DDA}$	$V_{DDA}$	V
VREFLO		$V_{SSA}$		$V_{SSA}$	V
VREFHI - VREFLO		2.4		$V_{DDA}$	V
変換範囲	内部リファレンス = 3.3V レンジ	0		3.3	V
	内部リファレンス = 2.5V レンジ	0		2.5	
	外部リファレンス	VREFLO		VREFHI	
	パッケージ = 32QFN	0		$V_{DDA}$ <sup>(3)</sup>	

(1) この他、ADC を正しく動作させるために、サンプル・ウィンドウは少なくとも、1 ADCCLK サイクルにわたって継続する必要があります。

(2) 内部リファレンス・モードでは、デバイスによってリファレンス電圧が VREFHI ピンから駆動されます。このモードでは、ピンに電圧を印加しないください。

(3) 32QFN パッケージでは、VREFHI は  $V_{DDA}$  に、VREFLO は  $V_{SSA}$  に、それぞれ内部的に接続されます。32QFN パッケージでは、内部リファレンス・モードはサポートされていません。

### 6.12.3.2.2 ADC 特性

推奨動作条件範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
<b>全般</b>					
ADCCLK 変換サイクル	120MHz SYSCLK	10.1		11	ADCCLK
パワーアップ時間	外部リファレンス・モード			500	μs
	内部リファレンス・モード			5000	μs
	内部リファレンス・モード、2.5V レンジと 3.3V レンジの間で切り替える場合。			5000	μs
VREFHI 入力電流 <sup>(1)</sup>			130		μA
内部リファレンス・コンデンサの値 <sup>(2)</sup>		2.2			μF
外部リファレンス・コンデンサの値 <sup>(2)</sup>		2.2			μF
<b>DC 特性</b>					
ゲイン誤差	内部リファレンス	-45		45	LSB
	外部リファレンス	-5	±3	5	
オフセット誤差		-5	±2	5	LSB
チャンネル間ゲイン誤差 <sup>(4)</sup>			2		LSB
チャンネル間オフセット誤差 <sup>(4)</sup>			2		LSB
ADC 間ゲイン誤差 <sup>(5)</sup>	すべての ADC で同一の VREFHI および VREFLO		4		LSB
ADC 間オフセット誤差 <sup>(5)</sup>	すべての ADC で同一の VREFHI および VREFLO		2		LSB
DNL 誤差		>-1	±0.5	1	LSB
INL 誤差		-2	±1.0	2	LSB
ADC 間絶縁	VREFHI = 2.5V、同期 ADC	-1		1	LSB
<b>AC 特性</b>					
SNR <sup>(3)</sup>	VREFHI = 2.5V、fin = 100kHz、X1 からの SYSCLK		68.8		dB
	VREFHI = 2.5V、fin = 100kHz、INTOSC からの SYSCLK		60.1		
THD <sup>(3)</sup>	VREFHI = 2.5V、fin = 100kHz		-80.6		dB
SFDR <sup>(3)</sup>	VREFHI = 2.5V、fin = 100kHz		79.2		dB
SINAD <sup>(3)</sup>	VREFHI = 2.5V、fin = 100kHz、X1 からの SYSCLK		68.5		dB
	VREFHI = 2.5V、fin = 100kHz、INTOSC からの SYSCLK		60.0		
ENOB <sup>(3)</sup>	VREFHI = 2.5V、fin = 100kHz、X1 からの SYSCLK、シングル ADC		11.0		ビット
	VREFHI = 2.5V、fin = 100kHz、X1 からの SYSCLK、同期 ADC		11.0		
	VREFHI = 2.5V、fin = 100kHz、X1 からの SYSCLK、非同期 ADC		非対応		

### 6.12.3.2.2 ADC 特性 (続き)

推奨動作条件範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
PSRR	VDD = 1.2V DC + 100mV DC から 1kHz の正弦波まで		60		dB
	VDD = 1.2V DC + 100mV DC から 300kHz の正弦波まで		57		
	VDDA = 3.3V DC + 200mV DC から 1kHz の正弦波まで		60		
	VDDA = 3.3V DC + 200mV 900kHz の正弦波		57		

- (1) ADC 入力  $V_{DDA}$  を超えると、 $V_{REFHI}$  の負荷電流が増加します。その結果、不正確な変換が発生します。
- (2) 0805 以下のパッケージ・サイズのセラミック・コンデンサを推奨します。許容誤差は最大  $\pm 20\%$  です。
- (3) 容量性結合とクロストークを低減するためのベスト・プラクティスの一部として、ADC 入力と  $V_{REFHI}$  ピンに隣接するピンの I/O アクティビティを最小限に抑えます。
- (4) 同じ ADC モジュールに属するすべてのチャンネルでの変動。
- (5) 他の ADC モジュールと比較した場合のワーストケースの変動。

### 6.12.3.2.3 ピンごとの ADC 性能

各ピンの ADC 性能は、隣接するピンの影響を受けます。以下のプロットは、これらのピンの性能の違いについて詳細を示しています。




図 6-41. 64 ピン PM LQFP のチャンネルごとの ENOB




図 6-42. 48 ピン PT LQFP のチャンネルごとの ENOB




図 6-43. 48 ピン RGZ VQFN のチャンネルごとの ENOB




図 6-44. 32 ピン RHB VQFN のチャンネルごとの ENOB

### 6.12.3.2.4 ADC 入力モデル

ADC 入力特性は、表 6-17 および 図 6-45 に示すとおりです。

表 6-17. 入力モデルのパラメータ

	説明	リファレンス・モード	値
$C_p$	寄生入力容量	すべて	表 6-18～表 6-21 を参照
$R_{on}$	サンプリング・スイッチ抵抗	外部リファレンス、2.5V 内部リファレンス	500Ω
		3.3V 内部リファレンス	860Ω
$C_h$	サンプリング・コンデンサ	外部リファレンス、2.5V 内部リファレンス	12.5pF
		3.3V 内部リファレンス	7.5pF
$R_s$	公称ソース・インピーダンス	すべて	50Ω




図 6-45. 入力モデル

この入力モデルは、アキュイジション・ウィンドウの幅を決定する際に、実際の信号源インピーダンスと合わせて使用する必要があります。詳細については、『TMS320F280013x リアルタイム マイクロコントローラ テクニカル リファレンス マニュアル』の「A/D コンバータ (ADC)」の章にある「アキュイジション ウィンドウ幅の選択」セクションを参照してください。ADC 入力回路の改善に関する推奨事項については、『C2000 MCU 用 ADC 入力回路の評価』アプリケーション・レポートを参照してください。

表 6-18. 64 ピン PM LQFP のチャンネルごとの寄生容量

ADC チャンネル	$C_p$ (pF)	
	コンパレータ無効の場合	コンパレータ有効の場合
A0/C15/CMP1_DACL	7.7	10.2
A1	1.6	4.1
A2/C9	1.5	4
A3/C5	1.8	4.3
A4/C14	2.4	4.9
A5/C2	2	4.5
A6	1.4	3.9
A7/C3	1.9	4.4
A8/C11	2.2	4.7
A9/C8	2.3	4.8
A10/C10	2	4.5
A11/C0	2.4	4.9
A12/C1	3.2	5.7
A14/C4/ADCINCAL	2.4	4.9
A15/C7	3	5.5
A16/C16	2.4	4.9
A17/C17	2.7	5.2
A18/C18	2.7	5.2
A19/C19	2.7	5.2

表 6-18. 64 ピン PM LQFP のチャンネルごとの寄生容量 (続き)

ADC チャンネル	C <sub>p</sub> (pF)	
	コンパレータ無効の場合	コンパレータ有効の場合
A20/C20	2.7	5.2
C6	1.7	4.2

表 6-19. 48 ピン PT LQFP のチャンネルごとの寄生容量

ADC チャンネル	C <sub>p</sub> (pF)	
	コンパレータ無効の場合	コンパレータ有効の場合
A0/C15/CMP1_DACL	7.7	10.2
A1	1.6	4.1
A2/C9	1.5	4
A3/C5	1.8	4.3
A4/C14	2.4	4.9
A5/C2	2	4.5
A6/C6	3.1	8.1
A7/C3	1.9	4.4
A8/C11	2.2	4.7
A9/C8	2.3	4.8
A10/C10	2	4.5
A11/C0	2.4	4.9
A12/C1	3.2	5.7
A14/A15/C4/C7/ADCINCAL	5.4	10.4
A16/C16	2.4	4.9
A19/C19	2.7	5.2
A20/C20	2.7	5.2

表 6-20. 48 ピン RGZ VQFN のチャンネルごとの寄生容量

ADC チャンネル	C <sub>p</sub> (pF)	
	コンパレータ無効の場合	コンパレータ有効の場合
A0/C15/CMP1_DACL	7.7	10.2
A1	1.6	4.1
A2/C9	1.5	4
A3/C5	1.8	4.3
A4/C14	2.4	4.9
A5/C2	2	4.5
A6/C6	3.1	8.1
A7/C3	1.9	4.4
A8/C11	2.2	4.7
A9/C8	2.3	4.8
A10/C10	2	4.5
A11/C0	2.4	4.9
A12/C1	3.2	5.7
A14/A15/C4/C7/ADCINCAL	5.4	10.4
A16/C16	2.4	4.9
A19/C19	2.7	5.2
A20/C20	2.7	5.2

表 6-21. 32 ピン RHB VQFN のチャンネルごとの寄生容量

ADC チャンネル	C <sub>p</sub> (pF)	
	コンパレータ無効の場合	コンパレータ有効の場合
A0/A1/C15/CMP1_DACL	9.3	14.3
A2/C9	1.5	4
A3/C5	1.8	4.3
A4/C14	2.4	4.9
A5/C2/A11/C0	4.4	9.4
A6/C6	3.1	8.1
A7/C3/A12/C1	5.1	10.1
A8/C11	2.2	4.7
A9/C8/A10/C10	4.3	9.3
A14/A15/C4/C7/ADCINCAL	5.4	10.4
A16/C16	2.4	4.9

### 6.12.3.2.5 ADC のタイミング図

図 6-46 に、以下の前提による 2 つの SOC の ADC 変換タイミングを示します。

- SOC0 および SOC1 は、同じトリガを使用するように構成されています。
- トリガが発生したときに、他の SOC が変換中または保留中になっていることはありません。
- ラウンド・ロビン・ポインタは、最初に SOC0 で変換が発生する状態になっています。
- ADCINTSEL は、SOC0 の変換終了時に ADCINT フラグを設定するように構成されています (このフラグを CPU に通知して割り込みを発生させるかどうかは、PIE モジュールの構成によって決まります)。

表 6-22 に、ADC タイミング・パラメータの説明を示します。表 6-23 に、ADC タイミングの一覧を示します。




図 6-46. ADC タイミング

表 6-22. ADC タイミング・パラメータの説明

パラメータ	説明
$t_{SH}$	<p>S+H ウィンドウの幅。</p> <p>このウィンドウの終了時点における S+H コンデンサでの値が、デジタル値に変換される電圧になります。この時間は、(ACQPS + 1) SYSCLK サイクルで与えられます。ACQPS は、各 SOC に対して個別に構成できるため、異なる SOC の <math>t_{SH}</math> は、同じであるとは限りません。</p> <p>注: デバイスのクロック設定に関係なく、S+H コンデンサでの値は、S+H ウィンドウ終了の約 5ns 前にキャプチャされます。</p>

表 6-22. ADC タイミング・パラメータの説明 (続き)

パラメータ	説明
$t_{LAT}$	S+H ウィンドウ終了から、ADC 結果が ADCRESULTx レジスタにラッチされるまでの時間。 この時間より前に ADCRESULTx レジスタを読み取った場合、前回の変換結果が返されます。
$t_{EOC}$	S+H ウィンドウ終了から、次の ADC 変換を開始できる S+H ウィンドウまでの時間。その後は、変換結果がラッチされる前にサンプリングを開始できます。
$t_{INT}$	S+H ウィンドウの終了から ADCINT フラグが設定されるまでの時間 (そのように構成されている場合)。 ADCCTL1 レジスタの INTPULSEPOS ビットが設定されている場合、 $t_{INT}$ は変換 (EOC) 信号の終了時点と一致します。 INTPULSEPOS ビットが 0 の場合、 $t_{INT}$ は、S+H ウィンドウの終了時点と一致します。 $t_{INT}$ によって ADC 結果レジスタの読み取りが () トリガされる場合、結果がラッチされた後に読み取りが発生するように注意する必要があります (そうでなければ、前回の結果が読み取られます)。 INTPULSEPOS ビットが 0 であり、ADCINTCYCLE レジスタの OFFSET フィールドが 0 でない場合、ADCINT フラグが設定される前に、OFFSET SYSCLK サイクルの遅延が発生します。この遅延時間を使えば、ちょうどサンプリングの用意ができた時点で ISR に入ることができます。

表 6-23. 12 ビット・モードでの ADC タイミング

ADCCLK プリスケール		SYSCLK サイクル			
ADCCTL2. PRESCALE	プリスケール比	$t_{EOC}$	$t_{LAT}$	$t_{INT}$ (Early) <sup>(1)</sup>	$t_{INT}$ (Late)
0	1	11	13	0	11
2	2	21	23	0	21
4	3	31	34	0	31
6	4	41	44	0	41
8	5	51	55	0	51
10	6	61	65	0	61
12	7	71	76	0	71
14	8	81	86	0	81

- (1) デフォルトでは、INTPULSEPOS が 0 の場合、S+H ウィンドウの後 1 SYSCLK サイクル経過してから  $t_{INT}$  が発生します。これは、ADCINTCYCLE レジスタの OFFSET フィールドに書き込むことで変更できます。

## 6.12.4 温度センサ

### 6.12.4.1 温度センサの電気的データおよびタイミング

温度センサを使用して、デバイスの接合部温度を測定できます。温度センサは、ADC への内部接続を介してサンプリングされ、テキサス・インスツルメンツが提供するソフトウェアを使用して温度に変換されます。温度センサをサンプリングする場合、ADC は、「温度センサの特性」表に示すアクイジション時間を満たす必要があります。

#### 6.12.4.1.1 温度センサの特性

推奨動作条件範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
T <sub>acc</sub>	温度精度	内部リファレンス (-40°C~30°C)	-15	±2	15	°C
		内部リファレンス (30°C~85°C)	-9	±2	7	°C
		内部リファレンス (85°C~125°C)	-5	±2	8	°C
		内部リファレンス (125°C~140°C)	-6	±2	12	°C
		外部リファレンス (-40°C~30°C)	-8	±2	10	°C
		外部リファレンス (30°C~140°C)	-5	±2	8	°C
t <sub>startup</sub>	スタートアップ時間 (TSNSCTL[ENABLE] から温度センサのサンプリングまで)			500		µs
t <sub>acq</sub>	ADC アクイジション時間		450			ns

### 6.12.5 コンパレータ・サブシステム (CMPSS)

コンパレータ・サブシステム (CMPSS) は、アナログ・コンパレータとサポート回路で構成されており、ピーク電流モード制御、スイッチ・モード電源、力率補正、電圧トリップ監視などの電源アプリケーションに便利です。

このデバイスには、CMPSS モジュールの 2 つのバリエーション、CMPSS および CMPSS\_LITE が含まれています。これらのモジュールのアーキテクチャは共通ですが、一部の機能はフル CMPSS バリエーションでのみサポートされ、CMPSS\_LITE ではサポートされていません。

コンパレータ・サブシステムは、多数のモジュールで構築されています。各サブシステムには、2 つのコンパレータ、2 つのリファレンス 12 ビット DAC (CMPSS\_LITE インスタンスは有効ビット数 9.5 ビットのリファレンス DAC)、2 つのデジタル・フィルタが含まれています。サブシステムには、ランプ生成器も 1 つ含まれています (フル CMPSS モジュールのみ、CMPSS\_LITE インスタンスではサポートなし)。各モジュール内のコンパレータには、「H」または「L」の表記があります。この場合、「H」と「L」はそれぞれ「High」(ハイ)と「Low」(ロー)を表します。各コンパレータは、正入力の電圧が負入力の電圧よりも高いかどうかを示すデジタル出力を生成します。コンパレータの正入力、外部ピンから駆動されます (CMPSS で利用可能なマルチプレクサ オプションについては、『TMS320F280013x リアルタイム マイクロコントローラ テクニカル リファレンス マニュアル』の「アナログ・サブシステム」の章を参照してください)。負入力は、外部ピンまたはプログラマブル・リファレンス 12 ビット DAC によって駆動できます。各コンパレータ出力は、プログラム可能なデジタル・フィルタを通過させることで、不要なトリップ信号を除去できます。フィルタリングが不要な場合は、フィルタなしの出力も使用できます。オプションで、サブシステムのハイ・コンパレータのリファレンス 12 ビット DAC 値の制御にランプ生成器回路を使用できます (フル CMPSS モジュールのみ、CMPSS\_LITE インスタンスではサポートなし)。

各 CMPSS には、次のものが含まれます。

- 2 つのアナログ・コンパレータ
- 2 つのプログラマブル・リファレンス 12 ビット DAC (CMPSS\_LITE インスタンスの有効ビット数 9.5 ビットの DAC)
- 1 つのランプ生成器 (フル CMPSS モジュールのみ、CMPSS\_LITE インスタンスではサポートなし)
- 2 つのデジタル・フィルタ、最大フィルタ・クロック・プリスケール 65536
- サブモジュールを EPWMSYNCPER と同期可能
- EPWMBLANK によりクリア信号を拡張可能
- 出力を SYSCLK と同期可能
- 出力をラッチ可能
- 出力を反転可能
- 入力にヒステリシスを使用するオプション
- コンパレータの負入力を外部信号またはリファレンス DAC で駆動するオプション
- 外部ピンでロー・コンパレータ DAC 出力である CMPx\_DACL を使用するオプション (一部のインスタンスのみ、比較機能との同時使用は不可)

#### 6.12.5.1 CMPSS モジュールのバリエーション

このデバイスを構成する CMPSS モジュールには、次の 2 種類があります: CMPSS (完全型モジュール) および CMPSS\_LITE (機能と性能の削減型モジュール)。これら 2 種類間での機能の違いを表 6-24 にまとめます。

表 6-24. CMPSS と CMPSS\_LITE の機能比較

機能	CMPSS	CMPSS_LITE
High および Low コンパレータ	あり	あり
デュアル 12 ビット・リファレンス DAC	あり	あり (有効 9.5 ビット)
DAC ランプ生成	あり	なし
外部ピンの低 DAC 出力	あり (一部の場合)	なし
デジタル・フィルタ	あり	あり
性能	完全な性能 (「CMPSS コンパレータの電気的特性」の表を参照)	一部削減された性能 (「CMPSS_LITE コンパレータの電気的特性」表を参照)

### 6.12.5.2 CMPx\_DACL

一部の CMPSS モジュールのインスタンスでは、DAC 出力からピンとの間でバッファが利用できます。この CMPSS モジュールからの CMPx\_DACL 出力では、指定された CMPSS モジュールのローサイド DAC を使用します。CMPSS インスタンスからの DAC 出力を使用する場合、その CMPSS モジュールの他の機能はすべて使用できなくなります。

特定のデバイスで利用可能な CMPx\_DACL のインスタンスについては、「アナログ・ピンと内部接続」の表で、「DAC」列を参照してください。

DAC 出力の各機能については、「CMPx\_DACL のバッファ付き出力の電気的特性」セクションを参照してください。

### 6.12.5.3 CMPSS 接続図




図 6-47. CMPSS の接続

### 6.12.5.4 ブロック図

CMPSS のブロック図を 図 6-48 に示します。CMPSS\_LITE のブロック図を 図 6-49 に示します。

- ePWMトリップ応答のために、CTRIPx (x = H または L) 信号は、ePWM クロスバーに接続されています。ePWM クロスバーのマルチプレクサ構成の詳細については、『TMS320F280013x リアルタイム マイクロコントローラ テクニカル リファレンス マニュアル』の「拡張パルス幅変調器 (ePWM)」の章を参照してください。
- CTRIPxOUTx (x = H または L) 信号は、外部信号用に出力クロスバーに接続されています。出力クロスバーのマルチプレクサ構成の詳細については、『TMS320F280013x リアルタイム マイクロコントローラ テクニカル リファレンス マニュアル』の「汎用入出力 (GPIO)」の章を参照してください。




図 6-48. CMPSS モジュールのブロック図




図 6-49. CMPSS\_LITE モジュールのブロック図

各リファレンス 12 ビット DAC は、それぞれのコンパレータの負入力にリファレンス電圧を駆動するように構成できます。一部の CMPSS インスタンスでは、低 DAC 出力をピンに配線して、外部 DAC として動作させることもできます。この場合、CMPSS モジュールの他の機能は、高 DAC、両方のコンパレータ、ランプ生成器、デジタル・フィルタを含めていずれも使用できません。リファレンス 12 ビット DAC を 図 6-50 に示します。




図 6-50. リファレンス DAC のブロック図

### 6.12.5.5 CMPSS の電氣的データおよびタイミング

#### 6.12.5.5.1 CMPSS コンパレータの電氣的特性

推奨動作条件範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
TPU	パワーアップ時間				500	μs
コンパレータ入力 (CMPINxx) 範囲			0		VDDA	V
入力換算オフセット誤差		低同相モード、反転入力は 50mV に設定	-20		20	mV
ヒステリシス <sup>(1)</sup>	1x		4	12	20	LSB
	2x		17	24	33	
	3x		25	36	50	
	4x		30	48	67	
応答時間 (CMPINx 入力から ePWM クロスバーまたは出力クロスバーの出力までの遅延)		ステップ応答		21	60	ns
		ランプ応答 (1.65V/μs)		26		
		ランプ応答 (8.25mV/μs)		30		ns
PSRR	電源除去比	最高 250kHz		46		dB
CMRR	同相除去比		40			dB

(1) 適用するヒステリシスの大きさを決定するための基準として、CMPSS DAC を使用します。したがって、ヒステリシスは CMPSS DAC リファレンス電圧に応じてスケールされます。ヒステリシスは、すべてのコンパレータ入力ソース構成で使用できます。

#### 6.12.5.5.2 CMPSS\_LITE コンパレータの電氣的特性

推奨動作条件範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
TPU	パワーアップ時間	バンドギャップはディセーブル			500	μs
コンパレータ入力 (CMPINxx) 範囲			0		VDDA	V
入力換算オフセット誤差		AIO/AGPIO 経由の入力同相モード = VDDA の 5%~95%	-20		20	mV
ヒステリシス <sup>(1)</sup>	1x		2	10	19	mV
	2x		8	20	34	
	3x		15	30	51	
	4x		20	41	70	
	5x		26	52	88	
	6x		32	64	109	
	7x		38	77	131	
応答時間 (CMPINx 入力から ePWM クロスバーまたは出力クロスバーの出力までの遅延)		ステップ応答		21	40	ns
		ランプ応答 (1.65V/μs)		26		
		ランプ応答 (8.25mV/μs)		30		
PSRR	電源除去比	最高 250kHz		46		dB
CMRR	同相除去比		40			dB

(1) ヒステリシスは、すべてのコンパレータ入力ソース構成で使用できます。

### CMPSS コンパレータの入力換算オフセットとヒステリシス




図 6-51. CMPSS コンパレータの入力換算オフセット




図 6-52. CMSS コンパレータのヒステリシス

#### 6.12.5.5.3 CMPSS DAC の静的電気特性

推奨動作条件範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
CMPSS DAC 出力範囲	内部リファレンス	0		VDDA	V
静的オフセット誤差 <sup>(1)</sup>		-25		25	mV
静的ゲイン誤差 <sup>(1)</sup>		-2		2	% (対 FSR)
静的 DNL	エンドポイント補正	>-1		4	LSB
静的 INL	エンドポイント補正	-16		16	LSB
セトリング時間	フルスケール出力変化後 1LSB にセトリング			1	μs
分解能			12		ビット
CMPSS DAC 出力の外乱 <sup>(2)</sup>	コンパレータのトリップまたは CMPSS DAC コードの変化によって、同じ CMPSS モジュール内で発生する誤差	-100		100	LSB
CMPSS DAC の外乱時間 <sup>(2)</sup>				200	ns

(1) コンパレータの入力換算誤差を含みます。

(2) コンパレータのトリップ後、一定時間にわたって CMPSS DAC 出力に外乱誤差が生じることがあります。

#### 6.12.5.5.4 CMPSS\_LITE DAC の静的電気特性

推奨動作条件範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
CMPSS DAC 出力範囲		0		VDDA	V
静的オフセット誤差 <sup>(1)</sup>		-25		25	mV
静的ゲイン誤差 <sup>(1)</sup>		-0.5		0.5	% (対 FSR)
静的 DNL	エンドポイント補正	-5		5	LSB (12 ビット)
静的 INL	エンドポイント補正	-7		7	LSB (12 ビット)

#### 6.12.5.5.4 CMPSS\_LITE DAC の静的電気特性 (続き)

推奨動作条件範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
静的 TUE (総合未調整誤差)			35		mV
セトリング時間	フルスケール出力変化後 1LSB にセトリング		1		μs
分解能 <sup>(2)</sup>			12		ビット

- (1) コンパレータの入力換算誤差を含みます。
- (2) 単調応答の 9.5 ビット有効分解能

#### 6.12.5.5.5 CMPSS の説明用グラフ




図 6-53. CMPSS DAC の静的オフセット




図 6-54. CMPSS DAC の静的ゲイン




図 6-55. CMPSS DAC の静的直線性

#### 6.12.5.5.6 CMPSS DAC の動的誤差

ランプ生成器を使用して内部 DAC を制御する場合、ステップ・サイズはアプリケーションのニーズに応じて変わることがあります。DAC のステップ・サイズはフルスケールの遷移より小さいため、セトリング時間は「CMPSS DAC の静的電気特性」の表に記載されている電氣的仕様よりも改善されます。次の式と 図 6-56 は、RAMPxDECVALA の値に基づいて、想定される理想との電圧の誤差に関する指針を示しています。

$$DYNAMICERROR = (m \times RAMPxDECVALA) + b \quad (3)$$

表 6-25. DAC の最大動的誤差項

式のパラメータ	最小値 (LSB)	最大値 (LSB)
m	0.10	0.18
b	3.7	5.6

注

上記の誤差項は、ターゲット・デバイスの最大 SYSCLK に基づいています。最大 SYSCLK を下回る場合は、それに応じて「m」の誤差項をスケーリングする必要があります。




図 6-56. CMPSS DAC の動的誤差

### 6.12.5.5.7 CMPx\_DACL のバッファ付き出力の動作条件

推奨動作条件範囲内 (特に記述のない限り)<sup>(1)</sup>

パラメータ		テスト条件	最小値	標準値	最大値	単位
R <sub>L</sub>	抵抗性負荷 <sup>(2)</sup>		5			kΩ
C <sub>L</sub>	容量性負荷				100	pF
V <sub>OUT</sub>	有効出力電圧範囲 <sup>(3)</sup>	R <sub>L</sub> = 5kΩ	0.3		VDDA - 0.3	V
		R <sub>L</sub> = 1kΩ	0.6		VDDA - 0.6	V
リファレンス電圧 <sup>(4)</sup>		VREFHI	2.4	2.5 または 3.0	VDDA	V

- (1) 特に記述のない限り、標準値は VREFHI = 3.3V および VREFLO = 0V で測定されます。最小値と最大値は、VREFHI = 2.5V および VREFLO = 0V でテストまたは特性評価しています。
- (2) DAC は最小 1kΩ の抵抗性負荷を駆動できますが、出力範囲は制限されます。
- (3) これは DAC の線形出力範囲です。DAC はこの範囲外の電圧を生成できますが、バッファがあるので出力電圧は線形ではありません。
- (4) 最高の PSRR 性能を得るには、VREFHI を VDDA よりも低くする必要があります。

### 6.12.5.5.8 CMPx\_DACL のバッファ付き出力の電気的特性

推奨動作条件範囲内 (特に記述のない限り)<sup>(1)</sup>

パラメータ	テスト条件	最小値	標準値	最大値	単位
<b>全般</b>					
分解能 <sup>(4)</sup>			12		ビット
ロード・レギュレーション		-1		1	mV/V
グリッチ・エネルギー			1.5		V-ns

### 6.12.5.5.8 CMPx\_DACL のバッファ付き出力の電気的特性 (続き)

推奨動作条件範囲内 (特に記述のない限り)<sup>(1)</sup>

パラメータ		テスト条件	最小値	標準値	最大値	単位
電圧出力セトリング時間、フルスケール		0.3V から 3V への遷移後 2LSB にセトリング			2	μs
電圧出力セトリング時間、1/4 フルスケール		0.3V から 0.75V への遷移後 2LSB にセトリング			1.6	μs
電圧出力スルーレート		0.3V から 3V への遷移時のス ルーレート	2.8		4.5	V/μs
負荷過渡セトリング時間		5kΩ 負荷			328	ns
TPU	パワーアップ時間	バンドギャップはディセーブル			500	μs
<b>DC 特性</b>						
オフセット	オフセット誤差		-100		100	mV
ゲイン	ゲイン誤差 <sup>(2)</sup>		-1.5		1.5	% (対 FSR)
DNL	微分非直線性	エンドポイント補正	-2		2	LSB (12 ビッ ト)
INL	積分非直線性	エンドポイント補正	-7		7	LSB (12 ビッ ト)
<b>AC 特性</b>						
出力ノイズ		100Hz~100kHz の積分ノイズ		600		μVrms
		10kHz でのノイズ密度		800		nVrms/√Hz
SNR	信号対雑音比	1kHz、200KSPS		64		dB
THD	全高調波歪み	1kHz、200KSPS		-64.2		dB
SFDR	スプリアス・フリー・ダイナミック・ レンジ	1kHz、200KSPS		66		dB
SINAD	信号対雑音+歪み比	1kHz、200KSPS		61.7		dB
PSRR	電源除去比 <sup>(3)</sup>	DC		70		dB
		100kHz		30		dB

- (1) 特に記述のない限り、標準値は VREFHI = 3.3V および VREFLO = 0V で測定されます。最小値と最大値は、VREFHI = 2.5V および VREFLO = 0V でテストまたは特性評価しています。
- (2) ゲイン誤差は、線形出力範囲について計算しています。
- (3) VREFHI = 3.2V、VDDA = 3.3V DC + 100mV 正弦波。
- (4) 11 ビット有効 (単調応答)。


## 6.13 制御ペリフェラル

### 6.13.1 拡張パルス幅変調器 (ePWM)

ePWM ペリフェラルは、民生用および産業用機器で採用されている多くのパワー・エレクトロニクス・システムを制御するための重要な要素です。ePWM タイプ 4 モジュールは、個別のリソースが連携してシステムを形成するしくみによって、小さいモジュールからペリフェラルを構築して、最小限の CPU オーバーヘッドで複合パルス幅波形を生成できます。ePWM タイプ 4 モジュールの主な特長として、複合波形生成、デッドバンド生成、柔軟な同期方式、高度なトリップ・ゾーン機能、グローバル・レジスタ・リロード機能が挙げられます。

デバイスの ePWM と eCAP の同期スキームにより、ePWM および eCAP モジュールの分割に柔軟性が生まれ、モジュール内でのローカルな同期が可能になります。

ePWM モジュールを [図 6-57](#) に示します。[図 6-58](#) に、ePWM トリップ入力の接続を示します。



A. これらのイベントは、TRIPIN 入力のレベルに基づいて、ePWM デジタル比較 (DC) サブモジュールによって生成されます。

図 6-57. ePWM サブモジュールおよび重要な内部信号の相互接続




図 6-58. ePWM トリップ入力の接続

### 6.13.1.1 制御ペリフェラルの同期

デバイスの ePWM と eCAP の同期スキームにより、ePWM および eCAP モジュールの分割に柔軟性が生まれ、モジュール内でのローカルな同期が可能になります。図 6-59 に、この同期スキームを示します。




図 6-59. 同期チェーンのアーキテクチャ

### 6.13.1.2 ePWM の電氣的データおよびタイミング

入力クオリファイヤのパラメータの説明については、「汎用入力のタイミング要件」表を参照してください。

#### 6.13.1.2.1 ePWM のタイミング要件

		最小値	最大値	単位
$t_{w(SYNCIN)}$	同期入力パルス幅	非同期	$2t_{c(EPWMCLK)}$	サイクル
		同期	$2t_{c(EPWMCLK)}$	
		入力クオリファイヤあり	$1t_{c(EPWMCLK)} + t_{w(IQSW)}$	

#### 6.13.1.2.2 ePWM のスイッチング特性

推奨動作条件範囲内 (特に記述のない限り)

パラメータ <sup>(1)</sup>		最小値	最大値	単位
$t_w(PWM)$	パルス幅、PWMx 出力 High/Low	20		ns
$t_w(SYNCOUT)$	同期出力パルス幅	$8t_{c(SYSClk)}$		サイクル
$t_d(TZ-PWM)$	遅延時間、トリップ入力アクティブから PWM 強制 High まで 遅延時間、トリップ入力アクティブから PWM 強制 Low まで 遅延時間、トリップ入力アクティブから PWM ハイ・インピーダンスまで		25	ns

(1) ピンの負荷は 20pF。


#### 6.13.1.2.3 トリップ・ゾーン入力のタイミング

入力クオリファイヤのパラメータの説明については、「汎用入力のタイミング要件」表を参照してください。

##### 6.13.1.2.3.1 トリップ・ゾーン入力のタイミング要件

		最小値	最大値	単位
$t_w(TZ)$	パルス幅、 $\overline{TZx}$ 入力 Low	非同期	$1t_{c(EPWMCLK)}$	サイクル
		同期	$2t_{c(EPWMCLK)}$	サイクル
		入力クオリファイヤあり	$1t_{c(EPWMCLK)} + t_{w(IQSW)}$	サイクル

##### 6.13.1.2.3.2 PWM ハイ・インピーダンス特性のタイミング図



A.  $\overline{TZ}$ :  $\overline{TZ1}$ ,  $\overline{TZ2}$ ,  $\overline{TZ3}$ , TRIP1~TRIP12

B. PWM は、デバイスのすべての PWM ピンのことです。 $\overline{TZ}$  が High になった後の PWM ピンの状態は、PWM 回復ソフトウェアによって異なります。

図 6-60. PWM ハイ・インピーダンス特性

### 6.13.2 高分解能パルス幅変調器 (HRPWM)

HRPWM は、複数のディレイ・ラインを 1 つのモジュールに統合し、専用のキャリブレーション・ディレイ・ラインを使用して、簡素化されたキャリブレーション・システムを実現しています。それぞれの ePWM モジュールに、2 つの HR 出力があります。

- チャンネル A の HR デューティおよびデッドバンド制御
- チャンネル B の HR デューティおよびデッドバンド制御

HRPWM モジュールは、従来のデジタル PWM 方式を使用した場合よりもはるかに優れた PWM 分解能 (時間の粒度) を提供します。HRPWM モジュールの主な特長は次のとおりです。

- 従来のデジタル PWM の時間分解能性能を大幅に拡張します
- この機能は、シングル・エッジ (デューティ・サイクルおよび位相シフト制御) およびデュアル・エッジ (周波数 / 周期変調制御) の両方で使用できます。
- ePWM モジュールの比較 A、比較 B、位相、周期、デッドバンド・レジスタを拡張することにより、より細かい時間粒度制御またはエッジの位置設定を制御します。

#### 6.13.2.1 HRPWM の電気的データおよびタイミング

##### 6.13.2.1.1 高分解能 PWM の特性

パラメータ	最小値	標準値	最大値	単位
マイクロ・エッジ・ポジショニング (MEP) ステップ・サイズ <sup>(1)</sup>		150	310	ps

- (1) MEP ステップ・サイズは、高温かつ  $V_{DD}$  の最小電圧で、最大になります。温度の上昇および電圧の低下に伴って、MEP ステップ・サイズが増加し、温度の低下および電圧の上昇に伴って減少します。  
HRPWM 機能を使用するアプリケーションでは、MEP 係数最適化 (SFO) 推定ソフトウェア機能を使用する必要があります。最終アプリケーションで SFO 機能を使用する方法の詳細については、テキサス・インスツルメンツのソフトウェア・ライブラリを参照してください。SFO 機能は、HRPWM の動作中に、SYSCLK 周期あたりの MEP ステップ数を動的に推定するのに役立ちます。

### 6.13.3 外部 ADC 変換開始の電気的データおよびタイミング

#### 6.13.3.1 外部 ADC 変換開始のスイッチング特性

推奨動作条件範囲内 (特に記述のない限り)

パラメータ	最小値	最大値	単位
$t_w(\text{ADCSOCL})$	パルス幅、ADCSOCxO Low	$32t_{c}(\text{SYSCLK})$	サイクル

#### 6.13.3.2 ADCSOCAO または ADCSOCBO のタイミング図




図 6-61. ADCSOCAO または ADCSOCBO のタイミング

#### 6.13.4 拡張キャプチャ (eCAP)

eCAP モジュールの特長は次のとおりです。

- 回転機械の速度測定 (たとえば、歯付きスプロケットをホール・センサで検知)
- 位置センサ・パルス間の経過時間測定
- パルス列信号の周期およびデューティ・サイクル測定
- デューティ・サイクル符号化電流 / 電圧センサから得られた電流または電圧振幅の復号

この章で説明する eCAP モジュールの特長は次のとおりです。

- 4 つのイベント・タイムスタンプ・レジスタ (各 32 ビット)
- 最大 4 つの順序付きタイムスタンプ・キャプチャ・イベントのエッジ極性選択
- 4 つのイベントのいずれかが発生したときの割り込み
- 最大 4 つのイベント・タイムスタンプのシングルショット・キャプチャ
- 深さ 4 の循環バッファでのタイムスタンプの連続モード・キャプチャ
- 絶対タイムスタンプ・キャプチャ
- 差分 (デルタ) モード・タイムスタンプ・キャプチャ
- キャプチャ・モードで使用しない場合、eCAP モジュールを単一チャンネル PWM 出力として構成可能

タイプ 1 の eCAP におけるキャプチャ機能は、タイプ 0 の eCAP を拡張したものであり、以下の機能が追加されています。

- イベント・フィルタ・リセット・ビット
  - ECCTL2[CTRFILTRESET] に 1 を書き込むと、イベント・フィルタ、モジュロ・カウンタ、および保留中の割り込みフラグがクリアされます。初期化とデバッグの際は、このビットのリセットが役立ちます。
- モジュロ・カウンタのステータス・ビット
  - モジュロ・カウンタ (ECCTL2 [MODCNRSTS]) は、どのキャプチャ・レジスタを次にロードするかを示します。タイプ 0 の eCAP には、モジュロ・カウンタの現在の状態を知る方法はありませんでした。
- 入力マルチプレクサ
  - ECCTL0 [INPUTSEL] は、128 の入力信号のいずれかを選択します。詳細については、『TMS320F280013x リアルタイム・マイクロコントローラ・テクニカル・リファレンス・マニュアル』の「拡張キャプチャ (eCAP)」の章にある「eCAP のデバイス・ピンの構成」を参照してください。
- EALLOW 保護
  - 重要なレジスタに EALLOW 保護が追加されました。タイプ 0 とのソフトウェア互換性を維持するには、DEV\_CFG\_REGS.ECAPTYPE で、これらのレジスタを保護しないように構成します。

タイプ 2 の eCAP におけるキャプチャ機能は、タイプ 1 の eCAP を拡張したものであり、以下の機能が追加されています。

- ECAPxSYNCINSEL レジスタを追加
  - 外部 SYNCIN を選択するために、各 eCAP に ECAPxSYNCINSEL レジスタが追加されています。すべての eCAP は、個別の SYNCIN 信号を使用できます。

6.13.4.1 eCAP のブロック図




図 6-62. eCAP のブロック図

### 6.13.4.2 eCAP の同期

eCAP の各モジュールは、共通の SYNCIN ソースを選択することで、互いに同期させることができます。eCAP 用の SYNCIN ソースには、ソフトウェア同期入力と外部同期入力のどちらかを使用できます。外部同期入力信号は、EPWM、eCAP、またはクロスバーのいずれかから供給されます。SYNC 信号は、図 6-63 に示すように、ECAPx の ECAPxSYNCINSEL[SEL] ビットでの選択によって定義されます。




図 6-63. eCAP の同期方式

### 6.13.4.3 eCAP の電気的データおよびタイミング

#### 6.13.4.3.1 eCAP のタイミング要件

			最小値	公称値	最大値	単位
$t_{w(CAP)}$	キャプチャ入力パルス幅	非同期	$2t_{c(SYSCLK)}$			ns
		同期	$2t_{c(SYSCLK)}$			
		入力クオリファイヤあり	$1t_{c(SYSCLK)} + t_{w(IQSW)}$			

#### 6.13.4.3.2 eCAP のスイッチング特性

推奨動作条件範囲内 (特に記述のない限り)

パラメータ		最小値	標準値	最大値	単位
$t_{w(APWM)}$	パルス幅、APWMx 出力 High/Low	20			ns

### 6.13.5 拡張直交エンコーダ・パルス (eQEP)

このデバイスの eQEP モジュールは Type 2 です。eQEP インターフェースは、高性能な動作位置制御システムで 사용되는回転機械から位置、方向、速度などの情報を取得するために、リニアまたはロータリ・インクリメンタル・エンコーダとの直接のインターフェイスになります。

eQEP ペリフェラルには、以下の主要な機能ユニットが含まれています (図 6-64 を参照)。

- 各ピンの入力クオリファイヤをプログラム可能 (GPIO MUX の一部)
- 直交デコーダ・ユニット (QDU)
- 位置測定用の位置カウンタおよび制御ユニット (PCCU)
- 低速度測定用の直交エッジ・キャプチャ・ユニット (QCAP)
- 速度および周波数測定用のユニット・タイム・ベース (UTIME)
- ストール検出用ウォッチドッグ・タイマ (QWDOG)
- 直交モード・アダプタ (QMA)




図 6-64. eQEP のブロック図

### 6.13.5.1 eQEP の電氣的データおよびタイミング

入力クオリファイヤのパラメータの説明については、「汎用入力のタイミング要件」表を参照してください。

#### 6.13.5.1.1 eQEP のタイミング要件

			最小値	最大値	単位
$t_{w(QEPP)}$	QEP 入力周期	同期 <sup>(1)</sup>	$2t_{c(SYSCLK)}$		サイクル
		入力クオリファイヤにより同期	$2[1t_{c(SYSCLK)} + t_{w(IQSW)}]$		
$t_{w(INDEXH)}$	QEP インデックス入力 High 時間	同期 <sup>(1)</sup>	$2t_{c(SYSCLK)}$		サイクル
		入力クオリファイヤにより同期	$2t_{c(SYSCLK)} + t_{w(IQSW)}$		
$t_{w(INDEXL)}$	QEP インデックス入力 Low 時間	同期 <sup>(1)</sup>	$2t_{c(SYSCLK)}$		サイクル
		入力クオリファイヤにより同期	$2t_{c(SYSCLK)} + t_{w(IQSW)}$		
$t_{w(STROBH)}$	QEP ストローブ High 時間	同期 <sup>(1)</sup>	$2t_{c(SYSCLK)}$		サイクル
		入力クオリファイヤにより同期	$2t_{c(SYSCLK)} + t_{w(IQSW)}$		
$t_{w(STROBL)}$	QEP ストローブ入力 Low 時間	同期 <sup>(1)</sup>	$2t_{c(SYSCLK)}$		サイクル
		入力クオリファイヤにより同期	$2t_{c(SYSCLK)} + t_{w(IQSW)}$		

(1) eQEP モジュールの入力ピンでは、GPIO の GPxQSELn 非同期モードは使用できません。

#### 6.13.5.1.2 eQEP のスイッチング特性

推奨動作条件範囲内 (特に記述のない限り)

パラメータ		最小値	最大値	単位
$t_{d(CNTR)_{xin}}$	遅延時間、外部クロックからカウンタ・インクリメントまで		$5t_{c(SYSCLK)}$	サイクル
$t_{d(PCS-OUT)_{QEP}}$	遅延時間、QEP 入力エッジから位置比較同期出力まで		$7t_{c(SYSCLK)}$	サイクル

## 6.14 通信ペリフェラル

### 6.14.1 CAN (Controller Area Network)

---

#### 注

CAN モジュールは、*DCAN* と呼ばれる IP を使用します。このドキュメントでは、このペリフェラルに言及するとき、*CAN* および *DCAN* という呼称を同じように使っています。

---

CAN モジュールの主な機能は次のとおりです。

- ISO11898-1 に準拠 (Bosch® CAN プロトコル仕様 2.0 A および B)
- 最大 1Mbps のビット・レート
- 複数のクロック・ソースに対応
- 32 個のメッセージ・オブジェクト (メールボックス)。それぞれに次の特長があります。
  - 受信または送信として構成可能
  - 標準 (11 ビット) または拡張 (29 ビット) の識別子で構成可能
  - プログラム可能な識別子受信マスクをサポート
  - データ・フレームおよびリモート・フレームをサポート
  - 0~8 バイトのデータを保持
  - 構成およびデータ RAM のパリティチェック
- 各メッセージ・オブジェクトに個別の識別子マスク
- メッセージ・オブジェクト用のプログラム可能な FIFO モード
- プログラム可能なループバック・モードによる自己テスト動作
- デバッグをサポートするためのサスペンド・モード
- ソフトウェアによるモジュール・リセット
- バス・オフ状態の後、プログラマブル 32 ビット・タイマにより自動的にバス・オン
- 2 つの割り込みライン

---

#### 注

100MHz の CAN ビット・クロックの場合、可能な最小のビット・レートは 3.90625Kbps です。

---

---

#### 注

オンチップの発振器の精度は、INTOSC の特性表に記載されています。CAN ビットのタイミング設定、ビット・レート、バス長、伝搬遅延などのパラメータによっては、この発振器の精度が CAN プロトコルの要件を満たさない場合があります。この状況では、外部クロック・ソースを使用する必要があります。

---

CAN のブロック図を [図 6-65](#) に示します。




図 6-65. CAN ブロック図

### 6.14.2 I2C (Inter-Integrated Circuit)

I2C モジュールの主な機能は次のとおりです。

- NXP Semiconductors の I<sup>2</sup>C バス規格 (バージョン 2.1) に準拠:
  - 8 ビット形式の転送をサポート
  - 7 ビットおよび 10 ビットのアドレッシング・モード
  - ゼネラル・コール
  - START バイト・モード
  - 複数のマスタ・トランスミッタとスレーブ・レシーバをサポート
  - 複数のスレーブ・トランスミッタとマスタ・レシーバをサポート
  - マスタ送信 / 受信、受信 / 送信の組み合わせモード
  - 10Kbps~400Kbps のデータ転送レート (ファスト・モード)
- 以下と互換性のある電圧スレッシュホールドをサポート:
  - SMBus 2.0 以下
  - PMBus 1.2 以下
- 1 つの 16 バイト受信 FIFO と、1 つの 16 バイト送信 FIFO
- 2 つの ePIE 割り込みをサポート
  - I2Cx 割り込み – 以下のいずれかの条件で、I2Cx 割り込みを生成するように構成できます。
    - 送信準備完了
    - 受信準備完了
    - レジスタ・アクセス準備完了
    - アクノリッジなし
    - 調停消失
    - ストップ条件検出
    - スレーブとしてアドレス指定
  - I2Cx\_FIFO 割り込み:
    - 送信 FIFO 割り込み
    - 受信 FIFO 割り込み
- モジュールのイネーブルおよびディセーブル機能
- フリー・データ・フォーマット・モード

図 6-66 に、I2C ペリフェラル・モジュールがデバイス内でどのようにインターフェイスするかを示します。




図 6-66. I2C ペリフェラル・モジュール・インターフェイス

### 6.14.2.1 I2C の電氣的データおよびタイミング

#### 注

すべての I2C プロトコルのタイミング仕様を満たすには、I2C モジュールのクロックを 7MHz～12MHz の範囲で構成する必要があります。

I2C の標準タイミングを満たすには、プルアップ抵抗を選択する必要があります。ほとんどの状況では、VDDIO に対する合計バス抵抗の 2.2kΩ で十分です。特定の設計のプルアップ抵抗値の評価については、『[I2C バスのプルアップ抵抗の計算](#)』アプリケーション レポートを参照してください。

#### 6.14.2.1.1 I2C のタイミング要件

番号			最小値	最大値	単位
スタンダード・モード					
T0	$f_{\text{mod}}$	I2C モジュールの周波数	7	12	MHz
T1	$t_{\text{h}}(\text{SDA-SCL})\text{START}$	ホールド時間、START 条件、SDA 立ち下がり後の SCL 立ち下がり遅延	4.0		μs
T2	$t_{\text{su}}(\text{SCL-SDA})\text{START}$	セットアップ時間、繰り返し START、SCL 立ち上がり後の SDA 立ち下がり遅延	4.0		μs
T3	$t_{\text{h}}(\text{SCL-DAT})$	ホールド時間、SCL 立ち下がり後のデータ	0		μs
T4	$t_{\text{su}}(\text{DAT-SCL})$	セットアップ時間、SCL 立ち上がり前のデータ	250 (2)		ns
T5	$t_{\text{r}}(\text{SDA})$	立ち上がり時間、SDA		1000 (1)	ns
T6	$t_{\text{r}}(\text{SCL})$	立ち上がり時間、SCL		1000 (1)	ns
T7	$t_{\text{f}}(\text{SDA})$	立ち下がり時間、SDA		300	ns
T8	$t_{\text{f}}(\text{SCL})$	立ち下がり時間、SCL		300	ns
T9	$t_{\text{su}}(\text{SCL-SDA})\text{STOP}$	セットアップ時間、STOP 条件、SCL 立ち上がり後の SDA 立ち上がり遅延	4.0		μs
T10	$t_{\text{w}}(\text{SP})$	フィルタによって抑制されるスパイクのパルス幅	0	50	ns
T11	$C_{\text{b}}$	各バス・ラインの容量性負荷		400	pF
ファスト・モード					
T0	$f_{\text{mod}}$	I2C モジュールの周波数	7	12	MHz
T1	$t_{\text{h}}(\text{SDA-SCL})\text{START}$	ホールド時間、START 条件、SDA 立ち下がり後の SCL 立ち下がり遅延	0.6		μs
T2	$t_{\text{su}}(\text{SCL-SDA})\text{START}$	セットアップ時間、繰り返し START、SCL 立ち上がり後の SDA 立ち下がり遅延	0.6		μs
T3	$t_{\text{h}}(\text{SCL-DAT})$	ホールド時間、SCL 立ち下がり後のデータ	0		μs
T4	$t_{\text{su}}(\text{DAT-SCL})$	セットアップ時間、SCL 立ち上がり前のデータ	100		ns
T5	$t_{\text{r}}(\text{SDA})$	立ち上がり時間、SDA	20	300	ns
T6	$t_{\text{r}}(\text{SCL})$	立ち上がり時間、SCL	20	300	ns
T7	$t_{\text{f}}(\text{SDA})$	立ち下がり時間、SDA	11.4	300	ns
T8	$t_{\text{f}}(\text{SCL})$	立ち下がり時間、SCL	11.4	300	ns
T9	$t_{\text{su}}(\text{SCL-SDA})\text{STOP}$	セットアップ時間、STOP 条件、SCL 立ち上がり後の SDA 立ち上がり遅延	0.6		μs
T10	$t_{\text{w}}(\text{SP})$	フィルタによって抑制されるスパイクのパルス幅	0	50	ns
T11	$C_{\text{b}}$	各バス・ラインの容量性負荷		400	pF

- (1) 立ち上がり時間を最小化するため、正味 2.2kΩ のプルアップ抵抗のオーダーで SDA と SCL の両方のバスラインに強力なプルアップを使用することを推奨します。また、SCL ピンと SDA ピンの両方に使用するプルアップ抵抗の値を一致させることを推奨します。

(2) C2000 I2C はファースト モード デバイスです。I2C をスタンダード モードのホストでターゲットトランスミッタとして使用する場合には制限がありません。詳細については、『TMS320F280013x リアルタイム MCU シリコン エラッタ』を参照してください。

#### 6.14.2.1.2 I2C のスイッチング特性

推奨動作条件範囲内 (特に記述のない限り)

番号	パラメータ		テスト条件	最小値	最大値	単位
スタンダード・モード						
S1	$f_{SCL}$	SCL クロック周波数		0	100	kHz
S2	$T_{SCL}$	SCL クロック周期		10		$\mu s$
S3	$t_w(SCLL)$	パルス幅、SCL クロック Low		4.7		$\mu s$
S4	$t_w(SCLH)$	パルス幅、SCL クロック High		4.0		$\mu s$
S5	$t_{BUF}$	STOP 条件と START 条件間のバス開放時間		4.7		$\mu s$
S6	$t_v(SCL-DAT)$	有効時間、SCL 立ち下がり後のデータ			3.45	$\mu s$
S7	$t_v(SCL-ACK)$	有効時間、SCL 立ち下がりからアクノリッジまで			3.45	$\mu s$
S8	$I_i$	ピンの入力電流	$0.1V_{bus} < V_i < 0.9V_{bus}$	-10	10	$\mu A$
ファスト・モード						
S1	$f_{SCL}$	SCL クロック周波数		0	400	kHz
S2	$T_{SCL}$	SCL クロック周期		2.5		$\mu s$
S3	$t_w(SCLL)$	パルス幅、SCL クロック Low		1.3		$\mu s$
S4	$t_w(SCLH)$	パルス幅、SCL クロック High		0.6		$\mu s$
S5	$t_{BUF}$	STOP 条件と START 条件間のバス開放時間		1.3		$\mu s$
S6	$t_v(SCL-DAT)$	有効時間、SCL 立ち下がり後のデータ			0.9	$\mu s$
S7	$t_v(SCL-ACK)$	有効時間、SCL 立ち下がりからアクノリッジまで			0.9	$\mu s$
S8	$I_i$	ピンの入力電流	$0.1V_{bus} < V_i < 0.9V_{bus}$	-10	10	$\mu A$

6.14.2.1.3 I2C のタイミング図




図 6-67. I2C のタイミング図

### 6.14.3 シリアル通信インターフェイス (SCI)

シリアル通信インターフェイス (SCI) は、一般的には UART と呼ばれる 2 線式非同期シリアル・ポートです。SCI モジュールは、CPU と、標準 NRZ (non-return-to-zero) フォーマットを使用する他の非同期ペリフェラルとの間のデジタル通信をサポートします。

SCI のレシーバおよびトランスミッタは、処理オーバーヘッドを削減するための 16 段 FIFO を備えており、それぞれ独自のイネーブル・ビットと割り込みビットを持ちます。この両方が、半二重通信用として個別に動作することも、全二重通信用として同時に動作することもできます。データの整合性を確保するために、SCI は、受信データのブレイク検出、パリティ、オーバーラン、およびフレーミングエラーをチェックします。ビット・レートは、16 ビットのボー選択レジスタにより、さまざまな速度にプログラム可能です。

SCI モジュールには次のような特長があります。

- 2 本の外部ピン:
  - SCITXD: SCI 送信出力ピン
  - SCIRXD: SCI 受信入力ピン
  - 64K までの異なるレートにプログラム可能なボーレート
- データ・ワード・フォーマット
  - 1 スタート・ビット
  - データ・ワード (1~8 ビットの範囲でワード長をプログラム可能)
  - パリティ・ビット (偶数 / 奇数 / なしを選択可能)
  - 1 または 2 ストップ・ビット
- 4 つのエラー検出フラグ: パリティ、オーバーラン、フレーム、ブレイク検出
- 2 つのウェイクアップ・マルチプロセッサ・モード: アイドル・ラインおよびアドレス・ビット
- 半二重または全二重動作
- ダブル・バッファ付きの受信および送信機能
- トランスミッタおよびレシーバの動作は、ステータス・フラグによる割り込み駆動、またはポーリング・アルゴリズムによって実現できます。
  - トランスミッタ: TXRDY フラグ (送信バッファ・レジスタは次の文字の受信準備完了) および TX EMPTY フラグ (送信シフト・レジスタは空)
  - レシーバ: RXRDY フラグ (受信バッファ・レジスタは次の文字の受信準備完了)、BRKDT フラグ (ブレイク条件発生)、RX ERROR フラグ (4 つの割り込み条件の監視)
- トランスミッタおよびレシーバの割り込み用に個別のイネーブル・ビット (BRKDT を除く)
- NRZ フォーマット
- 自動ボー検出ハードウェア・ロジック
- 16 レベルの送信および受信 FIFO

#### 注

このモジュールのすべてのレジスタは、8 ビット・レジスタです。レジスタにアクセスすると、レジスタ・データは下位バイト (ビット 7~0) になり、上位バイト (ビット 15~8) はゼロとして読み取られます。上位バイトへの書き込みは、何も影響がありません。

SCI ブロック図を [図 6-68](#) に示します。




図 6-68. SCI ブロック図

#### 6.14.4 シリアル・ペリフェラル・インターフェイス (SPI)

シリアル・ペリフェラル・インターフェイス (SPI) は、高速な同期シリアル入出力 (I/O) ポートであり、この機能により、プログラムされた長さ (1~16 ビット) のシリアル・ビット・ストリームを、プログラムされたビット転送速度でシフトして、デバイスに入力、デバイスから出力できます。SPI は、通常、MCU コントローラと、外部ペリフェラルや他のコントローラとの間の通信に使用されます。代表的なアプリケーションとして、シフト・レジスタ、ディスプレイ・ドライバ、A/D コンバータ (ADC) などのデバイスを使用した外部 I/O またはペリフェラルの拡張が挙げられます。マルチデバイス通信は、SPI のマスタまたはスレーブ動作によってサポートされています。このポートは、16 レベルの受信および送信 FIFO をサポートしており、CPU サービスのオーバーヘッドを低減できます。

SPI モジュールの主な特長は次のとおりです。

- **SPISOMI**: SPI スレーブ出力 / マスタ入力ピン
- **SPISIMO**: SPI スレーブ入力 / マスタ出力ピン
- **SPISTE**: SPI スレーブ送信イネーブルピン
- **SPICLK**: SPI シリアル・クロック・ピン
- 2 つの動作モード: マスタおよびスレーブ
- ボーレート: プログラム可能な 125 種類のレート。使用可能な最大ボーレートは、SPI ピンで使用される I/O バッファの最大速度によって制限されます。
- データ・ワード長: 1~16 データ・ビット
- 4 つのクロック方式 (クロックの極性とクロック位相ビットで制御) には、次のものがあります。
  - 位相遅延なしの立ち下がりエッジ: **SPICLK** アクティブ High。SPI は、**SPICLK** 信号の立ち下がりエッジでデータを送信し、**SPICLK** 信号の立ち上がりエッジでデータを受信します。
  - 位相遅延付きの立ち下がりエッジ: **SPICLK** アクティブ High。SPI は、**SPICLK** 信号の立ち下がりエッジより半サイクル前にデータを送信し、**SPICLK** 信号の立ち下がりエッジでデータを受信します。
  - 位相遅延なしの立ち上がりエッジ: **SPICLK** 非アクティブ Low。SPI は、**SPICLK** 信号の立ち上がりエッジでデータを送信し、**SPICLK** 信号の立ち下がりエッジでデータを受信します。
  - 位相遅延付きの立ち上がりエッジ: **SPICLK** 非アクティブ Low。SPI は、**SPICLK** 信号の立ち上がりエッジより半サイクル前にデータを送信し、**SPICLK** 信号の立ち上がりエッジでデータを受信します。
- 送受信の同時動作 (送信機能はソフトウェアで無効化可能)
- トランスミッタとレシーバの動作は、割り込み駆動またはポーリング・アルゴリズムによって実現されます。
- 16 レベルの送信 / 受信 FIFO
- 高速モード
- 遅延付き送信制御
- 3 線式 SPI モード
- 2 つの SPI モジュールを搭載したデバイスでデジタル・オーディオ・インターフェイス受信モードのための **SPISTE** 反転

図 6-69 に、SPI CPU インターフェイスを示します。




図 6-69. SPI CPU インターフェイス

#### 6.14.4.1 SPI マスタ・モードのタイミング

以下のセクションに、SPI マスタ・モードのタイミングを示します。高速モードの SPI の詳細については、『TMS320F280013x リアルタイム・マイクロコントローラ・テクニカル・リファレンス・マニュアル』の「シリアル・ペリフェラル・インターフェイス (SPI)」の章を参照してください。

#### 注

SPI 高速モードのすべてのタイミング・パラメータは、SPICLK、SPISIMO、SPISOMI の負荷容量を 5pF と仮定しています。

##### 6.14.4.1.1 SPI マスタ・モードのタイミング要件

番号		(BRR + 1) <sup>(1)</sup>	最小値	最大値	単位
<b>高速モード</b>					
8	$t_{su(SOMI)M}$	セットアップ時間、SPISOMI 有効から SPICLK まで	偶数、奇数	1	ns
9	$t_{h(SOMI)M}$	ホールド時間、SPICLK 後の SPISOMI の有効期間	偶数、奇数	6.5	ns
<b>通常モード</b>					
8	$t_{su(SOMI)M}$	セットアップ時間、SPISOMI 有効から SPICLK まで	偶数、奇数	15	ns
9	$t_{h(SOMI)M}$	ホールド時間、SPICLK 後の SPISOMI の有効期間	偶数、奇数	0	ns

(1) (BRR+1) 条件が偶数というのは、(SPIBRR+1) が偶数である場合、または SPIBRR が 0 もしくは 2 である場合です。また、奇数とは、(SPIBRR+1) が奇数であり、かつ SPIBRR が 3 より大きい場合です。

**6.14.4.1.2 SPI マスタ・モードのスイッチング特性 - クロック位相 0**

推奨動作条件範囲内 (特に記述のない限り)

番号	パラメータ <sup>(1) (2)</sup>	(BRR + 1) <sup>(3)</sup>	最小値	最大値	単位
<b>全般</b>					
1	$t_{c(SPC)M}$	サイクル時間、SPICLK	偶数	$4t_{c(LSPCLK)}$ $128t_{c(LSPCLK)}$	ns
			奇数	$5t_{c(LSPCLK)}$ $127t_{c(LSPCLK)}$	
2	$t_{w(SPC1)M}$	パルス幅、SPICLK、最初のパルス	偶数	$0.5t_{c(SPC)M} - 1$ $0.5t_{c(SPC)M} + 1$	ns
			奇数	$0.5t_{c(SPC)M} + 0.5t_{c(LSPCLK)} - 1$ $0.5t_{c(SPC)M} + 0.5t_{c(LSPCLK)} + 1$	
3	$t_{w(SPC2)M}$	パルス幅、SPICLK、2 番目のパルス	偶数	$0.5t_{c(SPC)M} - 1$ $0.5t_{c(SPC)M} + 1$	ns
			奇数	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} - 1$ $0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} + 1$	
23	$t_{d(SPC)M}$	遅延時間、 $\overline{SPISTE}$ 有効から SPICLK まで	偶数	$1.5t_{c(SPC)M} - 3t_{c(SYSCLK)} - 3$ $1.5t_{c(SPC)M} - 3t_{c(SYSCLK)} + 3$	ns
			奇数	$1.5t_{c(SPC)M} - 4t_{c(SYSCLK)} - 3$ $1.5t_{c(SPC)M} - 4t_{c(SYSCLK)} + 3$	
24	$t_{v(STE)M}$	有効時間、SPICLK から $\overline{SPISTE}$ 無効まで	偶数	$0.5t_{c(SPC)M} - 3$ $0.5t_{c(SPC)M} + 3$	ns
			奇数	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} - 3$ $0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} + 3$	
<b>高速モード</b>					
4	$t_{d(SIMO)M}$	遅延時間、SPICLK から SPISIMO 有効まで	偶数、奇数		1 ns
5	$t_{v(SIMO)M}$	有効時間、SPICLK の後 SPISIMO が有効の期間	偶数	$0.5t_{c(SPC)M} - 3$	ns
			奇数	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} - 3$	
<b>通常モード</b>					
4	$t_{d(SIMO)M}$	遅延時間、SPICLK から SPISIMO 有効まで	偶数、奇数		2 ns
5	$t_{v(SIMO)M}$	有効時間、SPICLK の後 SPISIMO が有効の期間	偶数	$0.5t_{c(SPC)M} - 3$	ns
			奇数	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} - 3$	

(1) 高速モードではピンの負荷は 10pF。

(2) 通常モードではピンの負荷は 20pF。

(3) (BRR+1) 条件が偶数というのは、(SPIBRR+1) が偶数である場合、または SPIBRR が 0 もしくは 2 である場合です。また、奇数とは、(SPIBRR+1) が奇数であり、かつ SPIBRR が 3 より大きい場合です。

### 6.14.4.1.3 SPI マスタ・モードのスイッチング特性 - クロック位相 1


推奨動作条件範囲内 (特に記述のない限り)

番号	パラメータ <sup>(1) (2)</sup>	(BRR + 1)	最小値	最大値	単位	
<b>全般</b>						
1	$t_{c(SPC)M}$	サイクル時間、SPICLK	偶数	$4t_{c(LSPCLK)}$	$128t_{c(LSPCLK)}$	ns
			奇数	$5t_{c(LSPCLK)}$	$127t_{c(LSPCLK)}$	
2	$t_{w(SPCH)M}$	パルス幅、SPICLK、最初のパルス	偶数	$0.5t_{c(SPC)M} - 1$	$0.5t_{c(SPC)M} + 1$	ns
			奇数	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} - 1$	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} + 1$	
3	$t_{w(SPC2)M}$	パルス幅、SPICLK、2 番目のパルス	偶数	$0.5t_{c(SPC)M} - 1$	$0.5t_{c(SPC)M} + 1$	ns
			奇数	$0.5t_{c(SPC)M} + 0.5t_{c(LSPCLK)} - 1$	$0.5t_{c(SPC)M} + 0.5t_{c(LSPCLK)} + 1$	
23	$t_{d(SPC)M}$	遅延時間、 $\overline{SPISTE}$ 有効から SPICLK まで	偶数、奇数	$2t_{c(SPC)M} - 3t_{c(SYSCLK)} - 3$	$2t_{c(SPC)M} - 3t_{c(SYSCLK)} + 3$	ns
24	$t_{d(STE)M}$	遅延時間、SPICLK から $\overline{SPISTE}$ 無効まで	偶数	-3	3	ns
			奇数	-3	3	
<b>高速モード</b>						
4	$t_{d(SIMO)M}$	遅延時間、SPISIMO 有効から SPICLK まで	偶数	$0.5t_{c(SPC)M} - 2$		ns
			奇数	$0.5t_{c(SPC)M} + 0.5t_{c(LSPCLK)} - 2$		
5	$t_{v(SIMO)M}$	有効時間、SPICLK の後 SPISIMO が有効の期間	偶数	$0.5t_{c(SPC)M} - 3$		ns
			奇数	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} - 3$		
<b>通常モード</b>						
4	$t_{d(SIMO)M}$	遅延時間、SPISIMO 有効から SPICLK まで	偶数	$0.5t_{c(SPC)M} - 2$		ns
			奇数	$0.5t_{c(SPC)M} + 0.5t_{c(LSPCLK)} - 2$		
5	$t_{v(SIMO)M}$	有効時間、SPICLK の後 SPISIMO が有効の期間	偶数	$0.5t_{c(SPC)M} - 3$		ns
			奇数	$0.5t_{c(SPC)M} - 0.5t_{c(LSPCLK)} - 3$		

(1) 高速モードではピンの負荷は 10pF。


(2) 通常モードではピンの負荷は 20pF。

6.14.4.1.4 SPI マスタ・モードのタイミング図



A. ワードの末尾では、FIFO モードおよび非 FIFO モードの連続送信ワード間を除いて、 $\overline{\text{SPISTE}}$  は非アクティブになります。

図 6-70. SPI マスタ・モードの外部タイミング (クロック位相 = 0)



A. ワードの末尾では、FIFO モードおよび非 FIFO モードの連続送信ワード間を除いて、 $\overline{\text{SPISTE}}$  は非アクティブになります。

図 6-71. SPI マスタ・モードの外部タイミング (クロック位相 = 1)

#### 6.14.4.2 SPI スレーブ・モードのタイミング

以下のセクションに、SPI スレーブ・モードのタイミングを示します。高速モードの SPI の詳細については、『[TMS320F280013x リアルタイム・マイクロコントローラ・テクニカル・リファレンス・マニュアル](#)』の「シリアル・ペリフェラル・インターフェイス (SPI)」の章を参照してください。

##### 6.14.4.2.1 SPI スレーブ・モードのタイミング要件

番号			最小値	最大値	単位
12	$t_{c(SPC)}S$	サイクル時間、SPICLK	$4t_{c(SYSCLK)}$		ns
13	$t_{w(SPC1)}S$	パルス幅、SPICLK、最初のパルス	$2t_{c(SYSCLK)} - 1$		ns
14	$t_{w(SPC2)}S$	パルス幅、SPICLK、2 番目のパルス	$2t_{c(SYSCLK)} - 1$		ns
19	$t_{su(SIMO)}S$	セットアップ時間、SPISIMO 有効から SPICLK まで	$1.5t_{c(SYSCLK)}$		ns
20	$t_{h(SIMO)}S$	ホールド時間、SPICLK 後の SPISIMO が有効な期間	$1.5t_{c(SYSCLK)}$		ns
25	$t_{su(STE)}S$	セットアップ時間、 $\overline{SPISTE}$ 有効から SPICLK まで (クロック位相 = 0)	$2t_{c(SYSCLK)} + 15$		ns
		セットアップ時間、 $\overline{SPISTE}$ 有効から SPICLK まで (クロック位相 = 1)	$2t_{c(SYSCLK)} + 15$		ns
26	$t_{h(STE)}S$	ホールド時間、SPICLK から $\overline{SPISTE}$ 無効まで	$1.5t_{c(SYSCLK)}$		ns

##### 6.14.4.2.2 SPI スレーブ・モードのスイッチング特性

推奨動作条件範囲内 (特に記述のない限り)

番号	パラメータ <sup>(1)</sup>		最小値	最大値	単位
15	$t_{d(SOMI)}S$	遅延時間、SPICLK から SPISOMI 有効まで		12.5	ns
16	$t_{v(SOMI)}S$	有効時間、SPICLK 後の SPISOMI が有効な期間	0		ns

(1) ピンの負荷は 20pF。

6.14.4.2.3 SPI スレーブ・モードのタイミング図




図 6-72. SPI スレーブ・モードの外部タイミング (クロック位相 = 0)




図 6-73. SPI スレーブ・モードの外部タイミング (クロック位相 = 1)

## 7 詳細説明

### 7.1 概要

TMS320F280013x (F280013x) は、パワー・エレクトロニクスの効率を高めるために設計されたスケーラブルな超低レイテンシ・デバイスである C2000™ リアルタイム・マイクロコントローラ・ファミリの製品です。

リアルタイム制御サブシステムは、テキサス・インスツルメンツの 32 ビット C28x DSP コアをベースにしており、オンチップ・フラッシュまたは SRAM から実行される浮動小数点または固定小数点コードに対して 120MHz の信号処理性能を発揮します。C28x CPU は、三角関数演算ユニット (TMU) によってさらに強化され、リアルタイム制御システムでよく使われる重要なアルゴリズムを高速化します。

F280013x は最大 256KB (128KW) のフラッシュ・メモリをサポートしています。最大 36KB (18KW) のオンチップ SRAM も利用でき、フラッシュ・メモリを補完できます。

F280013x リアルタイム・マイクロコントローラ (MCU) に内蔵された高性能アナログ・ブロックは、リアルタイム・シグナル・チェーン性能を最適化するために、処理および PWM ユニットと密結合されています。14 の PWM チャネルにより、3 相インバータから力率補正とその他の先進マルチレベル電源トポロジまで、各種出力段を制御できます。

インターフェイスは、各種の業界標準通信ポート (SPI、SCI、I2C、CAN など) によりサポートされており、最適な信号配置を行うための複数のピン多重化方法を備えています。

C2000 MCU をお客様のリアルタイム制御システムに適した選択肢にしている機能について詳しく知るには、『C2000™ リアルタイム・マイクロコントローラを使った開発のための基本ガイド』をご覧ください。また、『C2000™ リアルタイム制御 MCU』のページにアクセスしてください。

『C2000™ リアルタイム制御マイクロコントローラ (MCU) を使用した設計の開始』入門ガイドは、C2000 デバイスを使用する開発について、ハードウェアからサポート・リソースまで、あらゆる側面をカバーしています。主要な参考資料に加えて、各セクションには関連するリンクとリソースが掲載されており、さらに詳細な情報を知ることができます。

導入前の評価には TMDSCNCD2800137 評価ボードをご覧ください。C2000Ware をダウンロードしてください。

## 7.2 機能ブロック図

「機能ブロック図」に、CPU システムと関連ペリフェラルを示します。




図 7-1. 機能ブロック図

## 7.3 メモリ

### 7.3.1 メモリ・マップ

表 7-1. メモリ・マップ

メモリ	サイズ	開始アドレス	終了アドレス	ECC / パリティ	アクセス保護	セキュリティ
M0 RAM	1K x 16	0x0000 0000	0x0000 03FF	ECC	あり	-
M1 RAM	1K x 16	0x0000 0400	0x0000 07FF	ECC	あり	-
PIE ベクタ・テーブル	256 x 16	0x0000 0D00	0x0000 0DFF	-	-	-
LS0 RAM	8K x 16	0x0000 8000	0x0000 9FFF	パリティ	あり	あり
LS1 RAM	8K x 16	0x0000 A000	0x0000 BFFF	パリティ	あり	あり
TI OTP <sup>1</sup>	1.5K x 16	0x0007 1000	0x0007 15FF	ECC	-	あり <sup>2</sup>
ユーザー OTP	1K x 16	0x0007 8000	0x0007 83FF	ECC	-	あり <sup>2</sup>
フラッシュ	128K x 16	0x0008 0000	0x0009 FFFF	ECC	-	あり
ブート ROM	32K x 16	0x003F 8000	0x003F FFFF	パリティ	-	-
PIE ベクタ・フェッチ・エラー (ブート ROM の一部)	1 x 16	0x003F FFBE	0x003F FFBF	パリティ	-	-
デフォルト・ベクタ (ブート ROM の一部)	64 x 16	0x003F FFC0	0x003F FFFF	パリティ	-	-

(1) TI OTP はテキサス・インスツルメンツの内部用。

(2) 一部のみセキュア。

#### 7.3.1.1 専用 RAM (Mx RAM)

CPU サブシステムには、ECC 対応の 2 つの専用 RAM ブロックがあります。すなわち、M0 と M1 です。これらのメモリは、CPU と緊密に結合された小型の非セキュア・ブロックです (つまり、CPU のみがアクセスできます)。

#### 7.3.1.2 ローカル共有 RAM (LSx RAM)

ローカル共有 RAM (LSx RAM) には、CPU からアクセスできます。すべての LSx RAM ブロックにパリティがあります。これらのメモリはセキュアであり、CPU アクセス保護 (CPU 書き込み / CPU フェッチ) 機能を備えています。

### 7.3.2 フラッシュ・メモリ・マップ

F280013x デバイスでは、1 つのフラッシュ・バンク (256KB [128KW]) を使用可能です。フラッシュをプログラムするコードは RAM から実行する必要があります。消去またはプログラム動作が進行中の場合、フラッシュ・バンクにアクセスすることはできません。

表 7-2. フラッシュ・メモリ・マップ

部品番号	セクタ	アドレス			ECC アドレス		
		サイズ	開始	終了	サイズ	開始	終了
OTP セクタ							
すべて	TI OTP バンク 0 (アンセキュア)	1520 x 16	0x0007 1000	0x0007 15EF	128 x 16	0x0107 0200	0x0107 02BD
	TI OTP バンク 0 (セキュア)	16 x 16	0x0007 15F0	0x0007 15FF	128 x 16	0x0107 02BE	0x0107 02BF
	ユーザーが構成可能な DCSM OTP バンク 0	1K x 16	0x0007 8000	0x0007 83FF	128 x 16	0x0107 1000	0x0107 107F
バンク 0 セクタ							
すべて	セクタ 0	1K x 16	0x0008 0000	0x0008 03FF	128 x 16	0x0108 0000	0x0108 007F
	セクタ 1	1K x 16	0x0008 0400	0x0008 07FF	128 x 16	0x0108 0080	0x0108 00FF
	セクタ 2	1K x 16	0x0008 0800	0x0008 0BFF	128 x 16	0x0108 0100	0x0108 017F
	セクタ 3	1K x 16	0x0008 0C00	0x0008 0FFF	128 x 16	0x0108 0180	0x0108 01FF
	セクタ 4	1K x 16	0x0008 1000	0x0008 13FF	128 x 16	0x0108 0200	0x0108 027F
	セクタ 5	1K x 16	0x0008 1400	0x0008 17FF	128 x 16	0x0108 0280	0x0108 02FF
	セクタ 6	1K x 16	0x0008 1800	0x0008 1BFF	128 x 16	0x0108 0300	0x0108 037F
	セクタ 7	1K x 16	0x0008 1C00	0x0008 1FFF	128 x 16	0x0108 0380	0x0108 03FF
	セクタ 8	1K x 16	0x0008 2000	0x0008 23FF	128 x 16	0x0108 0400	0x0108 047F
	セクタ 9	1K x 16	0x0008 2400	0x0008 27FF	128 x 16	0x0108 0480	0x0108 04FF
	セクタ 10	1K x 16	0x0008 2800	0x0008 2BFF	128 x 16	0x0108 0500	0x0108 057F
	セクタ 11	1K x 16	0x0008 2C00	0x0008 2FFF	128 x 16	0x0108 0580	0x0108 05FF
	セクタ 12	1K x 16	0x0008 3000	0x0008 33FF	128 x 16	0x0108 0600	0x0108 067F
	セクタ 13	1K x 16	0x0008 3400	0x0008 37FF	128 x 16	0x0108 0680	0x0108 06FF
	セクタ 14	1K x 16	0x0008 3800	0x0008 3BFF	128 x 16	0x0108 0700	0x0108 077F
	セクタ 15	1K x 16	0x0008 3C00	0x0008 3FFF	128 x 16	0x0108 0780	0x0108 07FF
	セクタ 16	1K x 16	0x0008 4000	0x0008 43FF	128 x 16	0x0108 0800	0x0108 087F
	セクタ 17	1K x 16	0x0008 4400	0x0008 47FF	128 x 16	0x0108 0880	0x0108 08FF
	セクタ 18	1K x 16	0x0008 4800	0x0008 4BFF	128 x 16	0x0108 0900	0x0108 097F
	セクタ 19	1K x 16	0x0008 4C00	0x0008 4FFF	128 x 16	0x0108 0980	0x0108 09FF
	セクタ 20	1K x 16	0x0008 5000	0x0008 53FF	128 x 16	0x0108 0A00	0x0108 0A7F
	セクタ 21	1K x 16	0x0008 5400	0x0008 57FF	128 x 16	0x0108 0A80	0x0108 0AFF
	セクタ 22	1K x 16	0x0008 5800	0x0008 5BFF	128 x 16	0x0108 0B00	0x0108 0B7F
	セクタ 23	1K x 16	0x0008 5C00	0x0008 5FFF	128 x 16	0x0108 0B80	0x0108 0BFF
	セクタ 24	1K x 16	0x0008 6000	0x0008 63FF	128 x 16	0x0108 0C00	0x0108 0C7F
	セクタ 25	1K x 16	0x0008 6400	0x0008 67FF	128 x 16	0x0108 0C80	0x0108 0CFF
	セクタ 26	1K x 16	0x0008 6800	0x0008 6BFF	128 x 16	0x0108 0D00	0x0108 0D7F
	セクタ 27	1K x 16	0x0008 6C00	0x0008 6FFF	128 x 16	0x0108 0D80	0x0108 0DFF
	セクタ 28	1K x 16	0x0008 7000	0x0008 73FF	128 x 16	0x0108 0E00	0x0108 0E7F
	セクタ 29	1K x 16	0x0008 7400	0x0008 77FF	128 x 16	0x0108 0E80	0x0108 0EFF
	セクタ 30	1K x 16	0x0008 7800	0x0008 7BFF	128 x 16	0x0108 0F00	0x0108 0F7F
	セクタ 31	1K x 16	0x0008 7C00	0x0008 7FFF	128 x 16	0x0108 0F80	0x0108 0FFF

表 7-2. フラッシュ・メモリ・マップ (続き)

部品番号	セクタ	アドレス			ECC アドレス		
		サイズ	開始	終了	サイズ	開始	終了
F2800137、 F2800135	セクタ 32	1K x 16	0x0008 8000	0x0008 83FF	128 x 16	0x0108 1000	0x0108 107F
	セクタ 33	1K x 16	0x0008 8400	0x0008 87FF	128 x 16	0x0108 1080	0x0108 10FF
	セクタ 34	1K x 16	0x0008 8800	0x0008 8BFF	128 x 16	0x0108 1100	0x0108 117F
	セクタ 35	1K x 16	0x0008 8C00	0x0008 8FFF	128 x 16	0x0108 1180	0x0108 11FF
	セクタ 36	1K x 16	0x0008 9000	0x0008 93FF	128 x 16	0x0108 1200	0x0108 127F
	セクタ 37	1K x 16	0x0008 9400	0x0008 97FF	128 x 16	0x0108 1280	0x0108 12FF
	セクタ 38	1K x 16	0x0008 9800	0x0008 9BFF	128 x 16	0x0108 1300	0x0108 137F
	セクタ 39	1K x 16	0x0008 9C00	0x0008 9FFF	128 x 16	0x0108 1380	0x0108 13FF
	セクタ 40	1K x 16	0x0008 A000	0x0008 A3FF	128 x 16	0x0108 1400	0x0108 147F
	セクタ 41	1K x 16	0x0008 A400	0x0008 A7FF	128 x 16	0x0108 1480	0x0108 14FF
	セクタ 42	1K x 16	0x0008 A800	0x0008 ABFF	128 x 16	0x0108 1500	0x0108 157F
	セクタ 43	1K x 16	0x0008 AC00	0x0008 AFFF	128 x 16	0x0108 1580	0x0108 15FF
	セクタ 44	1K x 16	0x0008 B000	0x0008 B3FF	128 x 16	0x0108 1600	0x0108 167F
	セクタ 45	1K x 16	0x0008 B400	0x0008 B7FF	128 x 16	0x0108 1680	0x0108 16FF
	セクタ 46	1K x 16	0x0008 B800	0x0008 BBFF	128 x 16	0x0108 1700	0x0108 177F
	セクタ 47	1K x 16	0x0008 BC00	0x0008 BFFF	128 x 16	0x0108 1780	0x0108 17FF
	セクタ 48	1K x 16	0x0008 C000	0x0008 C3FF	128 x 16	0x0108 1800	0x0108 187F
	セクタ 49	1K x 16	0x0008 C400	0x0008 C7FF	128 x 16	0x0108 1880	0x0108 18FF
	セクタ 50	1K x 16	0x0008 C800	0x0008 CBFF	128 x 16	0x0108 1900	0x0108 197F
	セクタ 51	1K x 16	0x0008 CC00	0x0008 CFFF	128 x 16	0x0108 1980	0x0108 19FF
	セクタ 52	1K x 16	0x0008 D000	0x0008 D3FF	128 x 16	0x0108 1A00	0x0108 1A7F
	セクタ 53	1K x 16	0x0008 D400	0x0008 D7FF	128 x 16	0x0108 1A80	0x0108 1AFF
	セクタ 54	1K x 16	0x0008 D800	0x0008 DBFF	128 x 16	0x0108 1B00	0x0108 1B7F
	セクタ 55	1K x 16	0x0008 DC00	0x0008 DFFF	128 x 16	0x0108 1B80	0x0108 1BFF
	セクタ 56	1K x 16	0x0008 E000	0x0008 E3FF	128 x 16	0x0108 1C00	0x0108 1C7F
	セクタ 57	1K x 16	0x0008 E400	0x0008 E7FF	128 x 16	0x0108 1C80	0x0108 1CFF
	セクタ 58	1K x 16	0x0008 E800	0x0008 EBFF	128 x 16	0x0108 1D00	0x0108 1D7F
	セクタ 59	1K x 16	0x0008 EC00	0x0008 EFFF	128 x 16	0x0108 1D80	0x0108 1DFF
	セクタ 60	1K x 16	0x0008 F000	0x0008 F3FF	128 x 16	0x0108 1E00	0x0108 1E7F
	セクタ 61	1K x 16	0x0008 F400	0x0008 F7FF	128 x 16	0x0108 1E80	0x0108 1EFF
	セクタ 62	1K x 16	0x0008 F800	0x0008 FBFF	128 x 16	0x0108 1F00	0x0108 1F7F
	セクタ 63	1K x 16	0x0008 FC00	0x0008 FFFF	128 x 16	0x0108 1F80	0x0108 1FFF

**表 7-2. フラッシュ・メモリ・マップ (続き)**

部品番号	セクタ	アドレス			ECC アドレス		
		サイズ	開始	終了	サイズ	開始	終了
F2800137	セクタ 64	1K x 16	0x0009 0000	0x0009 03FF	128 x 16	0x0108 2000	0x0108 207F
	セクタ 65	1K x 16	0x0009 0400	0x0009 07FF	128 x 16	0x0108 2080	0x0108 20FF
	セクタ 66	1K x 16	0x0009 0800	0x0009 0BFF	128 x 16	0x0108 2100	0x0108 217F
	セクタ 67	1K x 16	0x0009 0C00	0x0009 0FFF	128 x 16	0x0108 2180	0x0108 21FF
	セクタ 68	1K x 16	0x0009 1000	0x0009 13FF	128 x 16	0x0108 2200	0x0108 227F
	セクタ 69	1K x 16	0x0009 1400	0x0009 17FF	128 x 16	0x0108 2280	0x0108 22FF
	セクタ 70	1K x 16	0x0009 1800	0x0009 1BFF	128 x 16	0x0108 2300	0x0108 237F
	セクタ 71	1K x 16	0x0009 1C00	0x0009 1FFF	128 x 16	0x0108 2380	0x0108 23FF
	セクタ 72	1K x 16	0x0009 2000	0x0009 23FF	128 x 16	0x0108 2400	0x0108 247F
	セクタ 73	1K x 16	0x0009 2400	0x0009 27FF	128 x 16	0x0108 2480	0x0108 24FF
	セクタ 74	1K x 16	0x0009 2800	0x0009 2BFF	128 x 16	0x0108 2500	0x0108 257F
	セクタ 75	1K x 16	0x0009 2C00	0x0009 2FFF	128 x 16	0x0108 2580	0x0108 25FF
	セクタ 76	1K x 16	0x0009 3000	0x0009 33FF	128 x 16	0x0108 2600	0x0108 267F
	セクタ 77	1K x 16	0x0009 3400	0x0009 37FF	128 x 16	0x0108 2680	0x0108 26FF
	セクタ 78	1K x 16	0x0009 3800	0x0009 3BFF	128 x 16	0x0108 2700	0x0108 277F
	セクタ 79	1K x 16	0x0009 3C00	0x0009 3FFF	128 x 16	0x0108 2780	0x0108 27FF
	セクタ 80	1K x 16	0x0009 4000	0x0009 43FF	128 x 16	0x0108 2800	0x0108 287F
	セクタ 81	1K x 16	0x0009 4400	0x0009 47FF	128 x 16	0x0108 2880	0x0108 28FF
	セクタ 82	1K x 16	0x0009 4800	0x0009 4BFF	128 x 16	0x0108 2900	0x0108 297F
	セクタ 83	1K x 16	0x0009 4C00	0x0009 4FFF	128 x 16	0x0108 2980	0x0108 29FF
	セクタ 84	1K x 16	0x0009 5000	0x0009 53FF	128 x 16	0x0108 2A00	0x0108 2A7F
	セクタ 85	1K x 16	0x0009 5400	0x0009 57FF	128 x 16	0x0108 2A80	0x0108 2AFF
	セクタ 86	1K x 16	0x0009 5800	0x0009 5BFF	128 x 16	0x0108 2B00	0x0108 2B7F
	セクタ 87	1K x 16	0x0009 5C00	0x0009 5FFF	128 x 16	0x0108 2B80	0x0108 2BFF
	セクタ 88	1K x 16	0x0009 6000	0x0009 63FF	128 x 16	0x0108 2C00	0x0108 2C7F
	セクタ 89	1K x 16	0x0009 6400	0x0009 67FF	128 x 16	0x0108 2C80	0x0108 2CFF
	セクタ 90	1K x 16	0x0009 6800	0x0009 6BFF	128 x 16	0x0108 2D00	0x0108 2D7F
	セクタ 91	1K x 16	0x0009 6C00	0x0009 6FFF	128 x 16	0x0108 2D80	0x0108 2DFF
	セクタ 92	1K x 16	0x0009 7000	0x0009 73FF	128 x 16	0x0108 2E00	0x0108 2E7F
	セクタ 93	1K x 16	0x0009 7400	0x0009 77FF	128 x 16	0x0108 2E80	0x0108 2EFF
	セクタ 94	1K x 16	0x0009 7800	0x0009 7BFF	128 x 16	0x0108 2F00	0x0108 2F7F
	セクタ 95	1K x 16	0x0009 7C00	0x0009 7FFF	128 x 16	0x0108 2F80	0x0108 2FFF

表 7-2. フラッシュ・メモリ・マップ (続き)

部品番号	セクタ	アドレス			ECC アドレス		
		サイズ	開始	終了	サイズ	開始	終了
F2800137	セクタ 96	1K x 16	0x0009 8000	0x0009 83FF	128 x 16	0x0108 3000	0x0108 307F
	セクタ 97	1K x 16	0x0009 8400	0x0009 87FF	128 x 16	0x0108 3080	0x0108 30FF
	セクタ 98	1K x 16	0x0009 8800	0x0009 8BFF	128 x 16	0x0108 3100	0x0108 317F
	セクタ 99	1K x 16	0x0009 8C00	0x0009 8FFF	128 x 16	0x0108 3180	0x0108 31FF
	セクタ 100	1K x 16	0x0009 9000	0x0009 93FF	128 x 16	0x0108 3200	0x0108 327F
	セクタ 101	1K x 16	0x0009 9400	0x0009 97FF	128 x 16	0x0108 3280	0x0108 32FF
	セクタ 102	1K x 16	0x0009 9800	0x0009 9BFF	128 x 16	0x0108 3300	0x0108 337F
	セクタ 103	1K x 16	0x0009 9C00	0x0009 9FFF	128 x 16	0x0108 3380	0x0108 33FF
	セクタ 104	1K x 16	0x0009 A000	0x0009 A3FF	128 x 16	0x0108 3400	0x0108 347F
	セクタ 105	1K x 16	0x0009 A400	0x0009 A7FF	128 x 16	0x0108 3480	0x0108 34FF
	セクタ 106	1K x 16	0x0009 A800	0x0009 ABFF	128 x 16	0x0108 3500	0x0108 357F
	セクタ 107	1K x 16	0x0009 AC00	0x0009 AFFF	128 x 16	0x0108 3580	0x0108 35FF
	セクタ 108	1K x 16	0x0009 B000	0x0009 B3FF	128 x 16	0x0108 3600	0x0108 367F
	セクタ 109	1K x 16	0x0009 B400	0x0009 B7FF	128 x 16	0x0108 3680	0x0108 36FF
	セクタ 110	1K x 16	0x0009 B800	0x0009 BBFF	128 x 16	0x0108 3700	0x0108 377F
	セクタ 111	1K x 16	0x0009 BC00	0x0009 BFFF	128 x 16	0x0108 3780	0x0108 37FF
	セクタ 112	1K x 16	0x0009 C000	0x0009 C3FF	128 x 16	0x0108 3800	0x0108 387F
	セクタ 113	1K x 16	0x0009 C400	0x0009 C7FF	128 x 16	0x0108 3880	0x0108 38FF
	セクタ 114	1K x 16	0x0009 C800	0x0009 CBFF	128 x 16	0x0108 3900	0x0108 397F
	セクタ 115	1K x 16	0x0009 CC00	0x0009 CFFF	128 x 16	0x0108 3980	0x0108 39FF
	セクタ 116	1K x 16	0x0009 D000	0x0009 D3FF	128 x 16	0x0108 3A00	0x0108 3A7F
	セクタ 117	1K x 16	0x0009 D400	0x0009 D7FF	128 x 16	0x0108 3A80	0x0108 3AFF
	セクタ 118	1K x 16	0x0009 D800	0x0009 DBFF	128 x 16	0x0108 3B00	0x0108 3B7F
	セクタ 119	1K x 16	0x0009 DC00	0x0009 DFFF	128 x 16	0x0108 3B80	0x0108 3BFF
	セクタ 120	1K x 16	0x0009 E000	0x0009 E3FF	128 x 16	0x0108 3C00	0x0108 3C7F
	セクタ 121	1K x 16	0x0009 E400	0x0009 E7FF	128 x 16	0x0108 3C80	0x0108 3CFF
	セクタ 122	1K x 16	0x0009 E800	0x0009 EBFF	128 x 16	0x0108 3D00	0x0108 3D7F
セクタ 123	1K x 16	0x0009 EC00	0x0009 EFFF	128 x 16	0x0108 3D80	0x0108 3DFF	
セクタ 124	1K x 16	0x0009 F000	0x0009 F3FF	128 x 16	0x0108 3E00	0x0108 3E7F	
セクタ 125	1K x 16	0x0009 F400	0x0009 F7FF	128 x 16	0x0108 3E80	0x0108 3EFF	
セクタ 126	1K x 16	0x0009 F800	0x0009 FBFF	128 x 16	0x0108 3F00	0x0108 3F7F	
セクタ 127	1K x 16	0x0009 FC00	0x0009 FFFF	128 x 16	0x0108 3F80	0x0108 3FFF	

7.3.3 ペリフェラル・レジスタのメモリ・マップ

表 7-3. ペリフェラル・レジスタのメモリ・マップ

ビット・フィールド名		DriverLib 名	ベース・アドレス	パイプライン保護
インスタンス	構造			
ペリフェラル・フレーム 0 (PF0)				
-	-	M0_RAM_BASE	0x0000_0000	-
-	-	M1_RAM_BASE	0x0000_0400	-
AdcaResultRegs	ADC_RESULT_REGS	ADCARESULT_BASE	0x0000_0B00	-
AdccResultRegs	ADC_RESULT_REGS	ADCCRESULT_BASE	0x0000_0B40	-
CpuTimer0Regs	CPUTIMER_REGS	CPUTIMER0_BASE	0x0000_0C00	-
CpuTimer1Regs	CPUTIMER_REGS	CPUTIMER1_BASE	0x0000_0C08	-
CpuTimer2Regs	CPUTIMER_REGS	CPUTIMER2_BASE	0x0000_0C10	-
PieCtrlRegs	PIE_CTRL_REGS	PIECTRL_BASE	0x0000_0CE0	-

**表 7-3. パリフェラル・レジスタのメモリ・マップ (続き)**

ビット・フィールド名		DriverLib 名	ベース・アドレス	パイプライン保護
インスタンス	構造			
PieVectTable	PIE_VECT_TABLE	PIEVECTTABLE_BASE	0x0000_0D00	-
-	-	LS0_RAM_BASE	0x0000_8000	-
-	-	LS1_RAM_BASE	0x0000_A000	-
UidRegs	UID_REGS	UID_BASE	0x0007_1140	-
DcsmZ1OtpRegs	DCSM_Z1_OTP	DCSM_Z1OTP_BASE	0x0007_8000	-
DcsmZ2OtpRegs	DCSM_Z2_OTP	DCSM_Z2OTP_BASE	0x0007_8200	-
<b>パリアフェラル・フレーム 1 (PF1)</b>				
EPwm1Regs	EPWM_REGS	EPWM1_BASE	0x0000_4000	あり
EPwm2Regs	EPWM_REGS	EPWM2_BASE	0x0000_4100	あり
EPwm3Regs	EPWM_REGS	EPWM3_BASE	0x0000_4200	あり
EPwm4Regs	EPWM_REGS	EPWM4_BASE	0x0000_4300	あり
EPwm5Regs	EPWM_REGS	EPWM5_BASE	0x0000_4400	あり
EPwm6Regs	EPWM_REGS	EPWM6_BASE	0x0000_4500	あり
EPwm7Regs	EPWM_REGS	EPWM7_BASE	0x0000_4600	あり
EQep1Regs	EQEP_REGS	EQEP1_BASE	0x0000_5100	あり
ECap1Regs	ECAP_REGS	ECAP1_BASE	0x0000_5200	あり
ECap2Regs	ECAP_REGS	ECAP2_BASE	0x0000_5240	あり
Cmpss1Regs	CMPSS_REGS	CMPSS1_BASE	0x0000_5500	あり
CmpssLite2Regs	CMPSS_LITE_REGS	CMPSSLITE2_BASE	0x0000_5540	あり
CmpssLite3Regs	CMPSS_LITE_REGS	CMPSSLITE3_BASE	0x0000_5580	あり
CmpssLite4Regs	CMPSS_LITE_REGS	CMPSSLITE4_BASE	0x0000_55C0	あり
<b>パリアフェラル・フレーム 2 (PF2)</b>				
SpiaRegs	SPI_REGS	SPIA_BASE	0x0000_6100	あり
<b>パリアフェラル・フレーム 3 (PF3)</b>				
AdcaRegs	ADC_REGS	ADCA_BASE	0x0000_7400	あり
AdccRegs	ADC_REGS	ADCC_BASE	0x0000_7500	あり
<b>パリアフェラル・フレーム 4 (PF4)</b>				
InputXbarRegs	INPUT_XBAR_REGS	INPUTXBAR_BASE	0x0000_7900	あり
XbarRegs	XBAR_REGS	XBAR_BASE	0x0000_7920	あり
SyncSocRegs	SYNC_SOC_REGS	SYNCSOC_BASE	0x0000_7940	あり
EPwmXbarRegs	EPWM_XBAR_REGS	EPWMXBAR_BASE	0x0000_7A00	あり
OutputXbarRegs	OUTPUT_XBAR_REGS	OUTPUTXBAR_BASE	0x0000_7A80	あり
GpioCtrlRegs	GPIO_CTRL_REGS	GPIOCTRL_BASE	0x0000_7C00	あり
GpioDataRegs	GPIO_DATA_REGS	GPIODATA_BASE	0x0000_7F00	あり
GpioDataReadRegs	GPIO_DATA_READ_REGS	GPIODATAREAD_BASE	0x0000_7F80	あり
DevCfgRegs	DEV_CFG_REGS	DEVCFG_BASE	0x0005_D000	あり
ClkCfgRegs	CLK_CFG_REGS	CLKCFG_BASE	0x0005_D200	あり
CpuSysRegs	CPU_SYS_REGS	CPUSYS_BASE	0x0005_D300	あり
SysStatusRegs	SYS_STATUS_REGS	SYSSTAT_BASE	0x0005_D400	あり
AnalogSubsysRegs	ANALOG_SUBSYS_REGS	ANALOGSUBSYS_BASE	0x0005_D700	あり
<b>パリアフェラル・フレーム 6 (PF6)</b>				
Epg1Regs	EPG_REGS	EPG1_BASE	0x0005_EC00	あり
Epg1MuxRegs	EPG_MUX_REGS	EPG1MUX_BASE	0x0005_ECD0	あり
DcsmZ1Regs	DCSM_Z1_REGS	DCSM_Z1_BASE	0x0005_F000	あり
DcsmZ2Regs	DCSM_Z2_REGS	DCSM_Z2_BASE	0x0005_F080	あり
DcsmCommonRegs	DCSM_COMMON_REGS	DCSMCOMMON_BASE	0x0005_F0C0	あり
MemCfgRegs	MEM_CFG_REGS	MEMCFG_BASE	0x0005_F400	あり
AccessProtectionRegs	ACCESS_PROTECTION_REGS	ACCESSPROTECTION_BASE	0x0005_F500	あり

**表 7-3. パリフェラル・レジスタのメモリ・マップ (続き)**

ビット・フィールド名		DriverLib 名	ベース・アドレス	パイプライン保護
インスタンス	構造			
MemoryErrorRegs	MEMORY_ERROR_REGS	MEMORYERROR_BASE	0x0005_F540	あり
TestErrorRegs	TEST_ERROR_REGS	TESTERROR_BASE	0x0005_F590	あり
Flash0CtrlRegs	FLASH_CTRL_REGS	FLASH0CTRL_BASE	0x0005_F800	あり
Flash0EccRegs	FLASH_ECC_REGS	FLASH0ECC_BASE	0x0005_FB00	あり
パリアフェラル・フレーム 7 (PF7)				
CanaRegs	CAN_REGS	CANA_BASE	0x0004_8000	あり
-	-	CANA_MSG_RAM_BASE	0x0004_9000	あり
MpostRegs	MPOST_REGS	MPOST_BASE	0x0005_E200	あり
Dcc0Regs	DCC_REGS	DCC0_BASE	0x0005_E700	あり
パリアフェラル・フレーム 9 (PF9)				
WdRegs	WD_REGS	WD_BASE	0x0000_7000	あり
NmiIntruptRegs	NMI_INTRUPT_REGS	NMI_BASE	0x0000_7060	あり
XintRegs	XINT_REGS	XINT_BASE	0x0000_7070	あり
SciaRegs	SCI_REGS	SCIA_BASE	0x0000_7200	あり
ScibRegs	SCI_REGS	SCIB_BASE	0x0000_7210	あり
ScicRegs	SCI_REGS	SCIC_BASE	0x0000_7220	あり
I2caRegs	I2C_REGS	I2CA_BASE	0x0000_7300	あり
I2cbRegs	I2C_REGS	I2CB_BASE	0x0000_7340	あり

## 7.4 識別

表 7-4 に、デバイス識別レジスタを示します。これらのデバイス識別レジスタの詳細については、『[TMS320F280013x リアルタイム・マイクロコントローラ・テクニカル・リファレンス・マニュアル](#)』を参照してください。

**表 7-4. デバイス識別レジスタ**

名称	アドレス	サイズ (x16)	説明	
			ビット	オプション
PARTIDL	0x0005 D008	2	14~13 RESERVED	RESERVED
			10~8 PIN_COUNT	2 = 64 ピン (QFP) 3 = 80 ピン (QFP) 4 = 48 ピン (QFP) 5 = 32 ピン (QFN) 7 = 48 ピン (QFN) 8 = 64 ピン (QFP、VREGENZ 付き)
			7~6 QUAL	0 = エンジニアリング・サンプル (TMX) 1 = 試験的生産 (TMP) 2 = 完全認定済み (TMS)
PARTIDH	0x0005 D00A	2	デバイスの製品識別番号 TMS320F2800137      0x06FF 0500 TMS320F2800135      0x06FD 0500 (非 VPM パッケージ) TMS320F2800133      0x06FB 0500 TMS320F2800132      0x06FA 0500 TMS320F2800135VPM    0x06F9 0500	
REVID	0x0005 D00C	2	シリコンのリビジョン番号 リビジョン 0      0x0000 0001 リビジョン A      0x0000 0002 リビジョン B      0x0000 0003 リビジョン C      0x0000 0004	
UID_UNIQUE0	0x0007 114A	2	固有の識別番号。この番号は、同じ PARTIDH を持つデバイスの中でそれぞれ異なっています。この固有の番号は、アプリケーションでシリアル番号として使用できます。この番号は TMS デバイスにのみ存在します。	
UID_UNIQUE1	0x0007 114C	2	固有の識別番号。この番号は、同じ PARTIDH を持つデバイスの中でそれぞれ異なっています。この固有の番号は、アプリケーションでシリアル番号として使用できます。この番号は TMS デバイスにのみ存在します。	

## 7.5 C28x プロセッサ

この CPU は 32 ビット固定小数点プロセッサです。このデバイスは、デジタル信号処理、RISC (Reduced Instruction Set Computing)、マイクロコントローラ・アーキテクチャ、ファームウェア、ツール・セットの機能を最大限に活用しています。

CPU の特長として、改良型ハーバード・アーキテクチャおよびサーキュラー・アドレッシングがあります。RISC の特長は、シングルサイクルの命令実行、レジスタ間の演算、改良型ハーバード・アーキテクチャです。マイクロコントローラの特長としては、直感的な命令セット、バイトのパッキングとアンパッキング、ビット操作などによる使いやすさがあります。改良型ハーバード・アーキテクチャの CPU は、命令とデータのフェッチを並列に実行できます。CPU は、データを書き込んでいる間に、命令とデータを同時に読み取ることができ、パイプライン全体でシングルサイクル命令実行の動作を維持できます。CPU は、6 つの独立したアドレス / データ・バスを使用してこの処理を行います。

CPU アーキテクチャおよび命令セットの詳細については、『[TMS320C28x CPU および命令セット・リファレンス・ガイド](#)』を参照してください。

### 7.5.1 浮動小数点演算ユニット (FPU)

C28x + 浮動小数点 (C28x+FPU) プロセッサでは、レジスタと命令を追加して C28x 固定小数点 CPU の機能を拡張することにより、IEEE 単精度浮動小数点の演算をサポートしています。

C28x+FPU を搭載したデバイスは、標準の C28x レジスタ・セットに加えて、追加の浮動小数点ユニット・レジスタ・セットを備えています。追加の浮動小数点ユニット・レジスタは以下のとおりです。

- 8 つの浮動小数点結果レジスタ RnH (n = 0~7)
- 浮動小数点ステータス・レジスタ (STF)
- リポート・ブロック・レジスタ (RB)

リポート・ブロック・レジスタを除くすべての浮動小数点レジスタにシャドウイングが行われます。このシャドウイングは、優先度の高い割り込みで使用して、浮動小数点レジスタのコンテキスト保存と復元を高速化できます。

C28x 浮動小数点ユニット (FPU) の詳細については、『[TMS320C28x 拡張命令セット・テクニカル・リファレンス・マニュアル](#)』を参照してください。

### 7.5.2 三角関数演算ユニット (TMU)

三角関数演算ユニット (TMU) は、C28x+FPU に命令を追加するとともに既存の FPU 命令を活用することで、その機能を拡張し、表 7-5 に示すような、一般的な三角関数と算術演算の実行を高速化します。

表 7-5. TMU がサポートする命令

命令	C での等価オペレーション	パイプラインのサイクル数
MPY2PIF32 RaH,RbH	$a = b * 2\pi$	2/3
DIV2PIF32 RaH,RbH	$a = b / 2\pi$	2/3
DIVF32 RaH,RbH,RcH	$a = b/c$	5
SQRTF32 RaH,RbH	$a = \text{sqrt}(b)$	5
SINPUF32 RaH,RbH	$a = \sin(b*2\pi)$	4
COSPUF32 RaH,RbH	$a = \cos(b*2\pi)$	4
ATANPUF32 RaH,RbH	$a = \text{atan}(b)/2\pi$	4
QUADF32 RaH,RbH,RcH,RdH	ATANPU2 の計算に役立つ演算	5

既存の命令、パイプライン、メモリ・バス・アーキテクチャに変更は加えられていません。すべての TMU 命令は、既存の FPU レジスタ・セット (R0H~R7H) を使用して演算を実行します。

詳細については、『[TMS320C28x 拡張命令セット・テクニカル・リファレンス・マニュアル](#)』を参照してください。

## 7.6 デバイス・ブート・モード

このセクションでは、デフォルトのブート・モードと、このデバイスでサポートされているすべてのブート・モードについて説明します。ブート ROM は、ブート・モード選択、汎用入出力 (GPIO) ピンを使用して、ブート・モードの構成を判断します。

表 7-6 に、デフォルトのブート・モード選択ピンで選択可能なブート・モード・オプションを示します。ブートアップ・テーブルで選択可能なブート・モードと、使用するブート・モード選択ピン GPIO をカスタマイズできるようにデバイスをプログラムすることができます。

サポートされているすべてのペリフェラル・ブート・モードは、ペリフェラル・モジュールの最初のインスタンス (SCIA、SPIA、I2CA、CANA など) を使用します。この章でこれらのブート・モードに言及する場合は、最初のモジュール・インスタンスを指しています。たとえば SCI ブートと言え、SCIA ポートでの SCI ブートを意味します。他のペリフェラル・ブートについても同様です。

ブート ROM の実行からフラッシュ内の最初の命令をフェッチするまでの時間である  $t_{boot-flash}$  については、「リセット (XRSn) のスイッチング特性」表と「リセット・タイミング図」を参照してください。

表 7-6. デバイスのデフォルト・ブート・モード

ブート・モード	GPIO24 (デフォルトのブート・モード選択ピン 1)	GPIO32 (デフォルトのブート・モード選択ピン 0)
パラレル IO	0	0
SCI / ウェイト・ブート <sup>(1)</sup>	0	1
CAN	1	0
フラッシュ	1	1

(1) SCI ブート・モードは、SCI オートポー・ロック・プロセス中に SCI が「A」または「a」を待機し続ける限り、待機ブート・モードとして使用できます。

表 7-7 に、このデバイスでサポートされているブート・モードを示します。デフォルトのブート・モード・ピンは、GPIO24 (ブート・モード・ピン 1) および GPIO32 (ブート・モード・ピン 0) です。ユーザーがこれらのピンでペリフェラルも使用する場合、ブート・モード・ピンを弱くプルアップすることを選択してもかまいません。これは、プルアップをオーバーライドできるようにするためです。このデバイスでは、ユーザーが構成可能なデュアル・コード・セキュリティ・モジュール (DCSM) OTP 領域をプログラムすることにより、出荷時のデフォルトのブート・モード・ピンを変更できます。

表 7-7. 利用可能なすべてのブート・モード

ブート・モード番号	ブート・モード
0	パラレル
1	SCI / ウェイト
2	CAN
3	フラッシュ
4	ウェイト
5	RAM
6	SPI
7	I2C
10	セキュア・フラッシュ

### 注

サポートされているすべてのペリフェラル・ブート・モードは、ペリフェラル・モジュールの最初のインスタンス (SCIA、SPIA、I2CA、CANA など) を使用します。このセクションで、これらのブート・モードに言及する場合は、最初のモジュール・インスタンスを指しています。たとえば SCI ブートと言え、SCIA ポートでの SCI ブートを意味します。他のペリフェラル・ブートについても同様です。

### 7.6.1 デバイス・ブートの構成

このセクションでは、利用可能なブート構成とその構成方法について詳しく説明します。このデバイスでは、0～3本のブート・モード選択ピンと、1～8個のブート・モードの構成がサポートされています。

デバイスをデフォルト設定からアプリケーション用のカスタム設定に変更および構成するには、次のプロセスを使用します。

1. アプリケーションをブートできるようにする方法をすべて決定します。たとえば、メイン・アプリケーション用のフラッシュ・ブートのプライマリ・ブート・オプション、ファームウェア更新用の CAN ブートのセカンダリ・ブート・オプション、デバッグ用の SCI ブートの 3 番目のブート・オプションなどです。
2. 必要なブート・モードの数に基づいて、ブート・モードの選択に必要なブート・モード選択ピン (BMSP) の数を決定します。たとえば、3 つのブート・モード・オプションから選択するには、2 つの BMSP が必要です。
3. 必要な BMSP を物理的な GPIO ピンに割り当てます。たとえば、BMSP0 を GPIO10 に、BMSP1 を GPIO51 に、BMSP2 をデフォルト (ディセーブル) のままにするなどです。これらの構成の実行の詳細については、[セクション 7.6.1.1](#) を参照してください。
4. 決定したブート・モード定義を、BMSP のデコードされた値に相関付けるカスタム・ブート・テーブルのインデックスに割り当てます。たとえば、BOOTDEF0 = ブートからフラッシュ、BOOTDEF1 = CAN ブート、BOOTDEF2 = SCI ブートに割り当て、その他のすべての BOOTDEFx はデフォルト / なしのままにします。カスタム・ブート・モード・テーブルの設定と構成の詳細については、[セクション 7.6.1.2](#) を参照してください。

また、『[TMS320F280013x リアルタイム・マイクロコントローラ・テクニカル・リファレンス・マニュアル](#)』の「ブート・モードの使用例」セクションに、BMSP およびカスタム・ブート・テーブルの構成方法に関する使用例がいくつか記載されています。

---

#### 注

CAN ブート・モードは、XTAL をオンにします。CAN ブート・モードを使用する前に、アプリケーションに XTAL がインストールされていることを確認してください。

---

### 7.6.1.1 ブート・モード・ピンの構成

このセクションでは、ユーザーが構成可能なデュアル・ゾーン・セキュリティ・モジュール (DCSM) OTP 内の BOOTPIN\_CONFIG 領域 (表 7-8 を参照) をプログラムすることにより、ブート・モード選択ピンをユーザーがカスタマイズする方法について説明します。DCSM OTP 内のその領域は、Z1-OTP-BOOTPIN-CONFIG または Z2-OTP-BOOTPIN-CONFIG です。デバッグ時には、EMU-BOOTPIN-CONFIG が Z1-OTP-BOOTPIN-CONFIG / Z2-OTP-BOOTPIN-CONFIG をエミュレートする代用として機能するので、OTP に書き込まずにさまざまなブート・モードを検証するようにプログラムできます。このデバイスは、必要に応じて 0、1、2、3 のブート・モード選択ピンを使用するようにプログラムできます。

#### 注

Z2-OTP-BOOTPIN-CONFIG を使用する場合、この領域にプログラムされた構成が Z1-OTP-BOOTPIN-CONFIG の構成よりも優先されます。まず Z1-OTP-BOOTPIN-CONFIG を使用し、OTP 構成を変更する必要がある場合に Z2-OTP-BOOTPIN-CONFIG を使用するように切り替えることを推奨します。

**表 7-8. BOOTPIN\_CONFIG のビット・フィールド**

ビット	名称	説明
31:24	キー	この 8 ビットに 0x5A を書き込んでこのレジスタのビットが有効であることを示す
23:16	ブート・モード選択ピン 2 (BMSP2)	BMSP2 以外は BMSP0 の説明を参照
15:8	ブート・モード選択ピン 1 (BMSP1)	BMSP1 以外は BMSP0 の説明を参照
7:0	ブート・モード選択ピン 0 (BMSP0)	ブート時に使用する GPIO ピンを設定 (最大 255): - 0x0 = GPIO0 - 0x01 = GPIO1 - 以下同様 0xFF を書き込むと BMSP0 がディセーブルになり、このピンはブート・モードの選択には使用されない

#### 注

GPIO 224～253 はアナログ・ピンですが、ソフトウェアが GPIOHAMSEL レジスタ・ビットに書き込む場合は、これらのピンにデジタル入力を供給できます。

以下の GPIO を BMSP として使用することは**できません**。特定の BMSP 用に選択した場合、ブート ROM により BMSP0 および BMSP1 の工場出荷時デフォルト GPIO が自動的に選択されます。BMSP2 の工場出荷時デフォルトは 0xFF で、BMSP はディセーブルになります。

- GPIO 14 および GPIO 15 (どのパッケージでも利用不可)
- GPIO 25～GPIO 27 (どのパッケージでも利用不可)
- GPIO 30、GPIO 31、GPIO 34、GPIO 38 (どのパッケージでも利用不可)
- GPIO 42～GPIO 58 (どのパッケージでも利用不可)
- GPIO 62～GPIO 223 (どのパッケージでも利用不可)

表 7-9. スタンドアロンのブート・モード選択ピン・デコード

BOOTPIN_CONFIG キー	BMSP0	BMSP1	BMSP2	選択されるブート・モード
!= 0x5A	不定	不定	不定	工場出荷時デフォルトの BMSP で定義されるブート
= 0x5A	0xFF	0xFF	0xFF	ブート・モード 0 のブート・テーブルで定義されるブート (すべての BMSP がディセーブル)
	有効な GPIO	0xFF	0xFF	BMSP0 の値で定義されるブート (BMSP1 および BMSP2 がディセーブル)
	0xFF	有効な GPIO	0xFF	BMSP1 の値で定義されるブート (BMSP0 および BMSP2 がディセーブル)
	0xFF	0xFF	有効な GPIO	BMSP2 の値で定義されるブート (BMSP0 および BMSP1 がディセーブル)
	有効な GPIO	有効な GPIO	0xFF	BMSP0 と BMSP1 の値で定義されるブート (BMSP2 がディセーブル)
	有効な GPIO	0xFF	有効な GPIO	BMSP0 と BMSP2 の値で定義されるブート (BMSP1 がディセーブル)
	0xFF	有効な GPIO	有効な GPIO	BMSP1 と BMSP2 の値で定義されるブート (BMSP0 がディセーブル)
	有効な GPIO	有効な GPIO	有効な GPIO	BMSP0、BMSP1、BMSP2 の値で定義されるブート
	無効な GPIO	有効な GPIO	有効な GPIO	BMSP0 は工場出荷時のデフォルトの BMSP0 GPIO にリセット BMSP0、BMSP1、BMSP2 の値で定義されるブート
	有効な GPIO	無効な GPIO	有効な GPIO	BMSP1 は工場出荷時のデフォルトの BMSP1 GPIO にリセット BMSP0、BMSP1、BMSP2 の値で定義されるブート
有効な GPIO	有効な GPIO	無効な GPIO	BMSP2 は工場出荷時のデフォルト状態 (ディセーブル) にリセット BMSP0 および BMSP1 の値で定義されるブート	

注

ブート・モードをデコードする際、BMSP0 がブート・テーブル・インデックス値の最下位ビット、BMSP2 が最上位ビットです。BMSP をディセーブルにする場合は、BMSP2 から開始することをお勧めします。たとえば、BMSP2 のみを使用する場合 (BMSP1 と BMSP0 がディセーブル)、ブート・テーブル・インデックスの 0 と 4 のみが選択可能です。BMSP0 のみを使用する場合、選択可能なブート・テーブル・インデックスは 0 と 1 です。

### 7.6.1.2 ブート・モード・テーブル・オプションの設定

このセクションでは、デバイスのブート定義テーブル (BOOTDEF) と、関連するブート・オプションを設定する方法について説明します。ユーザーが設定可能な DCSM OTP 内の、Z1-OTP-BOOTDEF-LOW および Z1-OTP-BOOTDEF-HIGH に、64 ビットの領域が設定されています。デバッグ時は、EMU-BOOTDEF-LOW および EMU-BOOTDEF-HIGH により、Z1-OTP-BOOTDEF-LOW および Z1-OTP-BOOTDEF-HIGH をエミュレートできます。これにより、OTP に書き込むことなく、プログラムでさまざまなブート・モード・オプションを検証できます。ブート定義テーブルに対するカスタマイズの範囲は、使用されているブート・モード選択ピン (BMSP) の数によって異なります。たとえば、0 本の BMSP は 1 つのテーブル・エントリに等しく、1 本の BMSP は 2 つのテーブル・エントリに等しく、2 本の BMSP は 4 つのテーブル・エントリに等しく、3 本の BMSP は 8 つのテーブル・エントリに等しくなります。BOOTPIN\_CONFIG および BOOTDEF 値の設定方法の例については、『[TMS320F280013x リアルタイム・マイクロコントローラ・テクニカル・リファレンス・マニュアル](#)』を参照してください。

#### 注

Z2-OTP-BOOTPIN-CONFIG が設定されている場合には、Z1-OTP-BOOTDEF-LOW および Z1-OTP-BOOTDEF-HIGH のロケーションの代わりに、Z2-OTP-BOOTDEF-LOW および Z2-OTP-BOOTDEF-HIGH のロケーションが使用されます。BOOTPIN\_CONFIG 使用の詳細については、「[セクション 7.6.1.1](#)」を参照してください。

表 7-10. BOOTDEF のビット・フィールド

BOOTDEF 名	バイト位置	名称	説明
BOOT_DEF0	7:0	BOOT_DEF0 のモードとオプション	<p>ブート・テーブルのインデックス 0 にブート・モードを設定します。</p> <p>それぞれのブート・モードとそのオプションの例としては、特定のブートローダのための異なる GPIO の使用、あるいはフラッシュ上の異なるエントリ・ポイント・アドレスの使用などが挙げられます。サポートされていないブート・モードを使用すると、デバイスはブートを待機するか、フラッシュからブートします。</p> <p>テーブルに設定できる有効な BOOTDEF 値については、「<a href="#">GPIO の割り当て</a>」を参照してください。</p>
BOOT_DEF1	15:8	BOOT_DEF1 のモードとオプション	BOOT_DEF0 の説明を参照してください。
BOOT_DEF2	23:16	BOOT_DEF2 のモードとオプション	
BOOT_DEF3	31:24	BOOT_DEF3 のモードとオプション	
BOOT_DEF4	39:32	BOOT_DEF4 のモードとオプション	
BOOT_DEF5	47:40	BOOT_DEF5 のモードとオプション	
BOOT_DEF6	55:48	BOOT_DEF6 のモードとオプション	
BOOT_DEF7	63:56	BOOT_DEF7 のモードとオプション	

## 7.6.2 GPIO の割り当て

このセクションでは、BOOT\_DEF メモリの領域 Z1-OTP-BOOTDEF-LOW / Z2-OTP-BOOTDEF-LOW および Z1-OTP-BOOTDEF-HIGH / Z2-OTP-BOOTDEF-HIGH でのブート・モードの設定に使用される GPIO とブート・オプションの値について詳細に説明します。BOOT\_DEF の構成方法については、「ブート・モード・テーブルのオプションの構成」を参照してください。ブート・モード・オプションを選択するときは、使用する特定のデバイス・パッケージのピン・マルチプレクサ・オプションで、必要なピンが利用可能であることを確認します。

表 7-11. SCI ブート・オプション

オプション	BOOTDEF 値	SCITXDA GPIO	SCIRXDA GPIO
0 (デフォルト)	0x01	GPIO29	GPIO28
1	0x21	GPIO1	GPIO0
2	0x41	GPIO8	GPIO9
3	0x61	GPIO7	GPIO3
4	0x81	GPIO16	GPIO3

表 7-12. CAN ブート・オプション

オプション	BOOTDEF 値	CANTXA GPIO	CANRXA GPIO
0 (デフォルト)	0x02	GPIO4	GPIO5
1	0x22	GPIO32	GPIO33
2	0x42	GPIO2	GPIO3
3	0x62	GPIO13	GPIO12

### 注

F280013x と F280015x の CANTXA GPIO オプション 0 (デフォルト) の選択肢は異なります。他のすべての CAN ブート・オプション GPIO の選択肢は同じです。詳細については、該当するデバイスのデータシートを参照してください。

表 7-13. I2C ブート・オプション

オプション	BOOTDEF 値	SDAA GPIO	SCLA GPIO
0	0x07	GPIO0	GPIO1
1	0x27	GPIO32	GPIO33
2	0x47	GPIO5	GPIO4

表 7-14. RAM ブート・オプション

オプション	BOOTDEF 値	RAM エントリ・ポイント (アドレス)
0	0x05	0x0000 0000

表 7-15. フラッシュ・ブート・オプション

オプション	BOOTDEF 値	フラッシュ・エントリ・ポイント (アドレス)	フラッシュ・セクタ
0 (デフォルト)	0x03	0x0008 0000	バンク 0 セクタ 0
1	0x23	0x0008 8000	バンク 0 セクタ 32
2	0x43	0x0008 FFF0	バンク 0 セクタ 63 の最後
3	0x63	0x0009 0000	バンク 0 セクタ 64
4	0x83	0x0009 8000	バンク 0 セクタ 96
6	0xA3	0x0009 FFF0	バンク 0 セクタ 127 の最後

表 7-16. セキュア・フラッシュ・ブート・オプション

オプション	BOOTDEF 値	フラッシュ・エントリ・ポイント (アドレス)	フラッシュ・セクタ
0 (デフォルト)	0x0A	0x0008 0000	バンク 0 セクタ 0
1	0x2A	0x0008 8000	バンク 0 セクタ 32
2	0x4A	0x0008 FFF0	バンク 0 セクタ 63 の最後
3	0x6A	0x0009 0000	バンク 0 セクタ 64
4	0x8A	0x0009 8000	バンク 0 セクタ 96

表 7-17. ウェイト・ブート・モード

オプション	BOOTDEF 値	ウォッチドッグ
0	0x04	イネーブル
1	0x24	ディセーブル

表 7-18. SPI ブート・オプション

オプション	BOOTDEF 値	SPISMOA	SPISOMIA	SPICLKA	SPISTEA
0	0x06	GPIO7	GPIO1	GPIO3	GPIO5
1	0x26	GPIO16	GPIO1	GPIO3	GPIO0
2	0x46	GPIO8	GPIO10	GPIO9	GPIO11
3	0x66	GPIO16	GPIO13	GPIO12	GPIO29

表 7-19. パラレル・ブート・オプション

オプション	BOOTDEF 値	D0~D7 GPIO	28x(DSP) 制御 GPIO	ホスト制御 GPIO
0 (デフォルト)	0x00	D0 - GPIO0	GPIO224	GPIO242
		D1 - GPIO1		
		D2 - GPIO3		
		D3 - GPIO4		
		D4 - GPIO5		
		D5 - GPIO7		
		D6 - GPIO28		
		D7 - GPIO29		
1	0x20	D0 - GPIO0	GPIO12	GPIO13
		D1 - GPIO1		
		D2 - GPIO2		
		D3 - GPIO3		
		D4 - GPIO4		
		D5 - GPIO5		
		D6 - GPIO6		
		D7 - GPIO7		
2	0x40	D0 - GPIO0	GPIO16	GPIO29
		D1 - GPIO1		
		D2 - GPIO2		
		D3 - GPIO3		
		D4 - GPIO4		
		D5 - GPIO5		
		D6 - GPIO6		
		D7 - GPIO7		

## 7.7 セキュリティ

セキュリティ機能は、デュアル コード セキュリティ モジュール (DCSM) によって実装されます。第一の防御層はチップの境界を保護することであり、これは常に有効にしておく必要があります。それに加えて、デュアル ゾーン セキュリティ機能をコード分割のサポートに利用できます。

### 7.7.1 チップの境界の保護

次の 2 つの機能をファームウェア アップデート コードの認証と組み合わせて使用すると、デバイス上で不正なコードが実行されるのを防止するのに役立ちます。

#### 7.7.1.1 JTAGLOCK

USER OTP で JTAGLOCK 機能をイネーブルにすると、デバイス上のリソースへの JTAG アクセス (デバッグ プローブなど) がディセーブルになります。

#### 7.7.1.2 ゼロピン・ブート

USER OTP ブロックでゼロピンブート オプションをフラッシュ ブートと組み合わせてイネーブルにすると、ピンベースの外部ブートローダー オプション (SCI, CAN, Parallel など) がすべてブロックされます。

### 7.7.2 デュアル ゾーン セキュリティ

デュアル ゾーン セキュリティ メカニズムは、ゾーン 1 (Z1) とゾーン 2 (Z2) の 2 つのゾーンを保護します。両方のゾーンに対するセキュリティの実装は同一です。各ゾーンには、専用のセキュア・リソース (OTP メモリおよびセキュア ROM) と、割り当てられたセキュア・リソース (LSx RAM, フラッシュ・セクタ) があります。

### 7.7.3 免責事項

---

#### Code Security Module Disclaimer

このデバイスに搭載されているコード・セキュリティ・モジュール (CSM) は、関連メモリに保存されているデータをパスワードで保護するように設計されています。テキサス・インスツルメンツは、このデバイスに適用される保証期間において、標準契約条件に従って、この CSM がテキサス・インスツルメンツの発行した仕様書に準拠していることを保証します。

ただし、テキサス・インスツルメンツは、CSM で情報漏洩もしくは侵害が発生しないこと、または関連メモリに格納されているデータに他の手段でアクセスできないことを保証もしくは表明するものではありません。さらに、前述の規定を除き、テキサス・インスツルメンツは、商品性または特定目的への適合性に関する黙示の保証を含めて、CSM について、またはこのデバイスの動作について、保証または表明を行うものではありません。

いかなる場合においても、テキサス・インスツルメンツは、CSM またはこのデバイスの何らかの方法での使用に関連または起因して発生した、特別、間接的、偶発的、懲罰的な損害について、テキサス・インスツルメンツがこれらの損害の可能性について通知されていたかどうかにかかわらず、一切責任を負わないものとします。除外される損害には、データの消失、営業上の信用喪失、使用不能の損失、または業務の中断、その他の経済的損失が含まれますが、これらに限定されません。

---

## 7.8 ウォッチドッグ

このウォッチドッグ モジュールは、従来の TMS320C2000™ マイクロコントローラと同じですが、オプションでカウンタのソフトウェアリセット間隔の下限を設定できます。このウィンドウ付きカウントダウンは、デフォルトで無効になっているため、ウォッチドッグは完全に下位互換性があります。

ウォッチドッグは、リセットまたは割り込みのどちらかを生成します。選択可能な分周器付きの内部発振器からクロックが供給されます。

図 7-2 に、ウォッチドッグ・モジュール内の各種機能ブロックを示します。




図 7-2. ウィンドウ付きウォッチドッグ

## 7.9 C28x タイマ

CPU タイマ 0、1、2 は、同一仕様の 32 ビット・タイマであり、周期をプリセット可能で、16 ビット・クロック・プリスケールリングを備えています。これらのタイマには、32 ビットのカウントダウン・レジスタがあり、カウンタが 0 に達したときに割り込みを発生させます。このカウンタは、CPU クロック速度をプリスケール値設定で除算した速度でデクリメントされます。カウンタが 0 になると、32 ビットの周期値が自動的に再ロードされます。

CPU タイマ 0 は汎用であり、PIE ブロックに接続されています。CPU タイマ 1 も汎用であり、CPU の INT13 に接続されています。CPU タイマ 2 は、TI-RTOS 用に予約されています。これは、CPU の INT14 に接続されています。TI-RTOS を使用していない場合は、CPU タイマ 2 を汎用として使用できます。

CPU タイマ 2 には、次のいずれかのクロックを供給できます。

- SYSCLK (デフォルト)
- 内部発振器 1 (INTOSC1)
- 内部発振器 2 (INTOSC2)
- X1 (XTAL)

## 7.10 デュアル・クロック・コンパレータ (DCC)

DCC モジュールは、より正確で信頼性の高いバージョンである 2 番目のクロックに基づいてクロック入力を評価および監視するのに使用されます。この計測機器は、クロック・ソースまたはクロック構造の障害を検出するために使用され、システムの安全性指標を強化します。

### 7.10.1 特長

DCC の特長は次のとおりです。

- アプリケーションが、2 つのクロック信号の周波数の間で固定比率を維持できるようにします。
- 基準クロック・サイクル数に関して、プログラム可能な許容範囲ウィンドウを定義できます。
- アプリケーションが介在しなくても継続的に監視できます。
- スポット測定のためのシングル・シーケンス・モードをサポートしています。
- 複数の特殊な使用事例のために各カウンタのクロック源を選択することもできます。

### 7.10.2 DCCx クロック・ソース入力のマッピング

表 7-20. DCCx クロック・ソース 0 表

DCCxCLKSRC0[3:0]	クロック名
0x0	XTAL / X1
0x1	INTOSC1
0x2	INTOSC2
0x4	TCK
0x5	CPU1.SYSCLK
0x8	AUXCLKIN
0xC	INPUT XBAR (入力クロスバーの出力 16)
その他	予約済み

表 7-21. DCCx クロック・ソース 1 表

DCCxCLKSRC1[4:0]	クロック名
0x0	PLLRAWCLK
0x2	INTOSC1
0x3	INTOSC2
0x6	CPU1.SYSCLK
0x9	Input XBAR (入力クロスバーの出力 15)
0xA	AUXCLKIN
0xB	EPWMCLK
0xC	LSPCLK
0xD	ADCCLK
0xE	WDCLK
0xF	CAN0BITCLK
その他	予約済み

## 8 アプリケーション、実装、およびレイアウト

### 8.1 アプリケーションと実装

#### 注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくこととなります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

『F2800x C2000™ リアルタイム MCU シリーズ用ハードウェア設計ガイド』アプリケーション・ノートは、C2000 デバイスを使用するハードウェア開発者向けの重要なガイドであり、設計プロセスの合理化と、設計不具合の可能性低減に役立ちます。ここで説明する主なトピックは、電源要件、汎用入出力 (GPIO) 接続、アナログ入力と ADC、クロック生成と要件、JTAG デバッグなどです。

### 8.2 デバイスの主な特長

表 8-1. デバイスの主な特長

モジュール	機能	システムの利点
<b>処理</b>		
リアルタイム制御 CPU	最大 120MIPS C28x:120MIPS フラッシュ:最大 256KB RAM:最大 36KB 32 ビット浮動小数点ユニット (FPU32) 三角関数演算ユニット (TMU)	テキサス・インスツルメンツの 32 ビット C28x DSP コアは、オンチップ・フラッシュまたは SRAM から実行される浮動小数点または固定小数点コードに対して 120MHz の信号処理能力があります。 <b>FPU32:</b> IEEE 754 単精度浮動小数点演算のネイティブ・ハードウェア・サポート <b>TMU:</b> 制御アプリケーション向けに最適化された迅速な計算 (たとえば PLL や DQ 変換) のために、三角関数と算術演算の実行を高速化するために使用されるアクセラレータ。TMU は制御ループの高速化を実現し、効率の向上と部品サイズの小型化に貢献します。 非線形 PID 制御アルゴリズムをサポートするための特別な命令
<b>センシング</b>		
A/D コンバータ (ADC) (12 ビット)	最大 2 つの ADC モジュール 4MSPS 最大 21 チャネル	ADC は 3 相すべての電流と DC バスをジッタ 0 で高精度かつ同時にサンプリング。 ADC 後処理 - オンチップ・ハードウェアにより、ADC の ISR (割り込みサービス・ルーチン) の複雑さを緩和し、電流ループのサイクルを短縮。 マルチフェーズ・アプリケーションでは、多くの ADC が役に立ちます。より効果的な MSPS (オーバーサンプリング) と標準的な ENOB を提供し、制御ループの性能を向上します。

**表 8-1. デバイスの主な特長 (続き)**

モジュール	機能	システムの利点
コンパレータ・サブシステム (CMPSS)	<b>CMPSS</b> 1 つのウィンドウ付きコンパレータ デュアル 12 ビット DAC DAC ランプ生成 外部ピンの低 DAC 出力 デジタル・フィルタ 検出からトリップまでの時間は 60ns スロープ補償	<b>誤検出によるアラームを防止するシステム保護機能:</b> コンパレータ・サブシステム (CMPSS) モジュールは、ピーク電流モード制御、スイッチング電源、力率補正、電圧トリップ監視などのアプリケーションに役立ちます。 アナログ・コンパレータ・サブシステムに搭載されているブランキング・ウィンドウとフィルタリング機能により、PWM トリップのトリガと不要なノイズの除去が簡単になります。
	<b>CMPSS_LITE</b> 3 つのウィンドウ付きコンパレータ デュアル有効ビット 9.5 ビットのリファレンス DAC デジタル・フィルタ 検出からトリップまでの時間は 40ns スロープ補償	制御精度の向上を実現します。コンパレータ、12 ビット DAC (CMPSS)、および CMPSS_LITE の有効ビット数 9.5 のリファレンス DAC を使用して PWM を制御するために、CPU をさらに構成する必要はありません。 同じピンを使用して保護と制御を実現します。
拡張直交エンコーダ・パルス (eQEP)	1 つの eQEP モジュール	リニアまたはロータリ・インクリメンタル・エンコーダとの直接インターフェイスに使用して、高性能動作および位置制御システムに使用される回転機械から位置、方向、速度などの情報を入手できます。また、外部デバイス (センサなど) からの入力パルスをカウントする、その他のアプリケーションでも使用できます。
拡張キャプチャ (eCAP)	2 つの eCAP モジュール イベント間の経過時間を測定します (最大 4 つのタイムスタンプ付きイベント)。 入力クロスバー経由で任意の GPIO に接続します。 キャプチャ・モードで使用しない場合、eCAP モジュールを単一チャネルの PWM 出力 (APWM) として構成可能です。	<b>eCAP の用途は以下のとおりです。</b> 回転機械の速度測定 (たとえば、歯付きスプロケットをホール・センサで検知) 位置センサ・パルス間の経過時間測定 パルス列信号の周期およびデューティ・サイクル測定 デューティ・サイクル符号化電流 / 電圧センサから得られた電流または電圧振幅の復号

表 8-1. デバイスの主な特長 (続き)

モジュール	機能	システムの利点
<b>アクチュエーション</b>		
拡張パルス幅変調 (ePWM)	最大 14 個の ePWM チャンネル デッドバンド付きのハイサイド/ローサイド PWM を生成する能力 バレー・スイッチング (バレー・ポイントで PWM 出力を切り替える機能) とブランキング・ウィンドウなどの機能をサポート	最高のパワー・トポロジに対応する、フレキシブルな PWM 波形生成。 シャドウ・デッドバンドおよびシャドウ・アクション検証機能により、適応型 PWM の生成と保護が可能になり、制御精度の向上と電力損失の低減を実現できます。 力率補正 (PFC) アプリケーションに特に関係の深い、力率 (PF) と全高調波歪 (THD) の改善を可能にします。軽負荷時の効率向上
	ワンショット・リロードおよびグローバル・リロード機能	可変周波数およびマルチフェーズの DC-DC アプリケーションに不可欠であり、高い周波数の制御ループ (2MHz 超) の達成に役立ちます。 高い周波数でのインターリーブ LLC トポロジの制御を可能にします
	サイクルごと (CBC) のトリップ・イベントおよびワンショット・トリップ (OST) のイベントに対して独立した PWM 動作	フォルト状態時に、サイクルごとの保護と完全な PWM シャットオフを実現します。マルチフェーズ PFC または DC-DC 制御の実装に役立ちます。
	SYNC でのロード (SYNC イベントでのシャドウからアクティブへのロードをサポート)	可変周波数アプリケーションを実現 (電力変換で LLC 制御が可能)。
	ソフトウェアの介入なし (ISR: 割り込みサービス・ルーチンの待ち時間なし) で PWM をシャットダウン可能	障害発生時の高速な保護
	遅延トリップ機能	ピーク電流モード制御 (PCMC) 位相シフト・フル・ブリッジ (PSFB) DC-DC によるデッドバンドの実装を容易にし、(コンパレータ、トリップ、または SYNC 入力によるトリガ・イベントでも) 多くの CPU リソースを占有しません。
	デッドバンド・ジェネレータ (DB) サブモジュール	プログラマブル遅延を立ち上がり (RED) および立ち下がり (FED) PWM 信号エッジに追加することで、ハイサイドおよびローサイド・ゲートの同時オン状態を防止します。
フレキシブルな PWM 位相の関係とタイマの同期	各 ePWM モジュールは、他の ePWM モジュールや他のペリフェラルと同期させることができます。PWM エッジを互いに完全に同期させたり、特定のイベントと完全に同期させたりします。 パワー・デバイスのスイッチングと同期して、特定のサンプリング・ウィンドウを使用するフレキシブルな ADC スケジューリングをサポートします。	
高分解能パルス幅変調 (HRPWM)	2 本の高分解能チャンネル (150ps) デューティ・サイクル、周期、デッドバンド、位相オフセットに対して 150ps のステップを備えており、99% の精度向上を実現します。	高精度の制御に役立ち、高い周波数での電力変換の性能向上を実現します。 よりクリーンな波形を実現し、出力の発振 / リミット・サイクルを回避します。
<b>コネクティビティ</b>		
シリアル・ペリフェラル・インターフェイス (SPI)	1 つの高速 SPI ポート	30MHz をサポート
シリアル通信インターフェイス (SCI)	3 つの SCI (UART) モジュール	コントローラとのインターフェイス
CAN (Controller Area Network)	1 つの CAN モジュール	Classic CAN モジュールとの互換性を提供
I2C (Inter-Integrated Circuit)	2 つの I2C モジュール	外部 EEPROM、センサ、またはコントローラとのインターフェイス

表 8-1. デバイスの主な特長 (続き)

モジュール	機能	システムの利点
他のシステムの特長		
セキュリティ・エンハンサ	デュアル・ゾーン・コード・セキュリティ・モジュール (DCSM) ウォッチドッグ レジスタへの書き込み保護 クロック消失検出ロジック (MCD) 誤り訂正符号 (ECC) およびパリティ デュアル・クロック・コンパレータ (DCC)	<b>DCSM:</b> 社外秘コードの複製やリバース・エンジニアリングを防止 <b>ウォッチドッグ:</b> CPU が無限ループに陥った場合にリセットを生成 <b>レジスタへの書き込み保護:</b> システム構成レジスタのロック保護 不要な CPU 書き込みに対する保護 <b>MCD:</b> クロック故障の自動検出 <b>ECC およびパリティ:</b> シングル・ビットの誤り訂正とダブル・ビットの誤り検出 <b>DCC:</b> クロック・ソースの障害を検出するために使用
クロスバー (XBAR)	さまざまな構成でデバイスの入力、出力、内部リソースを接続できるフレキシビリティを実現します。 <ul style="list-style-type: none"> <li>入力クロスバー</li> <li>出力クロスバー</li> <li>ePWM クロスバー</li> </ul>	<b>ハードウェア設計の汎用性を向上:</b> <b>入力クロスバー:</b> 任意の GPIO からチップ内の複数の IP ブロックに信号を接続 <b>出力クロスバー:</b> 内部信号を指定された GPIO ピンに接続 <b>ePWM クロスバー:</b> 内部信号をさまざまな IP ブロックから ePWM に接続

## 8.3 アプリケーション情報

### 8.3.1 代表的なアプリケーション

「代表的なアプリケーション」セクションでは、このデバイスのいくつかのアプリケーションについて詳しく説明します。アプリケーションの詳細なリストについては、このデータシートの [セクション 2](#) を参照してください。

#### 8.3.1.1 エアコン室外機

エアコン室外機の設計上の考慮事項として、電力効率の最大化、静音化、コストの削減が挙げられます。可変速度エアコンは連続的な温度調整が可能であり、一定速エアコンよりも効率的です。エアコンの室外機 (ODU) は、力率補正 (PFC) 段、コンプレッサ・モーター・ドライブ、およびファン・モーター・ドライブで構成されています。ODU のコンプレッサ・モーターとファン・モーターでは、モーターの入力周波数と電圧を変化させてモーターの速度とトルクを制御するために、センサレスのフィールド指向制御 (FOC) に基づく永久磁石同期モーター (PMSM) ドライブを使用しています。PFC により、電流の波形が電圧の波形に追従して電力線側の力率が向上し、負荷や入力条件の変動に関係なく出力 DC 電圧が一定の値に安定化されます。






図 8-2. 1 シャントおよび単相 PFC を使用したデュアル・モーター制御付きの標準的な可変周波数エアコン




図 8-3. 1 シャントおよび単相 PFC を使用したシングル・モーター制御付きの標準的な可変周波数エアコン

8.3.1.1.2 エアコン室外機のリソース

リファレンス・デザインと関連トレーニング・ビデオ

TIDM-02010: HVAC 向けデジタル・インターリーブ PFC 付きデュアル・モーター制御のリファレンス・デザイン

TIDM-02010 リファレンス・デザインは、HVAC アプリケーションの可変周波数エアコン屋外ユニット・コントローラ用の 1.5kW デュアル・モーター・ドライブおよび力率補正 (PFC) 制御のリファレンス・デザインです。このリファレンス・デザインは、コンプレッサとファン・モーター・ドライブ向けのセンサレス 3 相 PMSM ベクトル制御と、単一の C2000™ マイクロコントローラで新しい効率規格を満たすデジタル・インターリーブ昇圧 PFC を実装する方法を示します。このリファレンス・デザインで利用できるハードウェアとソフトウェアはテスト済みであり、すぐに使用できるので、開発期間短縮に貢献します。このリファレンス・デザインには、ハードウェア設計ファイルとソフトウェア・コードが付属しています。

### 可変速度エアコン (HVAC) のリファレンス・デザイン・デモ (ビデオ)

このビデオでは、1 つの C2000 MCU を使用した HVAC アプリケーション設計用のインターリーブ PFC 付きデュアル・モーター制御を紹介します。このリファレンス・デザインで得られたテスト結果も、このプレゼンテーションの一部として提示されています。

#### 8.3.1.2 洗濯機 / 乾燥機

最新の洗濯機 / 乾燥機システムには、高いエネルギー効率、低いノイズと振動、完全なシステム保護を備えた強力なモーター制御が求められます。さらに、洗濯や乾燥の性能を向上させ、水消費を低減するために、モーター・ドライブ制御で可変の負荷の可変の回転速度をサポートする必要があります。C2000 MCU は、それらの要件をセンサレスのフィールド指向制御 (FOC) を使用して満たすことができる強力なリアルタイム・コントローラであり、効率の最大化、モーター電力の最大化、トルク・リップルの最小化、可聴ノイズの低減、洗濯機 / 乾燥機ドラムの高負荷スタートアップ時にモーターの加速が必要とされる最大モーター・トルクの実現を実現できます。図 8-4、図 8-5、および図 8-6 に、デュアル・モーターまたはシングル・モーターを使用するシングルチップ・アーキテクチャの異なる種類の洗濯機 / 乾燥機を示します。

8.3.1.2.1 システム・ブロック図




図 8-4. 3 つのシャント電流センシングを使用したデュアル・モーター制御付きの代表的な洗濯機 / 乾燥機




図 8-5. 1 つのシャント電流センシングを使用したデュアル・モーター制御付きの代表的な洗濯機 / 乾燥機




図 8-6. 1つのシャント電流センシングを使用した、1 モーター制御機能付きの代表的な洗濯機 / 乾燥機

### 8.3.1.2.2 洗濯機 / 乾燥機のリソース

#### リファレンス・デザインと関連トレーニング・ビデオ

##### TIDM-02010: HVAC 向けデジタル・インターリーブ PFC 付きデュアル・モーター制御のリファレンス・デザイン

TIDM-02010 リファレンス・デザインは、HVAC アプリケーションの可変周波数エアコン屋外ユニット・コントローラ用の 1.5kW デュアル・モーター・ドライブおよび力率補正 (PFC) 制御のリファレンス・デザインです。このリファレンス・デザインは、コンプレッサとファン・モーター・ドライブ向けのセンサレス 3 相 PMSM ベクトル制御と、単一の C2000™ マイクロコントローラで新しい効率規格を満たすデジタル・インターリーブ昇圧 PFC を実装する方法を示します。このリファレンス・デザインで利用できるハードウェアとソフトウェアはテスト済みであり、すぐに使用できるので、開発期間短縮に貢献します。このリファレンス・デザインには、ハードウェア設計ファイルとソフトウェア・コードが付属しています。

### 『ユニバーサル・モーター制御プロジェクトおよびラボ・ユーザー・ガイド』

ユニバーサル・モーター制御ラボでは、C2000 MCU を使用したモーター・ドライブ制御の例を紹介します。このラボは、センサレス (FAST™、eSMO、InstaSPIN™-BLDC) モーター制御手法とセンサ付き (インクリメンタル・エンコーダ、ホール) モーター制御手法 (FOC、台形) のビルド・サンプルを含む 1 つのプロジェクトです。このラボには、さまざまな 3 相インバータ・モーター評価キットや、洗濯機、乾燥機、冷蔵庫アプリケーション向けのカスタム独自のボードで使用可能なシステム機能とデバッグ・インターフェイスが含まれています。このラボのサンプル・コードは、**モーター制御ソフトウェア開発キット (SDK)** に含まれています。モーター制御 SDK (MC SDK) は、さまざまな 3 相モーター制御アプリケーションで使用する C2000 MCU ベースのモーター制御システムの開発時間を最小限に抑える目的で設計したソフトウェア・インフラ、ツール、資料の包括的なセットです。

### 可変速度エアコン (HVAC) のリファレンス・デザイン・デモ (ビデオ)

このビデオでは、1 つの C2000 MCU を使用した HVAC アプリケーション設計用のインターリーブ PFC 付きデュアル・モーター制御を紹介します。このリファレンス・デザインで得られたテスト結果も、このプレゼンテーションの一部として提示されています。

### 8.3.1.3 ロボット芝刈り機

ロボット芝刈り機システムは、ドライブトレイン、切断、および補助機能用に、正確な制御を必要とする複数の低電圧バッテリー駆動モーターを搭載しています。使用時間を延ばすにはモーターの効率が重要であり、精度演算により必要に応じて自律演算が可能です。C2000 MCU は、それらの要件をセンサレスまたはセンサ・ベースのフィールド指向制御 (FOC) を使用して満たすことができる強力なリアルタイム・コントローラであり、効率の最大化、モーター電力の最大化、トルク・リップルの最小化、可聴ノイズの低減、高負荷スタートアップ時に必要とされる最大モーター・トルクの利用を実現できます。多軸ドライブトレイン制御、切断刃、およびリフト、ポンプ、ブロワーなどの補助機能に C2000 デバイスを使用できます。

8.3.1.3.1 システム・ブロック図




図 8-7. ロボット芝刈り機向けのデュアルチップ・ソリューション




図 8-8. ロボット芝刈り機向けのシングルチップ・ソリューション

### 8.3.1.3.2 ロボット芝刈り機のリソース

#### リファレンス・デザインと関連トレーニング・ビデオ

『単一の C2000™ MCU での FCL と SFRA を使用した 2 軸モーター制御』アプリケーション・レポート

この設計ガイドは、テキサス・インスツルメンツの LaunchPad キットとインバータ BoosterPack キットを使用した単一の C2000 MCU をベースとする 2 軸 PM サーボ・ドライブの高帯域内部ループ電流制御のための高速電流ループ (FCL) アルゴリズムの評価に役立ちます。このリファレンス・デザインのサンプル・コードは、モーター制御ソフトウェア開発キットに含まれています。

『高速電流ループを使用した PMSM の高速応答制御』アプリケーション・レポート

このリファレンスは、C2000 MCU を使用した PM サーボ・ドライブの高帯域電流ループ制御とその周波数応答分析のための高速電流ループ (FCL) の評価に役立ちます。このリファレンス・デザインのサンプル・コードは、モーター制御ソフトウェア開発キットに含まれています。

『ユニバーサル・モーター制御プロジェクトおよびラボ・ユーザー・ガイド』

ユニバーサル・モーター制御ラボでは、C2000 MCU を使用したモーター・ドライブ制御の例を紹介し、このラボは、センサレス (FAST™, eSMO, InstaSPIN™-BLDC) モーター制御手法とセンサ付き (インクリメンタル・エンコーダ、ホール) モーター制御手法 (FOC、台形) のビルド・サンプルを含む 1 つのプロジェクトです。このラボには、さまざまな 3 相インバータ・モーター評価キットや、洗濯機、乾燥機、冷蔵庫アプリケーション向けのカスタム独自のボードで使用可能なシステム機能とデバッグ・インターフェイスが含まれています。このラボのサンプル・コードは、モーター制御ソフトウェア開発

キット (SDK) に含まれています。モーター制御 SDK (MC SDK) は、さまざまな 3 相モーター制御アプリケーションで使用する C2000 MCU ベースのモーター制御システムの開発時間を最小限に抑える目的で設計したソフトウェア・インフラ、ツール、資料の包括的なセットです。

### 8.3.1.4 商用テレコム整流器

商用テレコム整流器は、力率補正 (PFC) 段と DC-DC コンバータ段で構成されています。トータムポール PFC は、PFC 段として広く使用されています。DC-DC 段については、LLC と位相シフト・フルブリッジ (PSFB) が最も一般的な 2 つのトポロジです。商用テレコム整流器では、[図 8-9](#) および [図 8-10](#) に示すように、シングルチップとデュアルチップのアーキテクチャを使用できます。

PFC 段は、AC 電圧と同位相で AC 電源から正弦波電流を引き込み、出力範囲全体にわたって安定した DC バス電圧 (VDC、標準値 +400 V) を維持します。この出力電圧は、DC-DC 段の入力として供給され、この段で、絶縁された低い出力電圧  $V_{out}$  (通常は 48V) に変換されます。

#### 8.3.1.4.1 システム・ブロック図




図 8-9. 商用テレコム整流器のシングルチップ・アーキテクチャ




図 8-10. 商用テレコム整流器のデュアルチップ・アーキテクチャ

### 8.3.1.4.2 商用テレコム整流器のリソース

#### リファレンス・デザインと関連トレーニング・ビデオ

##### C2000™ と GaN が実現する CCM トーテムポール PFC と電流モード LLC による 1kW のリファレンス・デザイン

このリファレンス・デザインは、C2000™ F28004x マイクロコントローラによりハーフブリッジ LLC 段で一種の電流モード制御方式を採用したハイブリッド・ヒステリシス制御 (HHC) 方式の実例を示しています。このハードウェアは、1kW、80 Plus Titanium、GaN CCM トーテム・ポール・ブリッジレス PFC およびハーフ・ブリッジ LLC のリファレンス・デザインである TIDA-010062 をベースにしています。ハイブリッド・ヒステリシス制御の目的で、1 枚の独立したセンシング・カードを追加しています。このカードは、共振コンデンサを使用して電圧を再生します。この HHC LLC 段は、シングル・ループ電圧モード制御方式 (VMC) に比べて、優れた過渡応答と使いやすい制御ループ設計を実現します。

##### PMP41081 C2000™ リアルタイム マイコン使用、1kW、12V、HHC LLC のリファレンス デザイン

このリファレンス デザインは、1kW、400V から 12V の変換を行うハーフブリッジ共振 DC/DC プラットフォームであり、C2000™ マイコンを使用したハイブリッドヒステリシス制御 (HHC) の負荷過渡性能を評価する目的で使用できます。

##### 270W/in<sup>3</sup> を超える電力密度、アクティブ・クランプ付き 3kW 位相シフト・フル・ブリッジのリファレンス・デザイン

このリファレンス・デザインは、GaN ベースの 3kW 位相シフト・フル・ブリッジ (PSFB) であり、最大電力密度を目標としています。このデザインは、アクティブ・クランプによって複数の 2 次側同期整流 MOSFET への電圧ストレスを最小化しているため、より良好な性能指数 (FoM) で電圧定格のより低い MOSFET を使用することができます。PMP23126 は、1 次

側にテキサス・インスツルメンツの 30mΩ の GaN、2 次側にシリコン MOSFET を使用しています。LMG3522 は、ドライバと保護機能を内蔵した上面冷却 GaN であり、Si MOSFET と比較して、より広い範囲の動作で ZVS (ゼロ電圧スイッチング) を維持できるので、効率の向上に貢献します。この PSFB (位相シフト・フルブリッジ) は 100kHz で動作し、97.74% のピーク効率を達成します。

#### **PMP41017 GaN と CC2000™ マイコン採用、3kW、2 相インターリーブ ハーフ ブリッジ LLC のリファレンス デザイン**

このリファレンス デザインは、LMG3422 と C2000™ の各デバイスを使用した 3kW、2 相インターリーブ ハーフ ブリッジ LLC (インダクタ-インダクタ-コンデンサ) です。

#### **デジタル制御の高効率 / 高電力密度 PFC 回路 - パート 2 (ビデオ)**

このプレゼンテーションでは、C2000 MCU を使用した 2 つのブリッジレス PFC の設計を紹介します。テキサス・インスツルメンツの高電圧 GaN を使用して、3.3kW インターリーブ CCM トーテムポール PFC と 1.6kW インターリーブ TRM トーテムポール PFC の設計を実装します。スイッチング損失、電流クロスオーバー歪み、入力電流 THD を最小化し、効率と PF を向上させるための設計上の考慮事項について詳しく説明しています。

#### **TIDA-010203 GaN および C2000™ リアルタイム制御 MCU を使った高効率 PFC 段 (ビデオ)**

GaN パワー FET および C2000™ MCU により、トーテムポール力率補正 (PFC) トポロジを実現し、ブリッジ整流器の電力損失をなくします。

#### **TIDA-010062 1kW、80 Plus Titanium、GaN CCM トーテム・ポール・ブリッジレス PFC およびハーフブリッジ LLC のリファレンス・デザイン**

このリファレンス・デザインは、サーバー電源ユニット (PSU) およびテレコム整流器アプリケーション向けのデジタル制御されたコンパクトな 1kW AC/DC 電源の設計です。高効率設計により、フロントエンドの連続導通モード (CCM) トーテム・ポール・ブリッジレス力率補正 (PFC) 段を含む、2 つの主電力段をサポートしています。広い負荷範囲にわたって高い効率を実現し、80 Plus Titanium 要件を満たすため、ドライバ内蔵 LMG341x GaN FET を PFC 段に採用しています。また、このデザインは、ハーフ・ブリッジ LLC 絶縁型 DC/DC 段もサポートしており、+12V DC 出力で 1kW を供給します。2 枚の制御カードは、C2000™ 基本的性能 MCU を使用して、両方の電力段を制御します。

#### **TIDA-010203 C2000 および GaN を使った 4kW 単相トーテムポール PFC のリファレンス・デザイン**

このリファレンス・デザインは、F280049/F280025 制御カードと LMG342x EVM ボードを使った 4kW CCM トーテムポール PFC です。この設計は、堅牢な PFC ソリューションの実例を示しています。コントローラのグランドを MOSFET レッグの中間に接続することで、絶縁型電流センスを回避することができます。非絶縁型であるため、高速アンプ OPA607 によって AC 電流センスを実装でき、信頼性の高い過電流保護を実現します。この設計では、効率、熱画像、AC ドロップ、雷サージ、EMI CE が十分に検証されています。包括的なテスト・データを備えた、このリファレンス・デザインは、C2000 および GaN を使用したトーテムポール PFC の完成度を示しており、高効率製品の PFC 段設計に適した研究プラットフォームとなっています。

#### **TIDM-1001 C2000™ MCU を使った 2 相インターリーブ LLC 共振コンバータのリファレンス・デザイン**

共振コンバータは、サーバー、テレコム、車載用、産業用、その他の電源アプリケーションでよく使用される一般的な DC-DC コンバータです。効率と電力密度が高く、さまざまな業界標準の要件および増大する電力密度の目標に対応しており、中電力から大電力アプリケーション向けのコンバータとして最適です。このリファレンス・デザインは、デジタル制御 500W 2 相インターリーブ LLC 共振コンバータを実装しています。このシステムは、単一の C2000™ マイクロコントローラ (MCU) である TMS320F280025C で制御しています。また、この MCU は、パワー・エレクトロニクスのスイッチング・デバイスがさまざまな動作モードで使用する PWM 波形も生成します。このリファレンス・デザインは、新しい電流共有技術を使用して、複数の相間における電流バランスを高精度で実現しています。

#### **TIDM-1007 インターリーブ CCM トーテムポール PFC のリファレンス・デザイン (ビデオ)**

このビデオでは、C2000 マイクロコントローラを使ってトーテムポール PFC を制御するために必要なハードウェアの特徴、制御の特徴、ソフトウェア設計について説明します。このリファレンス・デザインで得られたテスト結果も、このプレゼンテーションの一部として提示されています。

#### **可変周波数、ZVS、5kW、GaN ベース、2 相トーテムポール PFC のリファレンス・デザイン**

このリファレンス・デザインは、高密度で高効率の 5kW トーテムポール力率補正 (PFC) の設計を示しています。このデザインは、可変周波数と ZVS (ゼロ電圧スイッチング) の組み合わせで動作する 2 相トーテムポール PFC を使用していま

す。この制御方式は、新しいトポロジと改良型の三角波電流モード (ITCM) を使用し、小型化と高効率化を実現します。このデザインは、TMS320F280049C マイコンの内部にある高性能プロセッシング・コアを使用し、広い動作範囲にわたって効率を維持します。この PFC は 100kHz~800kHz の可変周波数範囲で動作します。電力密度が 120kW/立方インチ (7.32kW/立方 cm) のオープン・フレームにおいて、99% のピーク・システム効率を達成しています。

## 9 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介いたします。

### 9.1 使い始めと次の手順

『C2000™ リアルタイム制御マイクロコントローラ (MCU) を使用した設計の開始』入門ガイドは、C2000 デバイスを使用する開発について、ハードウェアからサポート・リソースまで、あらゆる側面をカバーしています。主要な参考資料に加えて、各セクションには関連するリンクとリソースが掲載されており、さらに詳細な情報を知ることができます。

### 9.2 デバイス命名規則

製品開発サイクルの段階を示すために、テキサス・インスツルメンツでは DSP デバイスとサポート・ツールすべての型番に接頭辞を割り当てます。DSP 商用ファミリの製品には、次の 3 つの接頭辞のいずれかが付いています。TMX、TMP、TMS (たとえば、TMS320F2800137)。テキサス・インスツルメンツでは、サポート・ツールについては、使用可能な 3 つの接頭辞のうち TMDX および TMDS の 2 つを推奨しています。これらの接頭辞は、製品開発の進展段階を表します。段階には、エンジニアリング・プロトタイプ (TMX および TMDX) から、完全認定済みの量産デバイス/ツール (TMS および TMDS) まであります。

デバイスの開発進展フロー:

**TMX** 実験的デバイス。最終デバイスの電気的特性を必ずしも表さず、量産アセンブリ・フローを使用しない可能性があります。

**TMP** プロトタイプ・デバイス。最終的なシリコン・ダイとは限らず、最終的な電気的特性を満たさない可能性があります。

**TMS** 認定済みのシリコン・ダイの量産バージョン。

サポート・ツールの開発進展フロー:

**TMDX** 開発サポート製品。テキサス・インスツルメンツの社内認定試験はまだ完了していません。

**TMDS** 完全に認定済みの開発サポート製品です。

TMX および TMP デバイスと TMDX 開発サポート・ツールは、以下の免責事項の下で出荷されます。


「開発中の製品は、社内での評価用です」。

量産デバイスおよび TMDS 開発サポート・ツールの特性は完全に明確化されており、デバイスの品質と信頼性が十分に示されています。テキサス・インスツルメンツの標準保証が適用されます。

プロトタイプ・デバイス (X または P) の方が標準的な量産デバイスに比べて故障率が大きいと予測されます。これらのデバイスは予測される最終使用時の故障率が未定義であるため、テキサス・インスツルメンツでは、それらのデバイスを量産システムで使用しないよう推奨しています。認定済みの量産デバイスのみを使用する必要があります。

テキサス・インスツルメンツのデバイスの命名規則には、デバイス・ファミリ名の接尾辞も含まれます。この接尾辞はパッケージ・タイプを示します (たとえば PM)。

PM、PT、RGZ、RHB パッケージ・タイプの TMS320F280013x デバイスの注文用型番については、このドキュメントにあるパッケージ・オプションについての付録または [tj.co.jp](http://tj.co.jp) をご覧になるか、テキサス・インスツルメンツの販売代理店にお問い合わせください。



A. 注文用型番には接頭辞 X を使用。

図 9-1. デバイス命名規則

### 9.3 マーキング

パッケージ・マーキングを 図 9-2、図 9-3、図 9-4、および 図 9-5 に示します。表 9-1 に、シリコンのリビジョン・コードを示します。




図 9-2. PM パッケージのパッケージ・マーキング





図 9-3. PT パッケージのパッケージ・マーキング




YMLLLLLS = Lot Trace Code

YM = 2-digit Year/Month Code  
 LLLL = Assembly Lot Code  
 S = Assembly Site Code  
 \$\$ = Wafer Fab Code (one or two characters) as applicable  
 # = Silicon Revision Code

G4 = ECAT

図 9-4. RGZ パッケージのパッケージ・マーキング



YM = 2-digit Year/Month Code  
 LLLL = Assembly Lot Code  
 S = Assembly Site Code  
 # = Silicon Revision Code

G4 = ECAT

図 9-5. RHB パッケージのパッケージ・マーキング

表 9-1. リビジョンの識別

シリコンのリビジョン・コード	シリコンのリビジョン	REVID <sup>(1)</sup> アドレス: 0x5D00C	備考
空白	0	0x0000 0001	このシリコン・リビジョンは TMX として供給されま す。
A	A	0x0000 0002	このシリコン・リビジョンは TMX として供給されま す。
B	B	0x0000 0003	このシリコン・リビジョンは TMS として供給されま す。リビジョン B と C は機能的に同等です。
C	C	0x0000 0004	このシリコン・リビジョンは TMS として供給されま す。リビジョン B と C は機能的に同等です。

(1) シリコンのリビジョン ID

## 9.4 ツールとソフトウェア

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。ツールおよびソフトウェアの一部は、デバイスの性能評価や、コードの生成に使用され、それに従ってソリューションの開発が行われます。**C2000™** リアルタイム制御 MCU 用に提供しているすべてのツールおよびソフトウェアを参照するには、[C2000 リアルタイム制御 MCU – 設計および開発](#) のページおよび [C2000 ソフトウェアのページ](#) をご覧ください。

### 開発ツール

#### [F2800137 controlCARD](#)

**F2800137 controlCARD** は、**HSEC180 controlCARD** をベースとする、**C2000™ F280013x** シリーズのマイクロコントローラ製品向けの評価 / 開発ツールです。**controlCARD** は、初期評価とシステムのプロトタイプングに最適です。**controlCARD** は、包括的なボードレベル・モジュールで、2 つの標準フォーム・ファクタ (100 ピン DIMM または 180 ピン HSEC) のいずれかを使用して、低プロファイルのシングルボード・コントローラ・ソリューションを実現します。初めて評価を行う場合、通常、**controlCARD** はベースボードとバンドルしたものか、あるいはアプリケーション・キットにバンドルされたものを購入します。

#### [LAUNCHXL-F2800137](#)

**LAUNCHXL-F2800137** は、テキサス・インスツルメンツの **C2000™** リアルタイム・コントローラ **F280013x** シリーズ向けの低コストの開発ボードです。初期の評価とプロトタイプ製作に最適なこのボードは、次期アプリケーションを開発するための標準化済みで使いやすいプラットフォームを実現します。このボードは **LaunchPad™** 開発キットの拡張バージョンであり、評価用に追加のピンを採用し、2 個の **BoosterPack™** プラグイン・モジュールとの接続をサポートしています。

#### [TI Resource Explorer](#)

操作性を向上させるには、**TI Resource Explorer** からアプリケーションのサンプル、ライブラリ、資料を参照してください。

### ソフトウェア・ツール

#### [C2000 MCU 用 C2000Ware](#)

**C2000™** MCU 用の **C2000Ware** は、ソフトウェアおよびドキュメントの総合的なセットで、ソフトウェア開発時間を最小化できるよう設計されています。特定デバイス向けドライバ、ライブラリ、ペリフェラル・サンプルを収録しています。

#### [Digital Power SDK](#)

**Digital Power SDK** は、ソフトウェア・インフラ、ツール、資料の包括的なセットであり、**AC-DC**、**DC-DC**、**DC-AC** 電源アプリケーション向け **C2000 MCU** ベースのデジタル電源システムの開発期間の大幅な短縮を可能にします。このソフトウェアには、**C2000** デジタル電源評価モジュール (EVM) で動作するファームウェアと、太陽光発電、テレコム、サーバー、電気自動車 (EV) チャージャ、産業用電源供給アプリケーション向けのテキサス・インスツルメンツのリファレンス・デザインが含まれています。**Digital Power SDK** は、デジタル電源アプリケーションの開発と評価のすべての段階で必要とされるあらゆるリソースを提供します。

#### [モーター制御 SDK](#)

**モーター制御 SDK** は、さまざまな 3 相モーター制御アプリケーションで使用するために **C2000 MCU** ベースのモーター制御システムの開発時間を最小限に抑える目的で設計されたソフトウェア・インフラ、ツール、資料の包括的なセットです。このソフトウェアには、**C2000** モーター制御評価基板 (EVM) で動作するファームウェアと、産業用ドライブおよびその他のモーター制御向けの **TI Designs (TID)** が含まれています。**モーター制御 SDK** は、高性能モーター制御電源アプリケーションの開発と評価のすべての段階で必要とされるあらゆるリソースを用意してします。

#### [C2000 マイクロコントローラ用の Code Composer Studio™ \(CCS\) 統合開発環境 \(IDE\)](#)

**Code Composer Studio** は、テキサス・インスツルメンツのマイクロコントローラおよび組み込みプロセッサ・ポートフォリオをサポートする統合開発環境 (IDE) です。**Code Composer Studio** は、組み込みアプリケーションの開発およびデバッグに必要な一連のツールで構成されています。これには、最適化 **C/C++** コンパイラ、ソース・コード・エディタ、プロジェクト・ビルド環境、デバッガ、プロファイラなど、多数の機能が含まれています。この IDE は直感的で、アプリケーションの開発フローの各段階を、すべて同一のユーザー・インターフェイスで実行できます。使い慣れたツールとインターフェイスにより、ユーザーは従来より迅速に作業を開始できます。**Code Composer Studio** は、**Eclipse** ソフトウェア・フレームワークの利点と、テキサス・インスツルメンツの先進的な組み込みデバッグ機能の利点を組み合わせて、組み込み製品の開発者向けの魅力的で機能豊富な開発環境を実現します。

**SysConfig システム構成ツール** SysConfig は、ピン、ペリフェラル、無線、サブシステム、その他のコンポーネントを構成するための包括的なグラフィカル ユーティリティ コレクションです。SysConfig を使用すると、競合の管理、表面化、解決をビジュアルな方法で実行できるので、より多くの時間をアプリケーションの差異化に割り当てることができます。このツールの出力には C ヘッダとコード・ファイルが含まれており、ソフトウェア開発キット (SDK) サンプルと組み合わせて使用することも、カスタム・ソフトウェアの構成に使用することもできます。SysConfig ツールは、入力した要件を満たす PinMux 設定を自動的に選択します。SysConfig ツールは CCS に統合されており、スタンドアロン・インストーラとしても提供されています。また、[dev.ti.com](http://dev.ti.com) クラウド・ツール・ポータルからも使用できます。SysConfig システム構成ツールの詳細については、[システム構成ツールのページ](#)を参照してください。

**C2000 サード・パーティー検索ツール** テキサス・インスツルメンツは複数の企業と協力して、テキサス・インスツルメンツの C2000 デバイスに対応する多様なソリューションとサービスを提供しています。これらの企業は、各種 C2000 デバイスを使用した量産へと至るお客様の開発工程の迅速化に役立ちます。この検索ツールをダウンロードすると、サード・パーティー各社の概要を手早く参照し、お客様のニーズに適したサード・パーティーを見つけることができます。

#### UniFlash スタンドアロン・フラッシュ・ツール

UniFlash は、GUI、コマンドライン、スクリプト・インターフェイスからオンチップ・フラッシュ・メモリをプログラムするために使用するスタンドアロンのツールです。

#### モデル

製品の「設計および開発」ページでは、各種のモデルをダウンロードできます。これらのモデルには、I/O バッファ情報仕様 (IBIS) モデルや、バウンダリ・スキャン記述言語 (BSDL) モデルが含まれます。利用可能なすべてのモデルを参照するには、各デバイスの「設計および開発」ページの「設計ツールとシミュレーション」セクションをご覧ください。

#### トレーニング

設計エンジニアが C2000 マイクロコントローラの機能および性能を十分に活用できるように、テキサス・インスツルメンツは各種のトレーニング・リソースを開発しました。オンライン・トレーニング資料や、ダウンロード可能な実践的ワークショップを活用することで、C2000 マイクロコントローラ・ファミリの完全な動作の知識を簡単に習得できます。これらのトレーニング資料は、習得を容易にし、開発期間を短縮し、製品を短時間で開発できるよう設計されています。各種トレーニング資料の詳細については、[C2000™ リアルタイム制御 MCU - サポートおよびトレーニング](#)のサイトを参照してください。また、C2000 Academy コースでは、新規ユーザーに C2000 デバイスとその多くの機能について短時間で学ぶための情報を提供します。これは、C2000 の開発を開始するユーザーにとって優れた出発点であり、[C2000 Academy](#) の Resource Explorer ページからアクセスできます。

## 9.5 ドキュメントのサポート

ドキュメントの更新についての通知を受け取るには、[www.tij.co.jp](http://www.tij.co.jp) のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

プロセッサおよび関連ペリフェラルに関する最新ドキュメント、その他の技術資料を以下に示します。

#### エラッタ

『[TMS320F280013x リアルタイム MCU シリコン・エラッタ](#)』には、シリコンについて既知の問題と回避策が記載されています。

#### テクニカル・リファレンス・マニュアル

『[TMS320F280013x リアルタイム・マイクロコントローラ・テクニカル・リファレンス・マニュアル](#)』には、F280013x リアルタイム・マイクロコントローラの各ペリフェラルおよびサブシステムについて、統合、環境、機能説明、プログラミング・モデルの詳細が記載されています。

#### CPU ユーザー・ガイド

『[TMS320C28x CPU および命令セット・リファレンス・ガイド](#)』では、TMS320C28x 固定小数点デジタル信号プロセッサ (DSP) の CPU (Central Processing Unit) およびアセンブリ言語命令について記述しています。このリファレンス・ガイドでは、これらの DSP で利用可能なエミュレーション機能についても解説しています。

『[TMS320C28x 拡張命令セット・テクニカル・リファレンス・マニュアル](#)』では、TMU、VCU-II、および FPU アクセラレータのアーキテクチャ、パイプライン、命令セットについて記述しています。

#### ペリフェラル・ガイド

『[C2000 リアルタイム制御ペリフェラル・リファレンス・ガイド](#)』には、28x DSP のペリフェラル・リファレンス・ガイドが記載されています。

#### ツール・ガイド

『[TMS320C28x アセンブリ言語ツール v22.6.0.LTS ユーザー・ガイド](#)』では、TMS320C28x デバイス用のアセンブリ言語ツール (アセンブリ言語コードを開発するためのアセンブラや他のツール)、アセンブラのディレクティブ、マクロ、共通オブジェクト・ファイル・フォーマット、シンボリック・デバッグ・ディレクティブについて記述しています。

『[TMS320C28x 最適化 C/C++ コンパイラ v22.6.0.LTS ユーザー・ガイド](#)』では、TMS320C28x C/C++ コンパイラについて記述しています。このコンパイラは、ANSI 標準の C/C++ ソースコードから、TMS320C28x デバイス用の TMS320 DSP アセンブリ言語ソースコードを生成します。

#### アプリケーション・レポート

『[SMT & パッケージ・アプリケーション・ノート](#)』Web サイトには、テキサス・インスツルメンツの表面実装テクノロジー (SMT) のドキュメントと、パッケージに関連する各種トピックについてのアプリケーション・ノートの一覧があります。

『[半導体パッキング方法](#)』では、半導体デバイスをエンド・ユーザーへの配送用に準備するためのパッキング手法について記述しています。

『[組込みプロセッサの有効寿命計算](#)』では、テキサス・インスツルメンツの組込みプロセッサ (EP) を電子機器システムにおいて通電状態で使用したときの有効寿命を計算するための手法を解説しています。これは、テキサス・インスツルメンツの EP の信頼性が最終システムの信頼性要件を満たすかどうかを判定したい一般的なエンジニアを対象としています。

『[IBIS \(I/O バッファ情報仕様\) モデル作成の概要](#)』では、IBIS の歴史、利点、互換性、モデルの生成フロー、入力 / 出力構造のモデル作成におけるデータの要件、将来の動向など、各種の側面から解説しています。

『[C2000™ マイクロコントローラのシリアル・フラッシュ・プログラミング](#)』には、フラッシュ・カーネルおよび ROM ロダーを使用したデバイスのシリアル・プログラミングについて記載されています。

『[C2000™ リアルタイム・マイクロコントローラを使った開発のための基本ガイド](#)』では、リアルタイム制御システムに関連する C2000 マイクロコントローラ・ユニット (MCU) を差別化するためのコンポーネントについて詳細に説明しています。

## 9.6 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

## 9.7 商標

C2000™, TMS320C2000™, LaunchPad™, BoosterPack™, Code Composer Studio™, and テキサス・インスツルメンツ E2E™ are trademarks of Texas Instruments.

Bosch® is a registered trademark of Robert Bosch GmbH Corporation.

すべての商標は、それぞれの所有者に帰属します。

## 9.8 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

## 9.9 用語集

[テキサス・インスツルメンツ用語集](#)

この用語集には、用語や略語の一覧および定義が記載されています。

## 10 改訂履歴

### Changes from MARCH 14, 2023 to NOVEMBER 2, 2023 (from Revision A (March 2023) to Revision B (November 2023))


	Page
• グローバル: TMS320F2800133 デバイスの情報を量産データに変更。.....	1
• 「特長」セクション: 「オンチップ・メモリ」のセキュリティの特長を変更。.....	1
• 「パッケージ情報」の表: 表を追加。.....	2
• 「製品情報」の表: TMS320F2800135V の行を削除。「外部電圧レギュレータ」の列を追加。TMS320F2800135 の行の「パッケージ・オプション」の列に「64 VPM」を追加。.....	2
• 「デバイスの比較」の表: 「F2800135V」の列を削除。「VREGENZ を使用した外部 VREG のサポート」の行の「F2800135」の列に、64 VPM パッケージを供給される唯一のパッケージとして明記。.....	6
• 「デバイスの比較」の表: 「オンチップ・フラッシュおよび RAM のコード・セキュリティ」を「セキュリティ: JTAGLOCK、ゼロピンブート、デュアルゾーン セキュリティ」に変更。.....	6
• 「ピン属性」の表: TDO の説明を変更。.....	8
• 「ピン配置図」セクション: 図のタイトルを「F2800135V 64 ピン PM 薄型クワッド フラットパック VREGENZ 付き (上面図)」から「64 ピン PM 薄型クワッド フラットパック VREGENZ 付き (上面図)」に変更。.....	8
• 「デジタル信号」の表: TDO の説明を変更。.....	24
• 「ADC ピン上のデジタル入出力 (AGPIO)」セクション: セクションを変更。.....	32
• 「GPIO および ADC の割り当て」の表: 「F2800135V」を「64 VPM」に変更.....	38
• 「電気的特性」の表: R <sub>PULLDOWN</sub> の最小値、標準値、最大値を変更。最小値を 27kΩ から 22.66kΩ に変更。標準値を 31kΩ から 31.49kΩ に変更。最大値を 37kΩ から 61.55kΩ に変更。.....	41
• 「電気的特性」の表: R <sub>PULLUP</sub> の最小値、標準値、最大値を変更。最小値を 26kΩ から 19.89kΩ に変更。標準値を 30kΩ から 29.45kΩ に変更。最大値を 38kΩ から 53.63kΩ に変更。.....	41
• 「ESD 定格」の表: F2800135V を削除。.....	41
• 「消費電流のグラフ」セクション: セクションを追加。.....	48
• 「外部監視回路の使用」セクション: 「VDD 監視」の段落を変更。.....	55
• 「遅延ブロック」セクション: セクションを変更。.....	55
• 「VREGENZ」セクション: セクションを変更。.....	55
• 「VDDIO デカップリング」セクション: セクションを変更。.....	55
• 「VDD デカップリング」セクション: セクションを変更。.....	56
• 「電源ピンの一括接続」セクション: セクションを変更。.....	56
• 「信号ピンの電源シーケンス」セクション: セクションを変更。.....	56
• 「電源シーケンスの概要と違反の影響」セクション: セクションを変更。.....	60
• 「推奨動作条件の PMM への適用」セクション: セクションを追加。.....	61
• システム PLL の図: 図を変更。.....	68
• 「内部クロック周波数」の表: t <sub>c(LSPCLK)</sub> の最小値を 10ns から 8.33ns に変更。t <sub>c(LSPCLK)</sub> の最小値を 10ns から 8.33ns に変更。.....	71
• 「INTOSC の特性」の表: 表を更新。.....	80
• 「RAM の仕様」セクション: セクションを追加。.....	84
• 「ROM の仕様」セクション: セクションを追加。.....	85
• 「ADC の動作条件」の表: 「サンプル・レート」の行を変更。「サンプル ウィンドウ幅 (ACQPS および PERx.SYSCLK により設定)」の行を変更。.....	108
• 「ピンごとの ADC 性能」セクション: セクションを追加。.....	111
• 「12 ビット・モードでの ADC タイミング」の表: 『TMS320F280013x リアルタイム MCU シリコン・エラッタ』に掲載されている「ADC: 状態の結果の DMA 読み取り」アドバイザリへの参照に関する脚注を削除。.....	115
• 「温度センサの特性」の表: T <sub>acc</sub> の温度精度を更新。.....	117
• 「コンパレータ・サブシステム (CMPSS)」セクション: 最初の段落を変更。.....	118

- 「ブロック図」セクション:「各リファレンス 12 ビット DAC は、それぞれのコンパレータの負入力にリファレンス電圧を駆動するように構成できます」の段落を追加。「リファレンス DAC のブロック図」の図を追加。..... 119
- 「CMPx\_DACL のバッファ付き出力の電気的特性」の表:「微分非直線性」から「11 ビット有効 (単調応答)」の脚注への参照を削除。..... 122
- 「CMPSS DAC の動的誤差」セクション:セクションを追加。..... 125
- 「I2C の電気的データおよびタイミング」セクション:注に「I2C の標準タイミングを満たすには、プルアップ抵抗を選択する必要があります」の段落を追加。..... 143
- 「I2C のタイミング要件」の表:脚注を追加。..... 143
- 「フラッシュ メモリ マップ」の表:「部品番号」の列から F2800135V を削除。..... 159
- 「セキュリティ」セクション:「デュアル コード セキュリティ モジュール」セクションを「セキュリティ」セクションに変更。.. 174
- 「エアコン室外機のリソース」セクション:「リファレンス デザインと関連トレーニング ビデオ」セクションを変更..... 184
- 「洗濯機 / 乾燥機のリソース」セクション:「リファレンス・デザインと関連トレーニング・ビデオ」セクションを変更..... 188
- 「ロボット芝刈り機のリソース」セクション:「リファレンス・デザインと関連トレーニング・ビデオ」セクションを変更..... 191
- 「商用テレコム整流器のシングルチップ アーキテクチャ」の図:下位 FET の EPWM ラベルを訂正。..... 192
- 「商用テレコム整流器のデュアルチップ アーキテクチャ」の図:下位 FET の EPWM ラベルを訂正。..... 192
- 「デバイス命名規則」の図:「デバイス」から「2800135V」を削除。「パッケージタイプ」に「64 ピン VPM [PM 薄型クワッドフラットパック (LQFP) VREGENZ 付き]」を追加。..... 196

## 11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスについて利用可能な最新のデータです。このデータは予告なく変更されることがあり、ドキュメントが改訂される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。


# PM0064A



## PACKAGE OUTLINE

LQFP - 1.6 mm max height

PLASTIC QUAD FLATPACK



4215162/A 03/2017

### NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MS-026.

# EXAMPLE BOARD LAYOUT


PM0064A

LQFP - 1.6 mm max height

PLASTIC QUAD FLATPACK



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE:8X



SOLDER MASK DETAILS

4215162/A 03/2017

NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
7. For more information, see Texas Instruments literature number SLMA004 ([www.ti.com/lit/slma004](http://www.ti.com/lit/slma004)).

# EXAMPLE STENCIL DESIGN

PM0064A

LQFP - 1.6 mm max height

PLASTIC QUAD FLATPACK



NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


PT0048A



# PACKAGE OUTLINE

LQFP - 1.6 mm max height

LOW PROFILE QUAD FLATPACK



4215159/A 12/2021

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC registration MS-026.
4. This may also be a thermally enhanced plastic package with leads connected to the die pads.

# EXAMPLE BOARD LAYOUT


PT0048A

LQFP - 1.6 mm max height

LOW PROFILE QUAD FLATPACK



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE 10.000



SOLDER MASK DETAILS

4215159/A 12/2021

NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

PT0048A

LQFP - 1.6 mm max height


LOW PROFILE QUAD FLATPACK



NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.


RGZ0048B



PACKAGE OUTLINE

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4218795/B 02/2017

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

# EXAMPLE BOARD LAYOUT


**RGZ0048B**

**VQFN - 1 mm max height**

PLASTIC QUAD FLATPACK - NO LEAD



**LAND PATTERN EXAMPLE**  
EXPOSED METAL SHOWN  
SCALE:12X



**SOLDER MASK DETAILS**

4218795/B 02/2017

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 ([www.ti.com/lit/slua271](http://www.ti.com/lit/slua271)).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

# EXAMPLE STENCIL DESIGN

RGZ0048B

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD




**SOLDER PASTE EXAMPLE**  
 BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 49  
 73% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE  
 SCALE:12X

4218795/B 02/2017

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.



4223442/B 08/2019

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

# EXAMPLE BOARD LAYOUT


RHB0032E

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE  
SCALE:18X



SOLDER MASK DETAILS

4223442/B 08/2019

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 ([www.ti.com/lit/sluea271](http://www.ti.com/lit/sluea271)).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

# EXAMPLE STENCIL DESIGN

RHB0032E

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 33:  
75% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE  
SCALE:20X

4223442/B 08/2019

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

**PACKAGING INFORMATION**

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
<a href="#">F2800132PTR</a>	Active	Production	LQFP (PT)   48	1000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800132 PT
F2800132PTR.A	Active	Production	LQFP (PT)   48	1000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800132 PT
F2800132PTR.B	Active	Production	LQFP (PT)   48	1000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800132 PT
<a href="#">F2800132RGZR</a>	Active	Production	VQFN (RGZ)   48	4000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800132 RGZ
F2800132RGZR.A	Active	Production	VQFN (RGZ)   48	4000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800132 RGZ
F2800132RGZR.B	Active	Production	VQFN (RGZ)   48	4000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800132 RGZ
<a href="#">F2800132RHBR</a>	Active	Production	VQFN (RHB)   32	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	F2800 132RHB
F2800132RHBR.A	Active	Production	VQFN (RHB)   32	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	F2800 132RHB
F2800132RHBR.B	Active	Production	VQFN (RHB)   32	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	F2800 132RHB
<a href="#">F2800133PMR</a>	Active	Production	LQFP (PM)   64	1000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800133PM
F2800133PMR.A	Active	Production	LQFP (PM)   64	1000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800133PM
F2800133PMR.B	Active	Production	LQFP (PM)   64	1000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800133PM
<a href="#">F2800133PTR</a>	Active	Production	LQFP (PT)   48	1000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800133 PT
F2800133PTR.A	Active	Production	LQFP (PT)   48	1000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800133 PT
F2800133PTR.B	Active	Production	LQFP (PT)   48	1000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800133 PT
<a href="#">F2800133RGZR</a>	Active	Production	VQFN (RGZ)   48	4000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800133 RGZ
F2800133RGZR.A	Active	Production	VQFN (RGZ)   48	4000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800133 RGZ
F2800133RGZR.B	Active	Production	VQFN (RGZ)   48	4000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800133 RGZ

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
<a href="#">F2800133RHBR</a>	Active	Production	VQFN (RHB)   32	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	F2800 133RHB
F2800133RHBR.A	Active	Production	VQFN (RHB)   32	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	F2800 133RHB
F2800133RHBR.B	Active	Production	VQFN (RHB)   32	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	F2800 133RHB
<a href="#">F2800135PMR</a>	Active	Production	LQFP (PM)   64	1000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800135PM
F2800135PMR.A	Active	Production	LQFP (PM)   64	1000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800135PM
F2800135PMR.B	Active	Production	LQFP (PM)   64	1000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800135PM
<a href="#">F2800135PTR</a>	Active	Production	LQFP (PT)   48	1000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800135 PT
F2800135PTR.A	Active	Production	LQFP (PT)   48	1000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800135 PT
F2800135PTR.B	Active	Production	LQFP (PT)   48	1000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800135 PT
<a href="#">F2800135RGZR</a>	Active	Production	VQFN (RGZ)   48	4000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800135 RGZ
F2800135RGZR.A	Active	Production	VQFN (RGZ)   48	4000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800135 RGZ
F2800135RGZR.B	Active	Production	VQFN (RGZ)   48	4000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800135 RGZ
<a href="#">F2800135RHBR</a>	Active	Production	VQFN (RHB)   32	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	F2800 135RHB
F2800135RHBR.A	Active	Production	VQFN (RHB)   32	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	F2800 135RHB
F2800135RHBR.B	Active	Production	VQFN (RHB)   32	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	F2800 135RHB
<a href="#">F2800135VPMR</a>	Active	Production	LQFP (PM)   64	1000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800135VPM
F2800135VPMR.A	Active	Production	LQFP (PM)   64	1000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800135VPM
F2800135VPMR.B	Active	Production	LQFP (PM)   64	1000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800135VPM
<a href="#">F2800137PM</a>	Active	Production	LQFP (PM)   64	160   JEDEC TRAY (10+1)	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800137PM
F2800137PM.A	Active	Production	LQFP (PM)   64	160   JEDEC TRAY (10+1)	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800137PM

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
F2800137PM.B	Active	Production	LQFP (PM)   64	160   JEDEC TRAY (10+1)	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800137PM
<a href="#">F2800137PMR</a>	Active	Production	LQFP (PM)   64	1000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800137PM
F2800137PMR.A	Active	Production	LQFP (PM)   64	1000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800137PM
F2800137PMR.B	Active	Production	LQFP (PM)   64	1000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800137PM
<a href="#">F2800137PT</a>	Active	Production	LQFP (PT)   48	250   JEDEC TRAY (10+1)	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800137PT
F2800137PT.A	Active	Production	LQFP (PT)   48	250   JEDEC TRAY (10+1)	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800137PT
F2800137PT.B	Active	Production	LQFP (PT)   48	250   JEDEC TRAY (10+1)	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800137PT
<a href="#">F2800137PTR</a>	Active	Production	LQFP (PT)   48	1000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800137PT
F2800137PTR.A	Active	Production	LQFP (PT)   48	1000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800137PT
F2800137PTR.B	Active	Production	LQFP (PT)   48	1000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800137PT
<a href="#">F2800137RGZR</a>	Active	Production	VQFN (RGZ)   48	4000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800137RGZ
F2800137RGZR.A	Active	Production	VQFN (RGZ)   48	4000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800137RGZ
F2800137RGZR.B	Active	Production	VQFN (RGZ)   48	4000   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	F2800137RGZ
<a href="#">F2800137RHBR</a>	Active	Production	VQFN (RHB)   32	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	F2800137RHB
F2800137RHBR.A	Active	Production	VQFN (RHB)   32	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	F2800137RHB
F2800137RHBR.B	Active	Production	VQFN (RHB)   32	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	F2800137RHB

<sup>(1)</sup> **Status:** For more details on status, see our [product life cycle](#).

<sup>(2)</sup> **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.



(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

**Important Information and Disclaimer:**The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

**TAPE AND REEL INFORMATION**

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
F2800132PTR	LQFP	PT	48	1000	330.0	16.4	9.6	9.6	1.9	12.0	16.0	Q2
F2800132RGZR	VQFN	RGZ	48	4000	330.0	16.4	7.3	7.3	1.1	12.0	16.0	Q2
F2800132RGZR	VQFN	RGZ	48	4000	330.0	16.4	7.3	7.3	1.1	12.0	16.0	Q2
F2800132RHBR	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
F2800133PMR	LQFP	PM	64	1000	330.0	24.4	13.0	13.0	2.1	16.0	24.0	Q2
F2800133PMR	LQFP	PM	64	1000	330.0	24.4	12.5	12.5	2.2	16.0	24.0	Q2
F2800133PTR	LQFP	PT	48	1000	330.0	16.4	9.6	9.6	1.9	12.0	16.0	Q2
F2800133RGZR	VQFN	RGZ	48	4000	330.0	16.4	7.3	7.3	1.1	12.0	16.0	Q2
F2800133RHBR	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
F2800135PMR	LQFP	PM	64	1000	330.0	24.4	13.0	13.0	2.1	16.0	24.0	Q2
F2800135PMR	LQFP	PM	64	1000	330.0	24.4	12.5	12.5	2.2	16.0	24.0	Q2
F2800135PTR	LQFP	PT	48	1000	330.0	16.4	9.6	9.6	1.9	12.0	16.0	Q2
F2800135RGZR	VQFN	RGZ	48	4000	330.0	16.4	7.3	7.3	1.1	12.0	16.0	Q2
F2800135RHBR	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2
F2800135VPMR	LQFP	PM	64	1000	330.0	24.4	12.5	12.5	2.2	16.0	24.0	Q2
F2800135VPMR	LQFP	PM	64	1000	330.0	24.4	13.0	13.0	2.1	16.0	24.0	Q2

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
F2800137PMR	LQFP	PM	64	1000	330.0	24.4	12.5	12.5	2.2	16.0	24.0	Q2
F2800137PMR	LQFP	PM	64	1000	330.0	24.4	13.0	13.0	2.1	16.0	24.0	Q2
F2800137PTR	LQFP	PT	48	1000	330.0	16.4	9.6	9.6	1.9	12.0	16.0	Q2
F2800137RGZR	VQFN	RGZ	48	4000	330.0	16.4	7.3	7.3	1.1	12.0	16.0	Q2
F2800137RGZR	VQFN	RGZ	48	4000	330.0	16.4	7.3	7.3	1.1	12.0	16.0	Q2
F2800137RHBR	VQFN	RHB	32	3000	330.0	12.4	5.3	5.3	1.1	8.0	12.0	Q2


**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
F2800132PTR	LQFP	PT	48	1000	336.6	336.6	31.8
F2800132RGZR	VQFN	RGZ	48	4000	367.0	367.0	35.0
F2800132RGZR	VQFN	RGZ	48	4000	367.0	367.0	35.0
F2800132RHBR	VQFN	RHB	32	3000	367.0	367.0	35.0
F2800133PMR	LQFP	PM	64	1000	336.6	336.6	41.3
F2800133PMR	LQFP	PM	64	1000	336.6	336.6	41.3
F2800133PTR	LQFP	PT	48	1000	336.6	336.6	31.8
F2800133RGZR	VQFN	RGZ	48	4000	367.0	367.0	35.0
F2800133RHBR	VQFN	RHB	32	3000	367.0	367.0	35.0
F2800135PMR	LQFP	PM	64	1000	336.6	336.6	41.3
F2800135PMR	LQFP	PM	64	1000	336.6	336.6	41.3
F2800135PTR	LQFP	PT	48	1000	336.6	336.6	31.8
F2800135RGZR	VQFN	RGZ	48	4000	367.0	367.0	35.0
F2800135RHBR	VQFN	RHB	32	3000	367.0	367.0	35.0
F2800135VPMR	LQFP	PM	64	1000	336.6	336.6	41.3
F2800135VPMR	LQFP	PM	64	1000	336.6	336.6	41.3
F2800137PMR	LQFP	PM	64	1000	336.6	336.6	41.3
F2800137PMR	LQFP	PM	64	1000	336.6	336.6	41.3

---

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
F2800137PTR	LQFP	PT	48	1000	336.6	336.6	31.8
F2800137RGZR	VQFN	RGZ	48	4000	367.0	367.0	35.0
F2800137RGZR	VQFN	RGZ	48	4000	367.0	367.0	35.0
F2800137RHBR	VQFN	RHB	32	3000	367.0	367.0	35.0

**TRAY**


Chamfer on Tray corner indicates Pin 1 orientation of packed units.

\*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	Unit array matrix	Max temperature (°C)	L (mm)	W (mm)	K0 (µm)	P1 (mm)	CL (mm)	CW (mm)
F2800137PM	PM	LQFP	64	160	8 X 20	150	315	135.9	7620	15.2	13.1	13
F2800137PM.A	PM	LQFP	64	160	8 X 20	150	315	135.9	7620	15.2	13.1	13
F2800137PM.B	PM	LQFP	64	160	8 X 20	150	315	135.9	7620	15.2	13.1	13
F2800137PT	PT	LQFP	48	250	10 x 25	150	315	135.9	7620	12.2	11.1	11.25
F2800137PT.A	PT	LQFP	48	250	10 x 25	150	315	135.9	7620	12.2	11.1	11.25
F2800137PT.B	PT	LQFP	48	250	10 x 25	150	315	135.9	7620	12.2	11.1	11.25

## 重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日 : 2025 年 10 月