


高精度可変電流制限と過電圧クランプを搭載した TPS25200 5V eFuse

1 特長

- 2.5V～6.5V で動作
- 最大 20V の入力耐圧
- 7.6V の入力過電圧シャットオフ
- 5.25V ~ 5.55V の固定過電圧クランプ
- 0.6μs の過電圧誤動作防止応答
- 3.5μs の短絡応答
- 60mΩ のハイサイド MOSFET を内蔵
- 最大 2.6A の連続負荷電流
- 2.9A において ±6% の電流制限精度
- ディセーブル時の逆電流ブロック
- ソフトスタート機能内蔵
- TPS2553 とのピン互換
- UL 2367 認定
 - ファイル番号 169910
 - $R_{ILIM} \geq 33k\Omega$ (最大 3.12A)

2 アプリケーション

- USB パワースイッチ
- USB ターゲット デバイス
- 携帯電話、スマート フォン
- 3G、4G のワイヤレス データ カード
- SSD (ソリッドステート ドライブ)
- 3V または 5V アダプタから給電されるデバイス



3 説明

TPS25200 は、高精度の電流制限と過電圧クランプを搭載した 5V eFuse です。このデバイスは、過電圧および過電流の発生時に負荷とソースを堅牢に保護します。

TPS25200 は、保護されたインテリジェントな負荷スイッチで、 V_{IN} 耐圧は 20V です。 IN に誤った電圧が印加された場合、負荷を保護するために、出力が 5.4V にクランプされます。 IN の電圧が 7.6V を超えた場合、本デバイスは自身と負荷の損傷を避けるため、負荷を切断します。


TPS25200 には 60mΩ のパワー スイッチが内蔵されており、各種の異常条件においてソース、デバイス、負荷を保護するように設計されています。このデバイスは最大 2.6A の連続負荷電流を供給できます。電流制限は、グランドへの 1 個の抵抗により 85mA～2.9A の範囲で設定できます。過負荷状態中、出力電流は R_{ILIM} で設定されたレベルに制限されます。継続的な過負荷が発生すると、デバイスは最終的にサーマル シャットオフに移行し、TPS25200 の損傷を防止します。

パッケージ情報

発注型番	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾
TPS25200	DRV (WSON, 6)	2mm × 2mm

(1) 詳細については、[メカニカル、パッケージ、および注文情報](#)をご覧ください。

(2) パッケージサイズ (長さ × 幅) は公称値であり、該当する場合はビンを含みます。



目次

1 特長.....	1	7.3 機能説明.....	11
2 アプリケーション.....	1	7.4 デバイスの機能モード.....	13
3 説明.....	1	8 アプリケーションと実装.....	14
4 ピン構成および機能.....	3	8.1 アプリケーション情報.....	14
5 仕様.....	3	8.2 代表的なアプリケーション.....	14
5.1 絶対最大定格.....	3	8.3 電源に関する推奨事項.....	22
5.2 ESD 定格.....	3	8.4 レイアウト.....	22
5.3 推奨動作条件.....	4	9 デバイスおよびドキュメントのサポート.....	23
5.4 熱に関する情報.....	4	9.1 ドキュメントのサポート.....	23
5.5 電気的特性.....	4	9.2 ドキュメントの更新通知を受け取る方法.....	23
5.6 タイミング要件.....	6	9.3 サポート・リソース.....	23
5.7 代表的特性.....	7	9.4 商標.....	23
6 パラメータ測定情報.....	9	9.5 静電気放電に関する注意事項.....	23
7 詳細説明.....	10	9.6 用語集.....	23
7.1 概要.....	10	10 改訂履歴.....	23
7.2 機能ブロック図.....	11	11 メカニカル、パッケージ、および注文情報.....	24

4 ピン構成および機能




図 4-1. DRV パッケージ 6 ピン WSON 上面図

表 4-1. ピンの機能

ピン		I/O	説明
名称	番号		
EN	4	I	ロジックレベル制御入力。High にするとパワー スイッチが有効になります。Low にすると電源スイッチがオフになります。このピンをフローティング状態のままにすることはできません。 V_{IN} に接続する場合は、絶対最大定格未満に制限する必要があります
FAULT	3	O	アクティブ Low のオープンドレイン出力。過電流、過電圧または過熱時にアサートされます。プルアップ抵抗をロジック I/O 電圧に接続します
GND	5	—	グラウンド接続。外部で PowerPAD に接続します
ILIM	2	O	外付け抵抗を使って電流制限スレッショルドを設定します。推奨設定は $33k\Omega \leq R_{ILIM} \leq 1100k\Omega$ です
IN	6	I	入力電圧。 IN と GND の間に $0.1\mu F$ 以上のセラミックコンデンサを IC にできる限り近づけて接続します
OUT	1	O	保護対策済みパワー スイッチ V_{OUT}
PowerPAD™	PAD	—	内部で GND に接続されています。本部品から回路基板トレースへの放熱のために使用します。外部で PowerPAD を GND 端子に接続します

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内、電圧は GND を基準とする (特に記述のない限り) (1)

		最小値	最大値	単位
	IN の電圧	-0.3	20	V
	OUT、EN、ILIM、FAULT の電圧	-0.3	7	V
	IN から OUT までの電圧	-7	20	V
I_o	連続出力電流		熱制限	
	連続 FAULT 出力シンク電流		25	mA
	連続 ILIM 出力ソース電流		150	μA
T_J	動作時接合部温度		内部的に制限	
T_{stg}	保存温度	-65	150	°C

- (1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これらはあくまでもストレス定格であり、「推奨動作条件」に示されている条件を超える当該の条件またはその他のいかなる条件下での、デバイスの正常な動作を保証するものではありません。絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。

5.2 ESD 定格

			値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠(1)	± 2000	V
		デバイス帶電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠(2)	± 500	

- (1) JEDEC ドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。
(2) JEDEC ドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

5.3 推奨動作条件

自由気流での動作温度範囲内、電圧は GND を基準とする (特に記述のない限り)

		最小値	最大値	単位
V _{IN}	IN の入力電圧、	2.5	6.5	V
V _{EN}	イネーブル端子電圧	0	6.5	V
I _{FAULT}	連続 FAULT シンク電流	0	10	mA
I _{OUT}	OUT の連続出電流		2.6	A
R _{ILIM}	電流制限設定抵抗	33	1100	kΩ
T _J	動作時接合部温度	-40	125	°C

5.4 熱に関する情報

熱評価基準 ⁽¹⁾		TPS25200	単位
		DRV (WSON)	
		6 ピン	
θ _{JA}	接合部から周囲への熱抵抗	66.5	°C/W
θ _{JCTop}	接合部からケース (上面) への熱抵抗	83.4	°C/W
θ _{JB}	接合部から基板への熱抵抗	36.1	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	1.6	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	36.5	°C/W
θ _{JCbot}	接合部からケース (底面) への熱抵抗	7.6	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体およびIC パッケージの熱評価基準』アプリケーション ノートを参照してください。

5.5 電気的特性

条件は、 $-40^{\circ}\text{C} \leq T_J \leq +125^{\circ}\text{C}$ かつ $2.5\text{V} \leq V_{IN} \leq 6.5\text{V}$ 、 $V_{EN} = V_{IN}$ 、 $R_{ILIM} = 33\text{k}\Omega$ です。端子に流れる正の電流。標準値は 25°C 状態です。特に記述のない限り、すべての電圧は GND を基準とします。

パラメータ	テスト条件	最小値	標準値	最大値	単位
パワースイッチ					
r _{DS(on)}	IN–OUT 抵抗 ⁽¹⁾	2.5V ≤ V _{IN} ≤ 5V、 I _{OUT} = 2.5A	T _J = 25°C	60	70
			-40°C ≤ T _J ≤ +85°C	60	90
			-40°C ≤ T _J ≤ +125°C	60	99
イネーブル入力 EN					
I _{EN}	EN 端子のターンオン スレッショルド	入力立ち上がり		1.9	V
	EN 端子のターンオフ スレッショルド	入力立ち下がり		0.6	V
	ヒステリシス			330 ⁽²⁾	mV
DISCHARGE					
R _{DCHG}	OUT 放電抵抗	V _{OUT} = 5V、V _{EN} = 0V		480	625
電流制限					

5.5 電気的特性 (続き)

条件は、 $-40^{\circ}\text{C} \leq T_J \leq +125^{\circ}\text{C}$ かつ $2.5\text{V} \leq V_{IN} \leq 6.5\text{V}$ 、 $V_{EN} = V_{IN}$ 、 $R_{ILIM} = 33\text{k}\Omega$ です。端子に流れる正の電流。標準値は 25°C 状態です。特に記述のない限り、すべての電圧は GND を基準とします。

パラメータ		テスト条件	最小値	標準値	最大値	単位
I_{os}	電流制限 (図 6-4 を参照)	$R_{ILIM} = 33\text{k}\Omega$	2773	2952	3127	mA
		$R_{ILIM} = 40.2\text{k}\Omega$	2270	2423	2570	
		$R_{ILIM} = 56\text{k}\Omega$	1620	1740	1860	
		$R_{ILIM} = 80.6\text{k}\Omega$	1110	1206	1300	
		$R_{ILIM} = 150\text{k}\Omega$	590	647	710	
		$R_{ILIM} = 1100\text{k}\Omega$	40	83	130	
過電圧誤動作防止、IN						
$V_{(OVLO)}$	IN 立ち上がり OVLO スレッショルド電圧	IN 立ち上がり	6.8	7.6	8.45	V
	ヒステリシス		70 ⁽²⁾			mV
電圧クランプ、OUT						
$V_{(OVC)}$	OUT クランプ電圧スレッショルド	$C_L = 1\mu\text{F}$ 、 $R_L = 100\Omega$ 、 $V_{IN} = 6.5\text{V}$	5.25	5.4	5.55	V
電源電流						
$I_{IN(off)}$	消費電流、Low レベル出力	$V_{EN} = 0\text{V}$ 、 $V_{IN} = 5\text{V}$	0.8	5		μA
		$V_{EN} = 0$ または 5V 、 $V_{IN} = 20\text{V}$	1000	1700		
$I_{IN(on)}$	消費電流、High レベル出力	$V_{IN} = 5\text{V}$ 、 OUT は無負荷	$R_{ILIM} = 33\text{k}\Omega$	143	200	μA
			$R_{ILIM} = 150\text{k}\Omega$	134	190	
I_{REV}	逆リーケ電流	$V_{OUT} = 6.5\text{V}$ 、 $V_{IN} = V_{EN} = 0\text{V}$ 、 $T_J = 25^{\circ}\text{C}$ 、 I_{OUT} を測定	3	5		μA
低電圧誤動作防止、IN						
V_{UVLO}	IN 立ち上がり UVLO スレッショルド電圧	IN 立ち上がり	2.35	2.45		V
	ヒステリシス		30 ⁽²⁾			mV
FAULT フラグ						
V_{OL}	出力 Low 電圧、FAULT	$I_{FAULT} = 1\text{mA}$	50	180		mV
		$V_{FAULT} = 6.5\text{V}$	1			
サーマル シャットダウン						
	サーマル シャットダウン スレッショルド、OTSD2		155			$^{\circ}\text{C}$
	電流制限のみのサーマル シャットダウン スレッショルド、OTSD1		135			
	ヒステリシス		20 ⁽²⁾			

- (1) パルステスト手法を使用することで、接合部温度を周囲温度に近い値に維持できます。熱効果は別々に考慮に入れる必要があります。
(2) これらのパラメータは参考用にのみ提供されており、テキサス・インスツルメンツの製品保証においてテキサス・インスツルメンツが発行するデバイス仕様の一部に含まれないものとします。


5.6 タイミング要件

条件は、 $-40^{\circ}\text{C} \leq T_J \leq +125^{\circ}\text{C}$ かつ $2.5\text{V} \leq V_{IN} \leq 6.5\text{V}$ 、 $V_{EN} = V_{IN}$ 、 $R_{ILIM} = 33\text{k}\Omega$ です。正の電流は端子に流れます。標準値は 25°C 状態です。特に記述のない限り、すべての電圧は GND を基準とします

		テスト条件	最小値	標準値	最大値	単位
パワー スイッチ						
t_r	OUT の電圧立ち上がり時間	$C_L = 1\mu\text{F}$ 、 $R_L = 100\Omega$ (図 6-2 を参照)	2.05	3.2	ms	
t_f	OUT の電圧立ち下がり時間		0.18	0.2		
イネーブル入力 EN						
t_{on}	ターンオン時間	$2.5\text{V} \leq V_{IN} \leq 5\text{V}$ 、 $C_L = 1\mu\text{F}$ 、 $R_L = 100\Omega$ 、(図 6-2 を参照)	5.12	7.3	ms	
t_{off}	ターンオフ時間		0.22	0.3	ms	
電流制限						
$t_{(IOS)}$	短絡応答時間	$V_{IN} = 5\text{V}$ (図 6-4 を参照)	3.5 ⁽¹⁾		μs	
過電圧誤動作防止、IN						
$t_{(OVLO_off_delay)}$	OVLO のターンオフ遅延	$V_{IN} 5\text{V} \sim 10\text{V}$ (ランプアップ レート $1\text{V}/\mu\text{s}$)、 V_{OUT} (負荷 100Ω)	0.6 ⁽¹⁾		μs	
FAULT フラグ						
	FAULT グリッチ除去	過電流条件による FAULT のアサートまたはデアサート	5	8	12	ms


- (1) このパラメータは参考用にのみ提供されており、テキサス インストルメンツの製品保証においてテキサス インストルメンツが発行するデバイス仕様の一部に含まれないものとします。

5.7 代表的特性




$R_{ILIM} = 33\text{k}\Omega$

図 5-1. $I_{IN(on)}$ と接合部温度の関係



$R_{ILIM} = 33\text{k}\Omega$

図 5-2. $I_{IN(off)}$ と接合部温度の関係



$V_{EN} = V_{IN} = 0\text{V}$

図 5-3. I_{REV} と接合部温度の関係






図 5-4. $r_{DS(on)}$ と接合部温度との関係



$V_{EN} = V_{IN} = 0\text{V}$

図 5-5. $V_{(OVLO)}$ と接合部温度との関係



$C_L = 1\mu\text{F}, R_L = 100\Omega, V_{IN} = 6.5\text{V}$

図 5-6. $V_{O(VC)}$ と接合部温度との関係

5.7 代表的特性 (続き)




図 5-7. I_{OS} と接合部温度の関係




図 5-8. 放電抵抗と V_{IN} の関係

6 パラメータ測定情報




図 6-1. 出力立ち上がり / 立ち下がりテストの負荷



図 6-2. 電源オンと電源オフのタイミング




図 6-3. イネーブルタイミング、アクティブ High イネーブル




図 6-4. 出力短絡パラメータ

7 詳細説明

7.1 概要

TPS25200 は、各種アプリケーション用に設計されたインテリジェントな低電圧スイッチまたは eFuse で、堅牢な過電流・過電圧保護機能を備えています。


電流制限機能付きパワー スイッチである TPS25200 では、最大 2.6A の連続負荷電流が求められる用途において、N チャネル MOSFET が使用されます。このデバイスでは、ユーザーが、外付け抵抗経由の電流制限スレッショルドを 85mA ~ 2.9A (標準値) の範囲でプログラムできます。負荷電流が電流制限スレッショルドを上回ると、本デバイスは定電流モードに移行します。

TPS25200 入力は 20V DC 電圧に耐えられますが、 V_{OUT} を高精度の安定化電圧 5.4V にクランプし、 V_{IN} が 7.6V を超えた場合にはシャットダウンします。さらに本デバイスには過電流・短絡保護機能も搭載されています。高精度の過電流制限は、設計全体の入力電源を最小にするのに役立ちます。また、高速応答の短絡保護機能により、短絡が検出されたときに負荷を即座に絶縁します。

さらに以下の特長もあります。

- ポータブル用途向けのスリープモードへの移行が可能。
- 過熱保護機能: 過電流事象が発生した場合や、 V_{OUT} クランプが長期間にわたって作動し続けるわずかな過電事象が発生した場合に、安全にシャットダウンする。
- グリッチ除去された異常検出出力機能: 故障信号をフィルタリングして TPS25200 による故障アラートの誤作動が発生していないことを確認する。
- 出力放電プルダウン: 負荷を確実にオフにして動作状態にならないようにする。
- リバースブロッキング: 無効にすると、アプリケーションで予期しない動作を引き起こすバックドライブの能動負荷を防止できる。

7.2 機能ブロック図



A. 標準的な 6.4V クランプ電圧

7.3 機能説明

7.3.1 イネーブル

このロジックイネーブル入力は、パワー スイッチとデバイスの電源電流を制御します。EN にロジック High を入力すると、ドライバ、制御回路、パワー スイッチが有効になります。イネーブル入力は TTL と CMOS の両方のロジック レベルと互換性があります。

EN はプルアップ抵抗を使用して V_{IN} に接続でき、内蔵のツェナー ダイオードで保護されます。 $V_{(EN)}$ が絶対最大定格未満に制限されるように、十分に大きなプルアップ抵抗 (300-kΩ) を使用してください。

7.3.2 温度検出

TPS25200 は、パワー スイッチの動作温度をモニタする 2 つの独立したサーマル センシング回路を使用してデバイス自体を保護し、温度が推奨動作条件を超えると動作を無効化します。過電流状態では、TPS25200 デバイスは定電流モードで動作するため、パワー スイッチの両端の電圧降下が増加します。パッケージ内の消費電力はパワー スイッチでの電圧降下に比例するため、過電流の状態では接合部温度が上昇します。本部品が電流制限中である時にダイ温度が

135°C (最低) を上回ると、第 1 の温度センサ (OTSD1) によりパワー スイッチがオフになります。温度センサにはヒステリシスが組み込まれており、本デバイスの温度が約 20°C 冷却されるとスイッチがオンになります。

また、TPS25200 には第 2 の周囲温度センサ (OTSD2) も搭載されています。ダイ温度が 155°C (最低) を上回ると、パワー スイッチが電流制限中かどうかにかかわらず、周囲温度センサによりパワー スイッチがオフになり、本デバイスが約 20°C 冷却されるとパワー スイッチがオンになります。TPS25200 は、故障が解消されるまで、オフとオンを繰り返します。

7.3.3 過電流保護

拡張過電流状態では、TPS25200 はサーマル サイクルによってデバイス自体を熱的に保護します。電流制限中に接合部温度が 135°C (標準値) を超えると、本デバイスはオフになります。接合部温度が 20°C (標準値) 下がるまで本デバイスはオフ状態のままになり、下がったら再起動します。過負荷が解消されるまで、TPS25200 はオン / オフを繰り返します (図 9-13 と 図 8-16 を参照)。

TPS25200 は、過電流状態に応答して、出力電流を I_{OS} レベルに制限します (図 6-4 を参照)。過電流状態が検出されると、デバイスは出力電流を一定に保ち、それに伴って出力電圧が低下します。過電流事象中には、過負荷状態が 2 つ発生する可能性があります。

1 つ目の状態は、デバイスに電源が供給されているときか、またはデバイスが有効であるときに、短絡や部分短絡が発生した場合です。出力電圧は、グランドに対してほぼゼロ電位に保持され、TPS25200 は出力電流を I_{OS} まで上昇させます。TPS25200 デバイスは、過負荷状態が解消されるか、デバイスがサーマル サイクルを開始するまで、電流を I_{OS} に制限します。

2 つ目の状態は、デバイスが有効になって電源がオンになっている間に、短絡、部分短絡、または過渡過負荷が発生した場合です。本デバイスは、時間 $t_{I_{OS}}$ 以内にその過電流状態に応答します (図 6-4 を参照)。この期間中、電流検出アンプが過度に駆動され、内部の電流制限 MOSFET が一時的に無効化されます。電流検出アンプが回復し、出力電流を I_{OS} に制限します。前の例と同様に、TPS25200 は、過負荷状態が解消されるか、デバイスがサーマル サイクルを開始するまで、電流を I_{OS} に制限します。

7.3.4 FAULT 応答

過電流、過熱または過電圧状態のとき、FAULT オープンドレイン出力はアサートされます (アクティブ Low)。TPS25200 は、故障状態が解消されてデバイスが通常動作を再開するまで FAULT 信号をアサートします。TPS25200 は、過電流 (標準値は 8ms) 状態に対して内部遅延「グリッチ除去」回路を使用することで、FAULT の誤通知を防止するよう設計されています。外部回路は不要です。これにより、大きな容量性負荷を接続した状態での起動などの通常動作によって、FAULT が誤ってアサートされることがないようにしています。このグリッチ除去回路は、故障状態の開始と終了を遅延させます。

FAULT 信号のグリッチ除去は、過熱状態により MOSFET が無効になった時点ではには行われず、デバイスが冷却されて電源投入が開始された後で行われます。この単一方向のグリッチ除去により、過熱事象発生時の FAULT 発振を防止します。

MOSFET が無効になって OVLO になった時も、OVLO から復帰した時も、FAULT 信号のグリッチ除去は行われません。TPS25200 は、出力電圧クランプモード中に FAULT をアサートしません。

FAULT をプルアップ抵抗で低電圧 I/O レールに接続してください。

7.3.5 出力放電

TPS25200 が UVLO、無効、または OVLO の状態であるとき、 480Ω (標準値) の出力放電により、OUT で蓄積された電荷およびリーク電流が放散されます。 V_{IN} が低下するのでプルダウン機能も低下します (図 6-8)。

7.4 デバイスの機能モード

TPS25200 の V_{IN} は最大 20V に耐えられます。図 7-1 に示すように、0V ~ 20V の範囲で 4 つのモードに分割できます。




図 7-1. 出力電圧と入力電圧との関係

7.4.1 低電圧誤動作防止 (UVLO)

低電圧誤動作防止 (UVLO) 回路は、入力電圧が UVLO ターンオン スレッショルドに達するまで、パワー スイッチを無効化しています。ヒステリシスが組み込まれているため、オンになっている間の入力電圧垂下に起因する不要なオン/オフの繰り返しが防止されます。

7.4.2 過電流保護 (OCP)

$2.35V < V_{IN} < 5.4V$ の場合、TPS25200 は従来のパワー スイッチであり、過電流保護機能があります。

7.4.3 過電圧クランプ (OVC)

$5.4V < V_{IN} < 7.6V$ の場合、過電圧クランプ (OVC) 回路は出力電圧を 5.4V にクランプします。この V_{IN} 範囲内では、過電流保護はアクティブのままでです。

7.4.4 過電圧誤動作防止 (OVLO)

V_{IN} が 7.6V を超えると、過電圧誤動作防止 (OVLO) 回路によって保護対策済みパワー スイッチがオフになります。

8 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報

TPS25200 は、高精度の電流制限と過電圧クランプを搭載した 5V eFuse です。図 8-1 に示すように、モバイル データカード デバイスなどのターゲット デバイスを USB ポートにホットプラグすると、ケーブルのインダクタンスが原因で入力過渡電圧によりターゲット デバイスが損傷する可能性があります。TPS25200 を過電圧および過電流保護回路としてモバイル デバイスの入力に配置することで、これらのターゲット デバイスを保護できます。ケーブルの寄生インダクタンスの電流が急激に変化した場合は入力過渡も発生します。これは、TPS25200 が過電圧事象や過電流事象に反応して内部の MOSFET がオフになると発生する可能性があります。TPS25200 は、バイパス バルク キャパシタや他の外付け過電圧保護部品を入力側に使用しなくても、過渡事象に耐えられます。TPS25200 はさらに、ホスト側で、TPS2553 とピン互換性のある従来型のパワー スイッチとして使用することもできます。




図 8-1. ケーブルの寄生抵抗と寄生インダクタンスがある状態での 5V USB ポートへのホットプラグ

8.2 代表的なアプリケーション




図 8-2. 過電圧および過電流プロテクタ：標準的なアプリケーション回路図

表「電気的特性」の I_{OS} 、または 式 1 の I_{OS} を使用して、 R_{ILIM} を選択してください。

8.2.1 設計要件

この設計例では、表 8-1 に示されている設計パラメータ値を入力パラメータとして使用します。

表 8-1. 設計パラメータ

設計パラメータ	数値の例
通常の入力動作電圧	5V
出力過渡電圧	6.5V
最小電流制限	2.1A
最大電流制限	2.9A

8.2.2 詳細な設計手順

8.2.2.1 設計手順

設計プロセスを開始するには、いくつかのパラメータを決定する必要があります。設計者は、以下を把握する必要があります。

- 通常の入力動作電圧
- 出力過渡電圧
- 最小電流制限
- 最大電流制限

8.2.2.2 入力および出力容量

入力および出力容量は本デバイスの性能を向上させます。特定のアプリケーションに対して実際の容量を最適化する必要があります。用途にかかわらず、局所的なノイズ デカップリングのため、IN と GND の間に 0.1μF 以上のセラミック バイパス コンデンサを本デバイスにできる限り近づけて配置することを推奨します。

V_{IN} が 7.6V を超えてランプ アップすると、 $t_{(OVLO_off_delay)}$ 後に TPS25200 により内部 MOSFET がオフになるまで、 V_{OUT} は V_{IN} に追従します。 $t_{(OVLO_off_delay)}$ は V_{IN} ランプ レートに大きく依存するため、 V_{OUT} でピーク電圧が観測されます。図 8-3 に示すように、出力キャパシタンスを大きくすると、出力ピーク電圧を低下させることができます。




図 8-3. V_{OUT} のピーク電圧と C_{OUT} の関係 (V_{IN} ステップ：ランプアップ レート 1-V/μs で 5V ~ 15V)

8.2.2.3 電流制限スレッショルドのプログラミング

過電流スレッショルドは、外付け抵抗を使って設定できます。TPS25200 は、内部のレギュレーション ループを使用して ILIM 端子に安定化電圧を供給します。この電流制限スレッショルドは、ILIM から供給される電流に比例します。内部レギュレーション ループの安定性を確保するため、 R_{ILIM} の 1% 抵抗範囲は $33k\Omega \leq R_{ILIM} \leq 1100k\Omega$ を推奨しています。多くの用途では、電流制限の下限が一定特定の電流レベルを上回ること、または、上限が特定の電流レベルを下回ることが要求されるため、 R_{ILIM} の値を選択する際に過電流スレッショルドの許容誤差を考慮することが重要です。式 1 の電流制限スレッショルド式 (IOS) は、所定の外付け抵抗値 R_{ILIM} に対して生じる過電流スレッショルドの概算するための公式で

す。具体的な電流制限設定については、表「[電気的特性](#)」を参照してください。電流制限の精度に対する寄生素子の影響を低減するため、 R_{ILIM} 抵抗を TPS25200 に配線するパターンは、できるだけ短くする必要があります。

R_{ILIM} は、1) その値を上回る電流分が制限される電流制限の下限、または 2) その値を必ず下回るように電流が制限される過電流スレッショルドが得られるように選択できます。

電流制限の下限 (その値を上回る電流分が制限される) を設計するには、 $I_{OS(min)}$ 曲線上の最大負荷電流の目標値と R_{ILIM} との交点を求め、それを下回る R_{ILIM} 値を選択します。全負荷または重い容量性負荷を接続した状態で確実に起動させる上で、電流制限の下限 (その値を上回る電流分が制限される) の設定が重要です。その結果として得られる電流制限の最大スレッショルドは、選択された R_{ILIM} 値と $I_{OS(max)}$ 曲線との交点です。

電流制限の最大スレッショルドを下回るように設計するには、 $I_{OS(max)}$ 曲線上の最大負荷電流の目標値と R_{ILIM} との交点を求め、それを上回る R_{ILIM} 値を選択します。上流の電源の電流制限が入力電圧バスのドロープの原因にならないようになる上で、電流制限を最大スレッショルドよりも低く設定することが重要です。その結果として得られる電流制限の最小スレッショルド値は、選択された R_{ILIM} 値と $I_{OS(min)}$ 曲線との交点です。[図 9-4](#) および [図 9-5](#) を参照してください。

$$\begin{aligned} I_{OSmax}(mA) &= \frac{96754V}{R_{ILIM} \cdot 0.985k\Omega} + 30 \\ I_{OSnom}(mA) &= \frac{98322V}{R_{ILIM} \cdot 1.003k\Omega} \\ I_{OSmin}(mA) &= \frac{97399}{R_{ILIM} \cdot 1.015k\Omega} - 30 \end{aligned} \quad (1)$$

ここで、 $33k\Omega \leq R_{ILIM} \leq 1100k\Omega$ 。




図 8-4. 電流制限スレッショルドと R_{ILIM} I の関係




図 8-5. 電流制限スレッショルドと R_{ILIM} II の関係

8.2.2.4 最小電流制限を超える設計

一部の用途では、特定のスレッショルド未満では電流制限が発生しないようにすることが求められます。この例では、2.1A を負荷に供給する必要がある (つまり、2100mA を上回る電流分が制限される) ものと仮定します。[式 2](#) に示すように、 I_{OS} の式 ([式 1](#)) と [図 9-4](#) を使って R_{ILIM} を選択します。

$$I_{OS\min}(\text{mA}) = 2100 \text{ mA}$$

$$I_{OS\min}(\text{mA}) = \frac{97399V}{R_{ILIM}^{1.015}\text{k}\Omega} - 30$$

$$R_{ILIM}(\text{k}\Omega) = \left(\frac{97399}{I_{OS(\min)} + 30} \right)^{\frac{1}{1.015}} = \left(\frac{97399}{2100 + 30} \right)^{\frac{1}{1.015}} = 43.22 \text{ k}\Omega \quad (2)$$

計算値よりも小さい、最も近い 1% 抵抗を選択すると、 $R_{ILIM} = 42.2\text{k}\Omega$ が得られます。これにより、式 3 に示されているように、電流制限スレッショルドの最小値が 2130mA に設定されます。

$$I_{OS\min}(\text{mA}) = \frac{97399V}{R_{ILIM}^{1.015}\text{k}\Omega} - 30 = \frac{97399}{(42.2 \times 1.01)^{1.015}} - 30 = 2130 \text{ mA} \quad (3)$$

式 4 に示されているように、 I_{OS} の式 (式 1)、図 9-4、上記の R_{ILIM} の計算値を使って、結果的な電流制限スレッショルドの最大値を計算します。

$$I_{OS\max}(\text{mA}) = \frac{96754}{R_{ILIM}^{0.985}} + 30$$

$$I_{OS\max}(\text{mA}) = \frac{96754}{(42.2 \times 0.99)^{0.985}} + 30 = 2479 \text{ mA} \quad (4)$$

結果的な電流制限スレッショルドの最小値は 2130mA で、最大値は 2479mA です ($R_{ILIM} = 42.2\text{k}\Omega \pm 1\%$)。

8.2.2.5 最大電流制限を下回る設計

一部のアプリケーションでは、特定の値を必ず下回るように電流が制限されることが求められます。この例では、2.9A を負荷に供給する必要がある (つまり、2900mA を上回る電流分が制限される) ものと仮定します。式 5 に示すように、 I_{OS} の式 (式 1) と 図 9-5 を使って R_{ILIM} を選択します。

$$I_{OS\max}(\text{mA}) = 2900 \text{ mA}$$

$$I_{OS\max}(\text{mA}) = \frac{96754}{R_{ILIM}^{0.985}\text{k}\Omega} + 30$$

$$R_{ILIM}(\text{k}\Omega) = \left(\frac{96754}{I_{OS(\max)} - 30} \right)^{\frac{1}{0.985}} = \left(\frac{96754}{2900 - 30} \right)^{\frac{1}{0.985}} = 35.57 \text{ k}\Omega \quad (5)$$

計算値よりも大きい、最も近い 1% 抵抗を選択すると、 $R_{ILIM} = 36\text{k}\Omega$ が得られます。これにより、式 6 に示されているように、電流制限スレッショルドの最大値が 2894mA に設定されます。

$$I_{OS\max}(\text{mA}) = \frac{96754V}{R_{ILIM}^{0.985}\text{k}\Omega} + 30 = \frac{96754}{(36 \times 0.99)^{0.985}} + 30 = 2894 \text{ mA} \quad (6)$$

式 7 に示されているように、 I_{OS} の式、図 9-5、上記の R_{ILIM} の計算値を使って、結果的な電流制限スレッショルドの最小値を計算します。

$$I_{OS\min}(\text{mA}) = \frac{97399}{R_{ILIM}^{1.015}} - 30$$

$$I_{OS\min}(\text{mA}) = \frac{97399}{(36 \times 1.01)^{1.015}} - 30 = 2508\text{mA}$$

(7)

結果的な電流制限スレッショルドの最小値は 2592mA で、最大値は 2894mA です ($R_{ILIM} = 36\text{k}\Omega \pm 1\%$)。

8.2.2.6 許容損失と接合部温度

オン抵抗が小さい内部 N チャネル MOSFET を使っているため、小型の表面実装パッケージでも大電流を通すことができます。許容損失と接合部温度を見積ることは、設計のためのよい練習になります。以下の解析から、パッケージ内の許容損失に基づいて接合部温度を計算するための概算値が得られます。ただし、熱解析はその他のシステムレベル要因に大きく依存することに注意することが重要です。そのような要因には、空気流量、基板レイアウト、銅箔の厚さと表面積、電力を散逸しているその他のデバイスとの近さが含まれます。優れた熱設計手法には、個々の部品の解析に加えて、すべてのシステム レベル要因が含まれている必要があります。最初に、入力電圧と動作温度に対する N チャネル MOSFET の $r_{DS(on)}$ を決定します。初期的な推定値として、注目する動作時周囲温度の最大値を使い、代表的特性のグラフから $r_{DS(on)}$ を読み取ります。 V_{IN} が $V_{(OVC)}$ より低い場合、その TPS2500 は従来型のパワー スイッチです。この値を使えば、許容損失は 式 8 で計算できます。

$$P_D = r_{DS(on)} \times I_{OUT}^2 \quad (8)$$

V_{IN} が $V_{(OVC)}$ を超えてはいるものの $V_{(OVLO)}$ (固定 $V_{(OVC)}$ への TPS25200 クランプ出力) を下回っている場合、消費電力は 式 9 で計算できます。

$$P_D = (V_{IN} - V_{(OVC)}) \times I_{OUT} \quad (9)$$

ここで、

- P_D = 総許容損失 (W)
- $r_{DS(on)}$ = パワー スイッチのオン抵抗 (Ω)
- $V_{(OVC)}$ = 過電圧クランプ電圧 (V)
- I_{OUT} = 過電流スレッショルド (負荷に供給される最大 DC 出力電流) (A)

この手順では、N チャネル MOSFET の総許容損失を計算します。

その結果、接合部温度は 式 10 で計算できます。

$$T_J = P_D \times \theta_{JA} + T_A \quad (10)$$

ここで、

- T_A = 周囲温度 ($^{\circ}\text{C}$)
- θ_{JA} = 熱抵抗 ($^{\circ}\text{C/W}$)
- P_D = 総許容損失 (W)

接合部温度の計算値を初期的な推定値と比較します。それらの差が数度以内でない場合、上記の計算による「改良された」 $r_{DS(on)}$ を新しい推定値として使って、計算を繰り返します。目的の結果を得るのに、通常 2 回または 3 回の反復で十分です。最終的な接合部温度は熱抵抗 θ_{JA} に大きく依存し、この熱抵抗は個々のパッケージと基板レイアウトに大きく依存します。

8.2.3 アプリケーション曲線




図 8-6. V_{OUT} と V_{IN} の関係 (0V ~ 10V)




図 8-7. V_{IN} ステップ (4.7μF // 100Ω で 5V ~ 8V)




図 8-8. 100Ω でのパルス過電圧




図 8-9. 5V ~ 10V OVLO 応答時間




図 8-10. ターンオン遅延と立ち上がり時間 150μF // 2.5Ω




図 8-11. ターンオフ遅延と立ち下がり時間 150μF // 2.5Ω




図 8-12. イネーブルから出力短絡




図 8-13. 2.5Ω から出力短絡への過渡応答




図 8-14. 出力短絡から 2.5Ω 負荷への回復応答




図 8-15. 無負荷から出力短絡への過渡応答




図 8-16. 出力短絡から無負荷への回復応答




図 8-17. 50mΩ によるホット短絡




図 8-18. 50mΩ ホット短絡の応答時間

8.3 電源に関する推奨事項

TPS25200 は、 $2.7V < V_{IN} < 5V$ (標準値) の電圧レール用に設計されています。 V_{OUT} クランプはありますが、 $6V < V_{IN} < 7V$ で V_{OUT} を約 5.4V に安定化させる目的では使用できません。これは保護機能のみです。

8.4 レイアウト

8.4.1 レイアウトのガイドライン

- 用途にかかわらず、局所的なノイズ デカップリングのため、IN と GND の間に $0.1\mu F$ 以上のセラミック バイパス コンデンサを本デバイスにできる限り近づけて配置することを推奨します。
- 出力キャパシタンスについては、図 8-3 を参照してください。低 ESR のセラミック コンデンサの使用を推奨します。
- 電流制限の精度に対する寄生素子の影響を低減するため、 R_{ILIM} 抵抗を本デバイスに配線するパターンは、できるだけ短くする必要があります。
- PowerPAD は、幅広で短い銅パターンを使って、PCB のグランド プlaneに直接接続する必要があります。

8.4.2 レイアウト例

- VIA to Power Ground Plane




図 8-19. TPS25200 基板レイアウト

9 デバイスおよびドキュメントのサポート

9.1 ドキュメントのサポート

9.1.1 関連資料

関連資料については、以下を参照してください。

[TPS25200 EVM ユーザー ガイド](#)

9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

9.4 商標

PowerPAD™ and テキサス・インスツルメンツ E2E™ are trademarks of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

9.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことをお勧めします。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision E (June 2021) to Revision F (July 2025)	Page
• USB に言及している場合、すべての旧式の用語を「ターゲット」に変更.....	1
• 本書全体で連続負荷電流を 2.5A から 2.6A に変更.....	1
• 表「パッケージ情報」のタイトルとフォーマットを変更.....	1

Changes from Revision D (February 2020) to Revision E (June 2021)	Page
• ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
• パッケージタイプを訂正.....	3
• パッケージタイプを訂正.....	4

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいづれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS25200DRV	Active	Production	WSON (DRV) 6	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	SKB
TPS25200DRV.R.A	Active	Production	WSON (DRV) 6	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	SKB
TPS25200DRVRG4	Active	Production	WSON (DRV) 6	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	SKB
TPS25200DRVRG4.A	Active	Production	WSON (DRV) 6	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	SKB
TPS25200DRV	Active	Production	WSON (DRV) 6	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	SKB
TPS25200DRV.T.A	Active	Production	WSON (DRV) 6	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	SKB

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.



In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF TPS25200 :


- Automotive : [TPS25200-Q1](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects


TAPE AND REEL INFORMATION


A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS25200DRV	WSON	DRV	6	3000	180.0	8.4	2.3	2.3	1.15	4.0	8.0	Q2
TPS25200DRVRG4	WSON	DRV	6	3000	180.0	8.4	2.3	2.3	1.15	4.0	8.0	Q2
TPS25200DRV	WSON	DRV	6	250	180.0	8.4	2.3	2.3	1.15	4.0	8.0	Q2

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS25200DRVRR	WSON	DRV	6	3000	210.0	185.0	35.0
TPS25200DRVRG4	WSON	DRV	6	3000	210.0	185.0	35.0
TPS25200DRVT	WSON	DRV	6	250	210.0	185.0	35.0

GENERIC PACKAGE VIEW

DRV 6

WSON - 0.8 mm max height


PLASTIC SMALL OUTLINE - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4206925/F


DRV0006A



PACKAGE OUTLINE

WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



4222173/C 11/2025

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.
4. Minimum 0.1 mm solder wetting on pin side wall. Available for wettable flank version only.

EXAMPLE BOARD LAYOUT

DRV0006A


WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE

SCALE:25X



SOLDER MASK DETAILS

4222173/C 11/2025

NOTES: (continued)


5. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
6. Vias are optional depending on application, refer to device data sheet. If some or all are implemented, recommended via locations are shown.

EXAMPLE STENCIL DESIGN

DRV0006A

WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD #7
88% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:30X

4222173/C 11/2025

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Webツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかわらず拒否します。

これらのリソースは、TI製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適したTI製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているTI製品を使用するアプリケーションの開発の目的でのみ、TIはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TIや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TIおよびその代理人を完全に補償するものとし、TIは一切の責任を拒否します。

TIの製品は、[TIの販売条件](#)、[TIの総合的な品質ガイドライン](#)、[ti.com](#)またはTI製品などに関連して提供される他の適用条件に従い提供されます。TIがこれらのリソースを提供することは、適用されるTIの保証または他の保証の放棄の拡大や変更を意味するものではありません。TIがカスタム、またはカスタマー仕様として明示的に指定していない限り、TIの製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TIはそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025年10月