


Eco-modeTM搭載、0.5A、60V、 降圧型SWIFTTM DC/DCコンバータ

特 長

- 入力電圧範囲 : 3.5V~60V
- ハイサイドMOSFET : 200mΩ
- パルス・スキップEco-modeTMにより軽負荷で高い効率を実現
- TPS54060よりも厳密なイネーブル・スレッショルドによってUVLO電圧の精度を向上
- 調整可能なUVLO電圧およびヒステリシス
- 静止時動作電流 : 116μA
- シャットダウン電流 : 1.3μA
- スイッチング周波数 : 100kHz~2.5MHz
- 外部クロックに同期
- 調整可能なスロー・スタート/シーケンシング
- パワー・グッド出力 : UV, OV
- 内部電圧リファレンス : 0.8V
- MSOP-10および3mm × 3mmのVSON-10パッケージ (PowerPADTM付き)
- WEBENCH[®]およびSwitcherProTMソフトウェア・ツールによるサポート
- SWIFTTM関連のドキュメントについては、TIのWebサイト<http://www.ti.com/swift>をご覧ください。

回路概略図



Eco-Mode, PowerPAD, SwitcherPro, SWIFTは、テキサス・インスツルメンツの登録商標です。
WEBENCHは、テキサス・インスツルメンツの登録商標です。

この資料は、Texas Instruments Incorporated(TI)が英文で記述した資料を、皆様のご理解の一助として頂くために日本テキサス・インスツルメンツ(日本TI)が英文から和文へ翻訳して作成したものです。
資料によっては正規英語版資料の更新に対応していないものがあります。
日本TIによる和文資料は、あくまでもTI正規英語版をご理解頂くための補助的参考資料としてご使用下さい。
製品のご検討およびご採用にあたりましては必ず正規英語版の最新資料をご確認下さい。
TIおよび日本TIは、正規英語版にて更新の情報を提供しているにもかかわらず、更新以前の情報に基づいて発生した問題や障害等につきましては如何なる責任も負いません。


ア プ リ ケ ー シ ョ ン

- 12V、24V、48Vの産業用および民生用低電力システム
- アフターマーケット用車載アクセサリ：ビデオ、GPS、エンターテインメント

概 要

TPS54060Aは、ハイサイドMOSFETを内蔵した60V、0.5Aの降圧型レギュレータです。電流モード制御により、外部補償が単純化され、柔軟な部品選択が可能になります。低リップルのパルス・スキップ・モードを使用すると、無負荷でのレギュレーション出力時消費電流を116μAまで低減できます。また、イネーブル・ピンがLowのときには、シャットダウン時消費電流が1.3μAまで低減されます。

低電圧誤動作防止は内部で2.5Vに設定されていますが、イネーブル・ピンを使用してさらに高い電圧に設定することができます。出力電圧のスタートアップ・ランプはスロー・スタート・ピンで制御され、このピンはシーケンシング/トラッキング用としても使用可能です。オープン・ドレインのパワー・グッド信号は、出力が公称電圧の94%~107%の範囲内であることを示



します。

スイッチング周波数の範囲が広いため、効率および外部部品のサイズを最適化できます。周波数フォールドバックと過熱シャットダウン機能によって、過負荷状態時にデバイスを保護します。



静電気放電対策

これらのデバイスは、限定的なESD(静電破壊)保護機能を内蔵しています。保存時または取り扱い時に、MOSゲートに対する静電破壊を防止するために、リード線どうしを短絡しておくか、デバイスを導電性のフォームに入れる必要があります。

製品情報⁽¹⁾

T _J	パッケージ	部品番号 ⁽²⁾
−40°C ~ 150°C	MSOP-10	TPS54060ADGQ
	VSON-10	TPS54060ADRC

(1) 最新のパッケージ情報とご発注情報については、このデータシートの巻末にある「付録：パッケージ・オプション」を参照するか、またはTIのWebサイト(www.ti.comまたはwww.tij.co.jp)をご覧ください。

(2) DGQパッケージはテープ/リールでも供給できます。デバイス・タイプの末尾にRを付けてください(TPS54060ADGQR)。

絶対最大定格⁽¹⁾

動作温度範囲内(特に記述のない限り)

		VALUE		単位
		MIN	MAX	
Input voltage	VIN	−0.3	65	V
	EN	−0.3	5	
	BOOT		73	
	VSENSE	−0.3	3	
	COMP	−0.3	3	
	PWRGD	−0.3	6	
	SS/TR	−0.3	3	
	RT/CLK	−0.3	3.6	
Output voltage	BOOT-PH		8	V
	PH	−0.6	65	
	PH, 10-ns Transient	−2	65	
Voltage Difference	PAD to GND		±200	mV
Source current	EN		100	µA
	BOOT		100	mA
	VSENSE		10	µA
	PH	Current Limit		A
	RT/CLK		100	µA
Sink current	VIN	Current Limit		A
	COMP		100	µA
	PWRGD		10	mA
	SS/TR		200	µA
Electrostatic Discharge (HBM) QSS 009-105 (JESD22-A114A)			2	kV
Electrostatic Discharge (CDM) QSS 009-147 (JESD22-C101B.01)			500	V
Operating junction temperature		−40	150	°C
Storage temperature		−65	150	°C

(1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについて示しており、このデータシートの「推奨動作条件」に示された値を越える状態での本製品の機能動作は含まれていません。

絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。

熱特性について

THERMAL METRIC ⁽¹⁾⁽²⁾	TPS54060A		単位
	DGQ (10 PINS)	DRC (10 PINS)	
θ_{JA} Junction-to-ambient thermal resistance (standard board)	62.5	40	$^{\circ}\text{C}/\text{W}$
ψ_{JT} Junction-to-top characterization parameter	1.7	0.6	
ψ_{JB} Junction-to-board characterization parameter	20.1	7.5	
θ_{JCtop} Junction-to-case(top) thermal resistance	83	65	
θ_{JCbot} Junction-to-case(bottom) thermal resistance	21	7.8	
θ_{JB} Junction-to-board thermal resistance	28	8	

(1) 従来の熱特性パラメータと新しい熱特性パラメータの詳細については、アプリケーション・レポート『IC Package Thermal Metrics』(SPRA953)を参照してください。

(2) 特定の周囲温度TAでの電力定格は、接合部温度150°Cで決定されます。これは、歪が大きく増加し始める温度です。

詳細については、このデータシートのアプリケーション情報の「消費電力の見積もり」を参照してください。

電気的特性

$T_J = -40^{\circ}\text{C} \sim 150^{\circ}\text{C}$ 、 $VIN = 3.5\text{V} \sim 60\text{V}$ (特に記述のない限り)

パラメータ	テスト条件	MIN	TYP	MAX	単位
SUPPLY VOLTAGE (VIN PIN)					
Operating input voltage		3.5	60		V
Internal undervoltage lockout threshold	No voltage hysteresis, rising and falling		2.5		V
Shutdown supply current	$EN = 0\text{ V}, 25^{\circ}\text{C}, 3.5\text{ V} \leq VIN \leq 60\text{ V}$	1.3	4		μA
Operating : nonswitching supply current	$VSENSE = 0.83\text{ V}, VIN = 12\text{ V}, 25^{\circ}\text{C}$	116	136		
ENABLE AND UVLO (EN PIN)					
Enable threshold voltage	No voltage hysteresis, rising and falling, 25°C	1.11	1.25	1.36	V
Input current	Enable threshold +50 mV		-3.8		μA
	Enable threshold -50 mV		-0.9		
Hysteresis current		1.91	2.95	3.99	μA
VOLTAGE REFERENCE					
Voltage reference	$T_J = 25^{\circ}\text{C}$	0.792	0.8	0.808	V
		0.784	0.8	0.816	
HIGH-SIDE MOSFET					
On-resistance	$VIN = 3.5\text{ V}, BOOT-PH = 3\text{ V}$		300		$\text{m}\Omega$
	$VIN = 12\text{ V}, BOOT-PH = 6\text{ V}$		200	410	
ERROR AMPLIFIER					
Input current		50			nA
Error amplifier transconductance (g_M)	$-2\text{ }\mu\text{A} < I_{COMP} < 2\text{ }\mu\text{A}, V_{COMP} = 1\text{ V}$		97		μMhos
Error amplifier transconductance (g_M) during slow start	$-2\text{ }\mu\text{A} < I_{COMP} < 2\text{ }\mu\text{A}, V_{COMP} = 1\text{ V}, V_{VSENSE} = 0.4\text{ V}$		26		μMhos
Error amplifier dc gain	$V_{VSENSE} = 0.8\text{ V}$		10,000		V/V
Error amplifier bandwidth			2700		kHz
Error amplifier source/sink	$V_{(COMP)} = 1\text{ V}, 100\text{ mV overdrive}$		±7		μA
COMP to switch current transconductance			1.9		A/V


電気的特性

$T_J = -40^{\circ}\text{C} \sim 150^{\circ}\text{C}$ 、 $\text{VIN} = 3.5\text{V} \sim 60\text{V}$ (特に記述のない限り)

パラメータ	テスト条件	MIN	TYP	MAX	単位
CURRENT LIMIT					
Current limit threshold	$\text{VIN} = 12\text{ V}$, $T_J = 25^{\circ}\text{C}$	0.6	0.94		A
THERMAL SHUTDOWN					
Thermal shutdown		182			$^{\circ}\text{C}$
TIMING RESISTOR AND EXTERNAL CLOCK (RT/CLK PIN)					
Switching Frequency Range using RT mode		100	2500		kHz
f_{SW} Switching frequency	$R_T = 200\text{ k}\Omega$	450	581	720	kHz
Switching Frequency Range using CLK mode		300	2200		kHz
Minimum CLK input pulse width		40			ns
RT/CLK high threshold		1.9	2.2		V
RT/CLK low threshold		0.5	0.7		V
RT/CLK falling edge to PH rising edge delay	Measured at 500 kHz with RT resistor in series	60			ns
PLL lock in time	Measured at 500 kHz	100			μs
SLOW START AND TRACKING (SS/TR)					
Charge current	$V_{SS/TR} = 0.4\text{ V}$	2			μA
SS/TR-to-VSENSE matching	$V_{SS/TR} = 0.4\text{ V}$	45			mV
SS/TR-to-reference crossover	98% nominal	1.0			V
SS/TR discharge current (overload)	$VSENSE = 0\text{ V}$, $V(SS/TR) = 0.4\text{ V}$	112			μA
SS/TR discharge voltage	$VSENSE = 0\text{ V}$	54			mV
POWER GOOD (PWRGD PIN)					
V_{VSENSE} VSENSE threshold	VSENSE falling	92%			
	VSENSE rising	94%			
	VSENSE rising	109%			
	VSENSE falling	107%			
Hysteresis	VSENSE falling	2%			
Output high leakage	$VSENSE = VREF$, $V(PWRGD) = 5.5\text{ V}$, 25°C	10			nA
On resistance	$I(PWRGD) = 3\text{ mA}$, $VSENSE < 0.79\text{ V}$	50			Ω
Minimum VIN for defined output	$V(PWRGD) < 0.5\text{ V}$, $I(PWRGD) = 100\text{ }\mu\text{A}$	0.95	1.5		V

製品情報


ピン構成



ピン機能

名前	番号	I/O	説明
BOOT	1	O	BOOTとPHの間にブートストラップ・コンデンサが必要です。このコンデンサの電圧が出力デバイスに対して必要な最小値を下回った場合、出力はコンデンサがリフレッシュされるまで強制的にオフになります。
COMP	8	O	誤差増幅器の出力、および出力スイッチ電流コンパレータの入力。 このピンに周波数補償部品を接続します。
EN	3	I	イネーブル・ピン、内部ブルアップ電流源。ディスエーブルにするには、1.2V未満にプルダウンします。 イネーブルにするには、フローティングします。2個の抵抗を使用して入力の低電圧誤動作防止を調整します。
GND	9	-	グランド
PH	10	I	内部ハイサイド・パワーMOSFETのソース。
サーマル・パッド	11	-	適切な動作のためには、GNDピンをプリント基板上の露出したパッドに電気的に接続する必要があります。
PWRGD	6	O	過熱シャットダウン、ドロップアウト、過電圧、またはENシャットダウンによって出力電圧が規定値を外れた場合にローにアサートされる、オープン・ドライン出力です。
RT/CLK	5	I	タイミング抵抗接続および外部クロック入力端子。スイッチング周波数を設定するために、このピンとグランドの間に外付け抵抗を接続すると、内部アンプによってこのピンが固定電圧に保持されます。このピンをPLLの上限スレッショルドより高くプルアップすると、モード遷移が発生し、ピンは同期入力となります。 内部アンプはディスエーブルになり、このピンは内部PLLへのハイ・インピーダンス・クロック入力となります。クロック・エッジが停止すると、内部アンプが再イネーブルされ、モードは抵抗設定機能に戻ります。
SS/TR	4	I	スロー・スタートおよびトラッキング入力。このピンに接続する外部コンデンサによって、出力の立ち上がり時間が設定されます。このピンの電圧は内部リファレンスよりも優先されるため、トラッキングおよびシーケンシングにも使用できます。
VIN	2	I	入力電源電圧、3.5V~60V。
VSENSE	7	I	トランスコンダクタンス(gm)誤差増幅器の反転ノード。

機能ブロック図



標準的特性




図 1




図 2




図 3




図 4




図 5




図 6

標準的特性




図 7




図 8




図 9




図 10




図 11




図 12

標準的特性




図 13




図 14




図 15




図 16




図 17




図 18

標準的特性




図 19




図 20




図 21




図 22




図 23




図 24

概要

TPS54060Aは、ハイサイドNチャネルMOSFETを内蔵した、60V、0.5Aの降圧型（バック）レギュレータです。ラインおよび負荷の過渡状態における性能を向上させるため、定周波数の電流モード制御で動作し、出力容量の低減、外部周波数補償設計の簡易化を実現しています。スイッチング周波数の範囲が100kHz～2500kHzと広いため、出力フィルタ部品の選択時に効率およびサイズを最適化できます。スイッチング周波数は、RT/CLKピンからグランドへの抵抗を使用して調整します。RT/CLKピンには内部フェーズ・ロック・ループ（PLL）が備えられ、パワー・スイッチをオンにするタイミングを外部システム・クロックの立ち下りエッジに同期させることができます。

TPS54060Aのスタートアップ電圧はデフォルトで約2.5Vです。ENピンの内部プルアップ電流源を使用して、入力低電圧誤動作防止（UVLO）のスレッショルドを2つの外部抵抗により調整可能です。また、このプルアップ電流によってデフォルト状態を設定できます。ENピンがフローティングになると、デバイスが動作します。無負荷で非スイッチング時の動作電流は、116μAです。デバイスがディスエーブル時の消費電流は、1.3μAです。

内蔵の200mΩハイサイドMOSFETにより、0.5Aの連続電流を負荷に供給できる高効率の電源設計が可能になります。TPS54060Aは、ブート再充電ダイオードを内蔵しているため、外部部品数を削減できます。内蔵ハイサイドMOSFETのバイアス電圧は、BOOT-PHピン間のコンデンサによって供給されます。このブート・コンデンサ電圧はUVLO回路によって監視され、内部設定されたスレッショルドを下回ると、ハイサイドMOSFETがオフになります。このブートUVLOにより、TPS54060Aは高いデューティ・サイクルで動作が可能です。出力電圧は、0.8Vのリファレンスと同じ値まで降圧させることができます。

TPS54060Aはパワー・ゲッド・コンパレータ（PWRGD）を備え、これはレギュレーション出力電圧が公称出力電圧の92%未満または109%を超えたときにアサートされます。PWRGDピンはオープン・ドレイン出力であり、VSENSEピンの電圧が公称出力電圧の94%～107%の範囲内のときにデアサートされ、プルアップ抵抗を使用した場合にはHighに遷移します。

TPS54060Aでは、OVパワー・ゲッド・コンパレータを利用して、過度の出力過電圧（OV）を最小限に抑えています。OVコンパレータが作動すると、ハイサイドMOSFETはオフになり、出力電圧が107%を下回るまでオンになりません。

SS/TR（スロー・スタート/トラッキング）ピンは、パワーアップ時に突入電流を最小限に抑え、電源シーケンシングを構成するために使用できます。スロー・スタート時間を調整するには、このピンに小容量のコンデンサを接続します。電源シーケンシングの要件が重要である場合には、このピンに分圧抵抗を接続できます。SS/TRピンは、出力のパワーアップ前に放電されます。この放電によって、過熱障害、UVLO障害、またはディスエーブル状態の後に、再起動を繰り返すことが可能になります。

また、TPS54060Aは、過負荷回復回路によって過負荷状態時にスロー・スタート・コンデンサを放電します。過負荷回復回路は、過負荷状態が解消されると、出力を障害電圧から公称レギュレーション電圧へとスロー・スタートさせます。周波数フォールドバック回路により、起動時および過電流障害時にスイッチング周波数が低下し、インダクタ電流を制御しやすくなります。

詳細説明

固定周波数PWM制御

TPS54060Aは、調整可能な固定周波数のピーク電流モード制御を使用します。COMPピンを駆動する誤差増幅器により、出力電圧がVSENSEピンの外付け抵抗を通して内部電圧リファレンスと比較されます。内部発振器により、ハイサイド・パワー・スイッチのオン動作が開始され、誤差増幅器の出力がハイサイド・パワー・スイッチ電流と比較されます。パワー・スイッチ電流がCOMP電圧で設定されたレベルに達すると、パワー・スイッチがオフになります。出力電流が増加および減少すると、COMPピン電圧も上昇および下降します。デバイスではCOMPピン電圧を最大レベルにクランプすることで電流制限を行っています。また、COMPピンの最小クランプによってEco-mode™を実現しています。

スロープ補償出力電流

TPS54060Aは、スイッチ電流信号に補償ランプを追加します。このスロープ補償により、低調波発振を防いでいます。使用可能なピーク・インダクタ電流は、デューティ・サイクルの範囲全体にわたって一定です。

パルス・スキップEco-mode

TPS54060Aは、軽負荷電流時にはパルス・スキップEcoモードで動作し、スイッチング損失やゲート駆動損失の低減によって効率を向上させます。出力電圧がレギュレーション範囲内のときに、任意のスイッチング・サイクルの終わりでピーク・スイッチ電流がパルス・スキップ電流スレッショルドを下回っている場合、TPS54060AはEcoモードに入るよう設計されています。この電流スレッショルドは、公称COMP電圧（500mV）に対応した電流レベルです。

Eco-modeでは、COMPピンの電圧が500mVにクランプされ、ハイサイドMOSFETがディスエーブルになります。負荷電流または出力電圧がさらに低下しても、COMPピンはこのクランプ電圧レベルを下回りません。

デバイスはスイッチングを停止しているため、出力電圧は低下し始めます。電圧制御ループによって出力電圧の低下が補償されるため、COMPピンの電圧は上昇を開始します。このとき、ハイサイドMOSFETがイネーブルとなり、次のスイッチング・サイクルでスイッチング・パルスが開始されます。ピーク電流は、COMPピンの電圧によって設定されます。出力電圧がレギュレーション値に再上昇した後（図25）、ピーク・スイッチ電流は減少し始め、さらに減少してEcoモード・スレッショルドを下回ると、デバイスは再度Ecoモードに入ります。

Ecoモード動作に関して、TPS54060Aは（平均電流や負荷電流ではなく）ピーク電流をセンスするため、デバイスがEcoモードに入る負荷電流は出力インダクタ値によって異なります。例えば、図50の回路は、出力電流が約20mAになるとEcoモードに入れます。負荷電流が低く、出力電圧がレギュレーション内のとき、デバイスはスリープ・モードに入り、静止時入力電流はわずか116μAとなります。スリープ・モード中、内部PLLは動作を継続します。軽負荷時にパルス・スキップ・モードで動作している間は、外部クロック信号に同期してスイッチング遷移が行われます。




図 25. パルス・スキップ・モードの動作

低ドロップアウト動作とブートストラップ電圧 (BOOT)

TPS54060Aにはブート・レギュレータが内蔵され、ハイサイドMOSFETのゲート駆動電圧を提供するために、BOOTピンとPHピンの間に小さなセラミック・コンデンサが必要です。BOOTコンデンサは、ハイサイドMOSFETがオフでローサイド・ダイオードが導通しているときにリフレッシュされます。このセラミック・コンデンサの値は、 $0.1\mu\text{F}$ としてください。温度および電圧に対して安定した特性を持つため、X7RまたはX5Rクラスの誘電体を持つ電圧定格10V以上のセラミック・コンデンサを推奨します。

ドロップアウトを改善するため、TPS54060Aは、BOOT-PHピン間の電圧が2.1Vより高ければ、100%のデューティ・サイクルで動作するよう設計されています。BOOT-PH間の電圧が2.1Vを下回ると、UVLO回路によってハイサイドMOSFETがオフになることで、ローサイド・ダイオードが導通してBOOTコンデンサの電荷がリフレッシュされます。BOOTコンデンサからソースされる電源電流は低いため、ハイサイドMOSFETはコンデンサのリフレッシュに必要な時間よりも多くのスイッチング・サイクルにわたってオンに保持でき、結果として、スイッチング・レギュレータの実効的なデューティ・サイクルが大きくなります。

レギュレータのドロップアウト時の実効デューティ・サイクルは、主に、パワーMOSFET、インダクタ抵抗、ローサイド・ダイオード、プリント基板抵抗のそれぞれにおける電圧降下によって影響を受けます。入力電圧が低下し、レギュレータが連続動作モードで動作している状態では、BOOT-PH間の電圧が2.1Vを下回るまで、出力レギュレーションを維持するように、デューティ・サイクルの100%にわたってハイサイドMOSFETをオンに保持できます。

軽負荷または無負荷での最大デューティ・サイクルのアプリケーションでは、注意が必要です。BOOTコンデンサ両端の電圧が2.1VのUVLOスレッショルドを下回ると、ハイサイドMOSFETがオフになりますが、PHピンをプルダウンしてBOOTコンデンサを再充電するほど十分なインダクタ電流は得られない可能性があります。BOOTコンデンサの電圧が2.1V未満であるため、レギュレータのハイサイドMOSFETはスイッチングを停止します。それにより、入力電圧と出力電圧の差が2.1Vを超えるまで出力コンデンサの電圧は低下し続けます。差が2.1Vを超えてBOOT UVLOスレッショルドを上回ると、デバイスは目的の出力電圧に達するまで再度スイッチングを開始します。この動作状況が、入力電圧または負荷電流が上昇するまで継続します。ENピンの抵抗による可変VIN UVLO機能を使用して、アプリケーションの最小負荷時のBOOT UVLOトリガ条件を上回るようVIN停止電圧を調整することを推奨します。

標準的な3.3Vおよび5V出力アプリケーションでの開始および停止電圧をそれぞれ図26および図27に示します。電圧は負荷電流に対してプロットされています。開始電圧は、1%以内の出力レギュレーションに必要な入力電圧として定義されます。停止電圧は、出力が5%低下するかまたはスイッチングが停止するときの入力電圧として定義されます。

高デューティ・サイクルの状況では、BOOTコンデンサが再充電されて出力のリップル電圧が増加する間、インダクタの電流リップルが増加します。これは、スイッチングが毎サイクル発生するときに、ブート・コンデンサの再充電時間が標準的なハイサイド・オフ時間よりも長いためです。




図 26. 3.3V アプリケーションの開始/停止電圧




図 27. 5.0V アプリケーションの開始/停止電圧

誤差增幅器

TPS54060Aは、誤差増幅器としてトランスコンダクタンス・アンプを内蔵しています。誤差増幅器は、VSENSEの電圧を、SS/TRピンの電圧または内部の0.8V電圧リファレンスのいずれか低い方と比較します。誤差増幅器のトランスコンダクタンス(gm)は、通常動作時には $97\mu A/V$ です。スロー・スタート動作時には、トランスコンダクタンスは通常動作時の gm よりもずっと低くなります。VSENSEピンの電圧が0.8V未満で、デバイスがSS/TR電圧を使用してレギュレーションを行っている場合、 gm は $25\mu A/V$ となります。

COMPピンとグランドとの間に周波数補償部品(コンデンサ、および直列接続の抵抗とコンデンサ)が追加されます。

電圧リファレンス

電圧リファレンス・システムは、温度に対し安定なバンドギャップ回路の出力をスケーリングすることで、温度に対して±2%の高い精度を持つ電圧リファレンスを生成します。

出力電圧の調整

出力電圧は、出力ノードとVSENSEピンとの間の分圧抵抗によって設定されます。公差1%以内の分圧抵抗を使用することを推奨します。最初はR2抵抗に $10\text{k}\Omega$ を使用し、式(1)を使ってR1を計算します。軽負荷時の効率を向上させるには、より大きな値の抵抗の使用を検討します。値が大きすぎると、レギュレータがノイズの影響を受けやすくなり、VSENSE入力電流からの電圧誤差が目立つようになります。

$$R1 = R2 \times \left(\frac{V_{out} - 0.8V}{0.8 V} \right) \quad (1)$$

イネーブルおよび低電圧誤動作防止の調整

VINピンの電圧が2.5Vを下回ると、TPS54060Aはディスエーブルになります。アプリケーションで、より高い値での低電圧誤動作防止(UVLO)を必要とする場合は、図28のようにENピンを使用し、2個の外付け抵抗で入力電圧UVLOを調整します。UVLO調整抵抗の使用は必須ではありませんが、一貫したパワーアップ動作を実現するために強く推奨します。ENピンには $0.9\mu\text{A}$ の内部プルアップ電流源I1があり、ENピンがフローティングのときにTPS54060Aが動作するデフォルト状態を提供します。ENピンの電圧が 1.25V を超えると、 $2.9\mu\text{A}$ のヒステリシスIhysが追加されます。この追加電流により、入力電圧のヒステリシスを実現できます。入力電圧の外部ヒステリシスは、式(2)を使って設定します。入力スタート電圧は、式(3)を使って設定します。




図 28. 調整可能な低電圧誤動作防止 (UVLO)

$$R1 = \frac{V_{START} - V_{STOP}}{I_{HYS}} \quad (2)$$

$$R2 = \frac{V_{ENA}}{\frac{V_{START} - V_{ENA}}{R1} + I_1} \quad (3)$$

入力電圧ヒステリシスを追加するもう1つの手法を図29に示します。前の方で抵抗値が高く、より広い電圧ヒステリシスが必要である場合に、この方法を使用できます。抵抗R3は、追加のヒステリシス電流をENピンに供給します。




図 29. 追加ヒステリシスの提供

$$R1 = \frac{V_{START} - V_{STOP}}{I_{HYS} + \frac{V_{OUT}}{R3}} \quad (4)$$

$$R2 = \frac{\frac{V_{ENA}}{V_{START} - V_{ENA} + I_1 - \frac{V_{ENA}}{R3}}}{} \quad (5)$$

ENピン上に直接、5Vを超える低インピーダンス電圧源を接続しないでください。分圧抵抗を使用して開始および停止電圧を調整する場合、VEN > 5Vのときには、ENピンに直接コンデンサを配置しないでください。ノード電圧(図30を参照)は、5.8V以下に維持する必要があります。このツエナー・ダイオードは、最大100μAをシンクできます。VIN電圧源のインピーダンスが高く、ENピンに100μA以上をソースしない場合は、ENピンの電圧を5V以上にできます。




図 30. Node Voltage

スロー・スタート/トラッキング・ピン(SS/TR)

TPS54060Aでは、SS/TRピン電圧または内部電圧リファレンスのいずれか低い方の電圧を電源リファレンス電圧として使用し、それに従って出力のレギュレーションを行います。SS/TRピンとグランド間のコンデンサにより、スロー・スタート時間が実装されます。TPS54060Aには、外部のスロー・スタート・コンデンサを充電する2μAのブルアップ電流源が内蔵されています。スロー・スタート時間(10%~90%)は式(6)で計算されます。電圧リファレンス(V_{REF})は0.8Vで、スロー・スタート電流(I_{SS})は2μAです。スロー・スタート・コンデンサは、0.47μF未満、0.47nF以上とする必要があります。

$$C_{ss}(nF) = \frac{T_{ss}(ms) \times I_{ss}(\mu A)}{V_{ref}(V) \times 0.8} \quad (6)$$

パワーアップ時、TPS54060Aは、適切なパワーアップを保証するために、スロー・スタート・ピンが放電されて40mVを下回るまでスイッチングを開始しません(図31を参照)。

また、通常動作中、VINがUVLOの値を超えるか、ENピンが1.25V未満にプルダウンされるか、または過熱シャットダウン事象が発生した場合、TPS54060Aはスイッチングを停止し、SS/TRは40mVまで放電される必要があります。

VSENSE電圧は、45mVのオフセットで内部電圧リファレンスの85%までSS/TRピン電圧に追従します。SS/TR電圧が内部リファレンス電圧の85%を上回ると、実効的なシステム・リファレンスがSS/TR電圧から内部電圧リファレンスへと遷移するため、オフセットが増加します(図23を参照)。SS/TR電圧は、1.7Vでクランプされるまで直線的に上昇します。




図 31. 起動時のSS/TRピンの動作

過負荷回復回路

TPS54060Aは、過負荷回復(OLR)回路を備えています。OLR回路は、過負荷状態が解消されると、出力を過負荷電圧から公称レギュレーション電圧へとスロー・スタートさせます。誤差増幅器が障害状態から高電圧状態へと変化すると、OLR回路は100 μ Aの内部プルダウンを使用して、SS/TRピンをVSENSEピン電圧よりわずかに高い電圧まで放電します。障害状態が解消されると、出力は障害電圧から公称出力電圧へとスロー・スタートします。

シーケンシング

SS/TR、EN、およびPWRGDピンを使用して、多くの一般的な電源シーケンシング方法を実装できます。他のデバイスのパワーオン・リセット・ピンのオープン・ドレイン出力を使用すれば、シーケンシャルな方法を実装できます。図32に、2個のTPS54060Aデバイスを使用したシーケンシャルな方法を示します。TPS54060AのENピンにパワー・グッドを結合し、1次電源がレギュレーションに達した時点で2次電源をイネーブルにします。必要に応じて、2次電源のENピンに1nFのセラミック・コンデンサを接続することにより、1msのスタートアップ遅延を実現できます。図32の結果を図33に示します。




図32. シーケンシャルなスタートアップ・シーケンスの回路図




図33. ENおよびPWRGDを使用したシーケンシャル・スタートアップ




図34. レシオメトリックなスタートアップ・シーケンスの回路図




図35. SS/TRピンの結合によるレシオメトリックなスタートアップ

図34に、SS/TRピンを互いに接続することによるレシオメトリックなスタートアップ・シーケンスの方法を示します。各レギュレータの出力は同時に上昇してレギュレーションに達します。スロー・スタート時間を計算する際には、式(6)でプルアップ電流源を2倍にする必要があります。図34の結果を図35に示します。

図36に示すようなR1とR2の抵抗回路を、トラッキングが必要な電源または他の電圧リファレンス源の出力に接続することで、レシオメトリックな同時電源シーケンシングを実装できます。式(7)と式(8)を使用して、Vout1の少し前か少し後、または同時にVout2を開始するようトラッキング抵抗を計算できます。式(9)は、公称出力レギュレーションの95%でのVout1とVout2の電圧差です。

変数deltaVは、同時シーケンシングでは0Vです。スロー・スタート回路のSS/TR-VSENSE間の固有のオフセット(Vssoffset)、およびプルアップ電流源(Iss)とトラッキング抵抗によって生成されるオフセットの影響を最小限に抑えるため、VssoffsetおよびIssが変数として式に含まれています。

Vout2がレギュレーションに達したときにVout2の電圧がVout1の電圧よりわずかに大きくなるように、レシオメトリックなスタートアップを設計するには、式(7)～式(9)でdeltaVに負の数を使用します。Vout2がレギュレーションに達したときにVout2がVout1よりわずかに低くなるアプリケーションでは、式(9)は正の数となります。

EN、UVLO、または過熱シャットダウン障害後には、起動前にSS/TRピンを40mV未満にプルダウンする必要があるため、デバイスが障害後に確実に再起動できるようトラッキング抵抗を慎重に選択する必要があります。デバイスが障害から回復できるようにするには、式(7)で計算されるR1の値が式(10)の計算値よりも大きくなる必要があります。

SS/TRの電圧が公称リファレンス電圧の85%を超えると、スロー・スタート回路がレギュレーション・リファレンスを徐々に内部電圧リファレンスへと移行させ、Vssoffsetが大きくなります。図23に示すように、内部電圧リファレンスへと完全に移行するには、SS/TRピンの電圧が1.3Vより大きくなる必要があります。




図36. レシオメトリックな同時スタートアップ・シーケンスの回路図

$$R1 = \frac{Vout2 + deltaV}{VREF} \times \frac{Vssoffset}{I_{ss}} \quad (7)$$

$$R2 = \frac{VREF \times R1}{Vout2 + deltaV - VREF} \quad (8)$$

$$deltaV = Vout1 - Vout2 \quad (9)$$

$$R1 > 2800 \times Vout1 - 180 \times deltaV \quad (10)$$




図 37. トラッキング抵抗によるレシオメトリックなスタートアップ




図 38. トラッキング抵抗によるレシオメトリックなスタートアップ




図 39. トラッキング抵抗による同時スタートアップ

一定のスイッチング周波数、およびタイミング抵抗(RT/CLKピン)

TPS54060Aのスイッチング周波数は、RT/CLKピンに抵抗を接続することで、約100kHz~2500kHzという広い範囲にわたって調整可能です。RT/CLKピンの電圧は標準で0.5Vであり、スイッチング周波数を設定するにはグランドとの間に抵抗を接続する必要があります。特定のスイッチング周波数に対するタイミング抵抗を決定するには、式(11)を用いるか、図40または図41の曲線を使用します。ソリューション・サイズを小さくするには、一般にスイッチング周波数をできるだけ高く設定しますが、電源効率、最大入力電圧、および最小制御可能オン時間の間でトレードオフを考慮する必要があります。

最小制御可能オン時間は標準で130nsであり、これによって最大動作入力電圧が制限されます。

最大スイッチング周波数は、周波数シフト回路によっても制限されます。最大スイッチング周波数については、以下で詳しく説明します。

$$RT \text{ (kOhm)} = \frac{206033}{f_{SW} \text{ (kHz)}^{1.0888}} \quad (11)$$

過電流保護および周波数シフト

TPS54060Aは、電流モード制御を実装し、COMPピンの電圧を使用してハイサイドMOSFETをサイクル毎にオフにすることができます。各サイクルで、スイッチ電流とCOMPピン電圧が比較されます。ピーク・スイッチ電流がCOMP電圧と交差すると、ハイサイド・スイッチがオフになります。過電流状態で出力電圧が低下すると、誤差増幅器によってCOMPピンがHighになり、スイッチ電流が増加します。誤差増幅器の出力は内部でクランプされ、スイッチ電流の制限として機能します。

高い入力電圧での最大動作スイッチング周波数を高めるために、TPS54060Aでは周波数シフトを実装しています。VSENSEピンの電圧が0Vから0.8Vに上昇する際、スイッチング周波数は8、4、2、および1で分周されます。

デバイスではデジタル周波数シフトを実装することで、通常動作時および障害状態時に外部クロックとの同期を可能にしています。スイッチング周波数は8分周のみが可能なため、デバイスが動作しながら周波数シフト保護も得られる最大の入力電圧制限が存在します。

短絡発生時(特に、高入力電圧アプリケーションの場合)には、制御ループに有限の最小制御可能オン時間が存在し、出力は低電圧となります。スイッチのオン時間中は、高い入力電圧と最小オン時間により、インダクタ電流がピーク電流制限まで上昇します。スイッチのオフ時間中は、インダクタは通常、上昇したのと同じ分だけ下降するために十分なオフ時間と出力電圧を得られません。周波数シフトを行うことで、オフ時間が実質的に増加するため、電流の下降が可能となります。




図40. 高周波数レンジのRT




図41. 低周波数レンジのRT

スイッチング周波数の選択

選択されるスイッチング周波数は、式(12)と式(13)の2つの値のうち小さい方の値となる必要があります。式(12)は、最小制御可能オン時間によって設定される最大スイッチング周波数制限です。スイッチング周波数をこの値以上に設定すると、レギュレータがスイッチング・パルスをスキップします。

式(13)は、周波数シフト保護によって設定される最大スイッチング周波数制限です。高い入力電圧で十分な出力短絡保護を実現するには、スイッチング周波数を $f_{SW(maxshift)}$ より小さく設定する必要があります。式(13)で最大スイッチング周波数を計算するには、出力電圧が公称電圧から0Vまで減少する際に、周波数シフトに対応して f_{DIV} 整数が1から8まで増加することを考慮に入れる必要があります。

図42では、実線が周波数シフトに関する標準の安全動作領域を示し、出力電圧は0Vと仮定し、インダクタの抵抗が0.130Ω、FETのオン抵抗が0.2Ω、ダイオードの電圧降下が0.5Vです。点線は、パルスのスキップを避けるための最大スイッチング周波数です。これらの式をスプレッドシートまたは他のソフトウェアに入力するか、またはSwitcherPro設計ソフトウェアを使用してスイッチング周波数を決定します。

$$f_{SW(maxskip)} = \left(\frac{1}{t_{ON}} \right) \times \left(\frac{(I_L \times Rdc + V_{OUT} + Vd)}{(V_{IN} - I_L \times Rhs + Vd)} \right) \quad (12)$$

$$f_{SW(shift)} = \frac{f_{DIV}}{t_{ON}} \times \left(\frac{(I_L \times Rdc + V_{OUTSC} + Vd)}{(V_{IN} - I_L \times Rhs + Vd)} \right) \quad (13)$$

I_L	インダクタ電流
Rdc	インダクタ抵抗
V_{IN}	最大入力電圧
V_{OUT}	出力電圧
V_{OUTSC}	短絡時の出力電圧
Vd	ダイオードの電圧降下
$R_{DS(on)}$	スイッチのオン抵抗
t_{ON}	制御可能オン時間
f_{DIV}	分周数 (1, 2, 4, または8)




図42. 最大スイッチング周波数 対 入力電圧

RT/CLKピンへのインターフェイス方法

RT/CLKピンを使用して、レギュレータを外部システム・クロックに同期させることができます。同期機能を実装するには、図43に示す回路ネットワークを通してRT/CLKピンに方形波を接続します。方形波の振幅はRT/CLKピン上で0.5V未満および2.2V以上で遷移する必要があります、オン時間が40ns以上、オフ時間が40ns以上となる必要があります。同期周波数範囲は300kHz～2200kHzです。PHの立ち上がりエッジは、RT/CLKピン信号の立ち下がりエッジに同期します。外部同期回路は、同期信号がオフになったとき、RT/CLKピンとグランドの間にデフォルトの周波数設定抵抗が接続されるよう設計する必要があります。図43に示すような周波数設定抵抗を50Ωの抵抗を介してグランドに接続することを推奨します。この抵抗によって、スイッチング周波数が外部CLK周波数に近い値に設定される必要があります。同期信号は10pFのセラミック・コンデンサを通してRT/CLKピンおよび4kΩの直列抵抗にAC結合することを推奨します。この直列抵抗により、重負荷アプリケーションで外部クロックと同期する場合に、および同期からRTモードに遷移するアプリケーションで、PHジッタが低減されます。CLKがCLKスレッショルドを最初に超えたときに、デバイスはRT抵抗周波数からPLLモードへと切り替わります。PLLが外部信号へのロックを開始すると、内部の0.5V電圧源が切り離され、CLKピンがハイ・インピーダンスになります。レギュレータはPLLを備えているため、スイッチング周波数は外付け抵抗で設定された周波数よりも高くまたは低くできます。デバイスは抵抗モードからPLLモードに遷移した後、PLLが100マイクロ秒以内にCLK周波数へとロックするまで、スイッチング周波数を上昇または下降させます。

デバイスがPLLモードから抵抗モードに遷移すると、スイッチング周波数がCLK周波数から150kHzへと低下した後、0.5Vの電圧が再印加され、抵抗によりスイッチング周波数が設定されます。VSENSEピンの電圧が0Vから0.8Vに上昇する際、スイッチング周波数は8、4、2、および1で分周されます。デバイスではデジタル周波数シフトを実装することで、通常動作時および障害状態時に外部クロックとの同期を可能にしています。図44、図45、および図46に、連続導通モード(ccm)、不連続導通モード(dcm)、およびパルス・スキップ・モード(PSM)での外部システム・クロックとの同期を示します。




図43. システム・クロックとの同期




図 44. ccmでの同期プロット




図 45. demでの同期プロット




図 46. PSMでの同期プロット

パワー・グッド(PWRGDピン)

PWRGDピンは、オープン・ドレイン出力です。VSENSEピンが内部電圧リファレンス電圧の94%~107%になると、PWRGDピンはデアサートされてフローティングになります。5.5V未満の電圧源に対して10kΩ~100kΩのプルアップ抵抗を使用することを推奨します。VIN入力電圧が1.5Vを超えると、PWRGDは、電流シンク能力は低いですが有効となります。VIN入力電圧が3Vに近づくと、PWRGDは完全な電流シンク能力を持つようになります。

VSENSEが公称入力リファレンス電圧の92%を下回るか、または109%を上回ると、PWRGDピンはLowになります。また、UVLOまたは過熱シャットダウンがアサートされるか、ENピンがLowになった場合にも、PWRGDはLowになります。

過電圧過渡保護

TPS54060Aには、小さな出力容量の電源設計で、出力障害状態や強い無負荷過渡事象からの回復時に発生する電圧オーバーシュートを最小限に抑える、過電圧過渡保護(OVTP)回路が備えられています。例えば、電源出力が過負荷となった場合、誤差増幅器によって実際の出力電圧が内部リファレンス電圧と比較されます。VSENSEピンの電圧が内部リファレンス電圧よりも一定時間にわたって低くなかった場合、誤差増幅器の出力が高い電圧にクランプされます。これにより、最大出力電流が要求されます。この状態が解消されると、レギュレータの出力が上昇し、誤差増幅器の出力は定常状態のデューティサイクルに遷移します。一部のアプリケーションでは、電源出力の電圧が誤差増幅器の出力よりも速く応答する場合があります。これは実際、出力のオーバーシュートにつながる可能性があります。OVTP機能では、値の小さい出力コンデンサの使用時に、VSENSEピンの電圧を内部電圧リファレンスの109%であるOVTPスレッショルドと比較する回路を実装することにより、出力のオーバーシュートを最小限に抑えます。VSENSEピンの電圧がOVTPスレッショルドより高い場合は、ハイサイドMOSFETがディスエーブルになり、出力に電流が流れるのを防いで、出力オーバーシュートを抑えます。VSENSE電圧がOVTPスレッショルドを下回ると、次のクロック・サイクルでハイサイドMOSFETがオンになります。

過熱シャットダウン

このデバイスは、接合部温度が182°Cを超えた場合にデバイス自身を保護する、過熱シャットダウン機能を内蔵しています。接合部温度が過熱トリップ・スレッショルドを超えると、デバイスのスイッチングが強制的に停止されます。接合部温度が182°Cを下回ると、デバイスはSS/TRピンを放電して電源投入シーケンスを再び開始します。

ループ応答の小信号モデル

図47に、周波数応答と動的負荷応答をチェックするために回路シミュレーション・プログラムでモデル化できる、TPS54060A制御ループの等価モデルを示します。誤差増幅器は、 gm_{EA} が97μA/Vのトランスクンダクタンス・アンプです。この誤差増幅器は、理想的な電圧制御電流源を使用してモデル化できます。抵抗 R_o およびコンデンサ C_o により、増幅器の開ループ・ゲインと周波数応答がモデル化されます。ノードaとbの間の1mVのAC電圧源は、周波数応答測定のために制御ループを実質的に分断します。c/aのプロットにより、周波数補償の小信号応答が示されます。a/bのプロットは、ループ全体の小信号応答を示します。 R_L の代わりに、時間ドメイン分析で適切な負荷ステップ振幅およびステップ・レートを持つ電流源を使用すれば、動的ループ応答をチェックできます。この等価モデルは、連続導通モードの設計に対してのみ有効です。




図47. ループ応答の小信号モデル

ピーク電流モード制御の単純な小信号モデル

図48に、周波数補償の設計方法を理解するために使用できる、単純な小信号モデルを示します。TPS54060Aのパワーワン段は、出力コンデンサおよび負荷抵抗に電流を供給する電圧制御電流源（デューティ・サイクル変調器）として近似できます。制御 - 出力間の伝達関数は式(14)に示され、DCゲイン、1つの支配的な極、および1つのESRゼロで構成されます。スイッチ電流の変化とCOMPピン電圧（図47のノードc）の変化との比が、パワーワン段のトランスクンダクタンスです。TPS54060Aの gm_{PS} は1.9A/Vです。パワーワン段周波数応答の低周波ゲインは、式(15)に示すように、トランスクンダクタンスと負荷抵抗の積です。

負荷電流が増加または減少すると、低周波ゲインはそれぞれ減少または増加します。この負荷に対する変化は一見問題となりそうですが、幸い、支配的な極は負荷電流とともに移動します（式(16)を参照）。それらの組み合わせによる効果は、図48の右側に点線で示されています。負荷電流が減少すると、ゲインが増加して極周波数が低下するため、負荷状態の変化に対して0dBクロスオーバー周波数は一定に保たれ、周波数補償の設計が容易になります。選択する出力コンデンサの種類によって、ESRゼロが周波数補償設計に大きな影響を与えるかどうかが決まります。ESRの高いアルミ電解コンデンサを使用すると、低周波では位相マージンがESRゼロから増加するため、ループ全体の安定化に必要な周波数補償部品の数が少なくて済む可能性があります（式(17)を参照）。

$$\frac{V_{OUT}}{V_C} = Adc \times \frac{\left(1 + \frac{s}{2\pi \times f_Z}\right)}{\left(1 + \frac{s}{2\pi \times f_P}\right)} \quad (14)$$

$$Adc = gm_{PS} \times R_L \quad (15)$$

$$f_P = \frac{1}{C_{OUT} \times R_L \times 2\pi} \quad (16)$$

$$f_Z = \frac{1}{C_{OUT} \times R_{ESR} \times 2\pi} \quad (17)$$

周波数補償の小信号モデル

TPS54060Aでは、誤差増幅器にトランスクンダクタンス・アンプを使用し、一般的に使用される周波数補償回路のうち3つを標準でサポートしています。タイプ2A、タイプ2B、およびタイプ1の補償回路を図49に示します。タイプ2の回路は、低ESRの出力コンデンサを使用した高帯域電源設計で実装されるのが最も一般的です。タイプ1の回路は、高ESRのアルミ電解コンデンサまたはタンタル・コンデンサを使用した電源設計で用いられます。式(18)および式(19)は、増幅器の周波数応答を図49の小信号モデルにどのように関連付けるかを示しています。開ループ・ゲインおよび帯域幅は、図49の R_0 および C_0 を使用してモデル化されます。低ESRの出力コンデンサとともにタイプ2A回路を使用した設計例については、「アプリケーション情報」を参照してください。

式(18)～式(27)は、所望の方法を用いて補償を行う方への参考として記載しています。規定の方法を使用する場合には、「アプリケーション情報」で説明する方法に従うか、またはスイッチング情報を参考にしてください。




図48. ピーク電流モード制御の単純な小信号モデルおよび周波数応答




図 49. 周波数補償の種類




図 50. タイプ2Aおよびタイプ2B周波数補償の周波数応答

$$R_o = \frac{A_{ol}(V/V)}{gm_{ea}} \quad (18)$$

$$Z_1 = \frac{1}{2\pi \times R_3 \times C_1} \quad (24)$$

$$C_o = \frac{gm_{ea}}{2\pi \times BW \text{ (Hz)}} \quad (19)$$

$$P_2 = \frac{1}{2\pi \times R_3 || R_o \times (C_2 + C_o)} \text{ type 2a} \quad (25)$$

$$EA = A_0 \times \frac{\left(1 + \frac{s}{2\pi \times f_{Z1}}\right)}{\left(1 + \frac{s}{2\pi \times f_{P1}}\right) \times \left(1 + \frac{s}{2\pi \times f_{P2}}\right)} \quad (20)$$

$$P_2 = \frac{1}{2\pi \times R_3 || R_o \times C_o} \text{ type 2b} \quad (26)$$

$$A_0 = gm_{ea} \times R_o \times \frac{R_2}{R_1 + R_2} \quad (21)$$

$$P_2 = \frac{1}{2\pi \times R_o \times (C_2 + C_o)} \text{ type 1} \quad (27)$$

$$A_1 = gm_{ea} \times R_o | R_3 \times \frac{R_2}{R_1 + R_2} \quad (22)$$

$$P_1 = \frac{1}{2\pi \times R_o \times C_1} \quad (23)$$

アプリケーション情報

設計ガイドステップ毎の設計手順

この例では、セラミック出力コンデンサを使用した高周波スイッチング・レギュレータ設計の詳細を示します。設計プロセスを開始するには、いくつかのパラメータがわかっている必要があります。これらのパラメータは一般に、システム・レベルで決定されます。この例では、以下に示す既知のパラメータを使用して開始します。

出力電圧	3.3 V
過渡応答、0~1.5Aの負荷ステップ	$\Delta V_{out} = 4\%$
最大出力電流	0.5 A
入力電圧	34V公称、12V~48V
出力電圧リップル V_{out} の1%	1% of V_{out}
開始入力電圧 (V_{IN} 上昇時)	8.9 V
停止入力電圧 (V_{IN} 下降時)	7.9 V

スイッチング周波数の選択

最初の手順は、レギュレータのスイッチング周波数を決定することです。一般に、ユーザは可能な限り高いスイッチング周波数を選択します。それによってソリューション・サイズを最小にできるからです。高いスイッチング周波数では、低周波数

でスイッチングする電源と比較して、低い値のインダクタと小さな出力コンデンサを使用できます。選択可能なスイッチング周波数は、内部パワー・スイッチの最小オン時間、入力電圧と出力電圧、および周波数シフト制限によって制限されます。

レギュレータの最大スイッチング周波数を求めるには、式(12)と式(13)を使用し、2つの式のうち小さい方の値を選択します。これらの値よりも高いスイッチング周波数を使用すると、パルスのスキップが発生したり、短絡時に過電流保護が機能しなかったりします。

TPS54060Aでの標準の最小オン時間tonminは130nsです。この例では、出力電圧が3.3Vで最大入力電圧が48Vであるため、式(12)でインダクタ抵抗、オン抵抗、およびダイオード電圧を含めると、最大616kHzのスイッチング周波数を設定できます。設計で短絡発生時に過電流暴走が問題とならないようにするには、式(13)または図42の実線の曲線を使用して最大スイッチング周波数を決定します。最大入力電圧が48Vで、ダイオード電圧を0.5V、インダクタ抵抗を130mΩ、スイッチ抵抗を400mΩ、電流制限値を0.94A、短絡出力電圧を0.1Vと仮定すると、最大スイッチング周波数は約923kHzになります。

2つの値のうち小さい方を選択し、多少の余裕を取って、500kHzのスイッチング周波数を使用します。特定のスイッチング周波数に対するタイミング抵抗を決定するには、式(11)を用いるか、図40の曲線を使用します。

スイッチング周波数は、図51に示される抵抗R3によって設定されます。




図 51. UVLOを調整した高周波の3.3V出力電源設計

出力インダクタの選択 (L_O)

出力インダクタの最小値を計算するには、式 (28) を使用します。

K_{IND} は、最大出力電流を基準としたインダクタ・リップル電流の大きさを表す係数です。

インダクタ・リップル電流は、出力コンデンサによってフィルタリングされます。したがって、大きなインダクタ・リップル電流を選択すると、それ以上のリップル電流定格を持つ出力コンデンサが必要となるため、出力コンデンサの選択に影響が及ぼします。一般に、インダクタ・リップル値は設計者の裁量で決定しますが、以下のガイドラインに従うことができます。

セラミックなどの低ESR出力コンデンサを使用した設計では、最大 $K_{IND} = 0.3$ の値を使用できます。よりESRの高い出力コンデンサを使用する場合は、 $K_{IND} = 0.2$ が適切です。インダクタ・リップル電流はPWM制御システムの一部であるため、信頼性の高い動作のためにはインダクタ・リップル電流が常に30mAを上回っている必要があります。入力電圧範囲の広いレギュレータでは、大きい側でインダクタ・リップル電流を選択するのが最善です。これにより、最小の入力電圧でもインダクタが適度なリップル電流を持つことができます。

この設計例では、 $K_{IND} = 0.3$ を使用し、最小インダクタ値は39.7μHと計算されます。この設計では、最も近い標準値として47μHが選択されています。出力フィルタ・インダクタについては、RMS電流および飽和電流の定格を超えないことが重要です。RMSおよびピーク・インダクタ電流は、式 (30) および式 (31) で求めることができます。

この設計では、RMSインダクタ電流は0.501A、ピーク・インダクタ電流は0.563Aです。選択したインダクタは、MSS1048-473MLです。このインダクタの飽和電流定格は1.44A、RMS電流定格は1.83Aです。

一連の式で示されるように、リップル電流が小さいとレギュレータの出力電圧リップルが減少しますが、より大きなインダクタンスが必要になります。より大きなリップル電流を選択するとレギュレータの出力電圧リップルが増加しますが、インダクタンスの値が小さく済みます。

インダクタを流れる電流は、インダクタ・リップル電流 + 出力電流です。パワーアップ時、障害発生時、または負荷過渡状態中は、インダクタ電流が上記で計算されたピーク・インダクタ電流レベルを超えて増加する場合があります。過渡状態では、インダクタ電流がデバイスのスイッチ電流制限まで増加する場合があります。この理由により、最も保守的なアプローチは、ピーク・インダクタ電流ではなく、スイッチ電流制限以上の飽和電流定格を持つインダクタを指定することです。

$$L_{O(\text{rms})} = \sqrt{(I_O)^2 + \frac{1}{12} \times \left(\frac{V_{OUT} \times (Vinmax - V_{OUT})}{Vinmax \times L_O \times f_{SW}} \right)^2} \quad (30)$$

$$IL_{\text{peak}} = I_{\text{out}} + \frac{I_{\text{ripple}}}{2} \quad (31)$$

出力コンデンサ

出力コンデンサ値の選択については、3つの主要な考慮事項があります。出力コンデンサは、変調器の極、出力電圧リップル、および負荷電流の大きな変化に対するレギュレータの応答を決定します。出力容量は、これら3つの条件のうち最も厳しいものに基づいて選択する必要があります。

最初の条件は、負荷電流の大きな変化に対して求められる応答です。レギュレータが電流を供給できないときには、出力コンデンサが負荷に電流を供給する必要があります。この状況は、レギュレータに対して保持時間要件があり、入力電力の停止後に指定された時間だけ、出力コンデンサが出力電圧を特定のレベルより高く保持する必要がある場合に発生します。また、無負荷から全負荷への遷移時など、負荷の電流需要に大きく高速な変化が発生した場合、レギュレータは一時的に十分な出力電流を供給できなくなります。通常、レギュレータでは、制御ループが負荷電流および出力電圧の変化を検知して、その変化に合わせてデューティ・サイクルを調整するまでに、2クロック・サイクル以上を必要とします。出力コンデンサの大きさは、制御ループが負荷の変化に応答するまでの間、負荷に追加の電流を供給できるように決定する必要があります。出力容量は、出力電圧の降下を許容範囲内に抑えながら、2クロック・サイクルにわたって電流の差分を供給するのに十分な大きさでなければなりません。そのために必要な最小の出力容量を式 (32) に示します。

ここで、 ΔI_{out} は出力電流の変化、 f_{sw} はレギュレータのスイッチング周波数、 ΔV_{out} は出力電圧の許容される変化です。この例では、負荷過渡応答が、0A(無負荷)から0.5A(全負荷)までの負荷ステップに対する V_{out} の4%の変化と指定されています。この例では、 $\Delta I_{\text{out}} = 0.5 - 0 = 0.5\text{A}$ 、および $\Delta V_{out} = 0.04 \times 3.3 = 0.132\text{V}$ です。これらの値を使用して、15.2μFの最小容量が得られます。この値は、出力電圧の変化について出力コンデンサのESRを考慮していません。セラミック・コンデンサの場合、ESRは通常十分に小さいため、この計算では無視できます。アルミ電解コンデンサおよびタンタル・コンデンサの場合は、ESRが比較的高いので考慮に入れる必要があります。

$$L_{O \min} = \frac{Vinmax - V_{out}}{I_{\text{out}} \times K_{IND}} \times \frac{V_{out}}{Vinmax \times f_{sw}} \quad (28)$$

$$I_{\text{RIPPLE}} = \frac{V_{OUT} \times (Vinmax - V_{OUT})}{Vinmax \times L_O \times f_{SW}} \quad (29)$$

レギュレータのキャッチ・ダイオードは電流をシンクできないため、負荷電流が急速に減少すると、インダクタに蓄積されたエネルギーによって出力電圧にオーバーシュートが発生します(図52を参照)。また、出力コンデンサは、高負荷電流から低負荷電流への遷移時に、インダクタに蓄積されたエネルギーを吸収できるだけの容量を持つ必要があります。出力コンデンサに蓄積された余分なエネルギーにより、コンデンサの電圧は上昇します。コンデンサの容量は、これらの過渡期間中に所定の出力電圧を保持できるような大きさでなければいけません。出力電圧オーバーシュートを所定の値に保持するための最小容量は式(33)で計算します。ここで、Lはインダクタの値、 I_{OH} は重負荷時の出力電流、 I_{OL} は軽負荷時の出力電流、VFは最終的なピーク出力電圧、Viはコンデンサ電圧の初期値です。この例では、ワーストケースの負荷ステップは0.5Aから0Aです。この負荷遷移中は出力電圧が上昇し、仕様に規定された最大値は出力電圧の4%です。これにより、 $V_f = 1.04 \times 3.3 = 3.432$ となります。Viはコンデンサ電圧の初期値であり、これは公称出力電圧の3.3Vです。式(33)にこれらの値を使用すると、 $13.2\mu F$ の最小容量が得られます。

式(34)は、出力電圧リップル仕様を満足するために必要な最小の出力容量を計算します。ここで、fswはスイッチング周波数、 $V_{ORIPPLE}$ は最大許容出力電圧リップル、Irippleはインダクタ・リップル電流です。式(34)により、 $1\mu F$ が得られます。

式(35)は、出力電圧リップル仕様を満足するために出力コンデンサに許容される最大ESRを計算します。式(35)より、ESRは $248m\Omega$ 未満とする必要があります。

負荷過渡状態中に出力電圧のレギュレーションを維持するための、出力コンデンサに対する最も厳しい条件は、 $15.2\mu F$ の容量です。

エージング、温度、およびDCバイアスに対して、追加の容量ディレーティングを考慮する必要があるため、この最小値は増加します。この例では、ESRが $5m\Omega$ の $47\mu F/10V X5R$ セラミック・コンデンサを使用します。

一般に、コンデンサでは、障害や過熱を発生させずに処理できるリップル電流の大きさに制限があります。インダクタ・リップル電流に対して対応可能な出力コンデンサを指定する必要があります。一部のコンデンサのデータシートでは、最大リップル電流の2乗平均平方根(RMS)値が指定されています。出力コンデンサで処理できる必要のあるRMSリップル電流値は、式(36)で計算できます。このアプリケーションでは、式(36)により $37.7mA$ が得られます。

$$Cout > \frac{2 \times \Delta I_{out}}{f_{sw} \times \Delta V_{out}} \quad (32)$$

$$Cout > L_o \times \frac{\left(I_{oh}^2 - I_{ol}^2\right)}{\left(V_f^2 - V_i^2\right)} \quad (33)$$

$$Cout > \frac{1}{8 \times f_{sw}} \times \frac{1}{\frac{V_{ORIPPLE}}{I_{RIPPLE}}} \quad (34)$$

$$R_{ESR} < \frac{V_{ORIPPLE}}{I_{RIPPLE}} \quad (35)$$

$$I_{corms} = \frac{V_{out} \times (V_{in \ max} - V_{out})}{\sqrt{12} \times V_{in \ max} \times L_o \times f_{sw}} \quad (36)$$

キャッチ・ダイオード

TPS54060Aでは、PHピンとGNDの間に外付けのキャッチ・ダイオードが必要です。選択するダイオードは、 $V_{in \ max}$ 以上の逆方向電圧定格を持つ必要があります。ダイオードのピーク電流定格は、最大インダクタ電流よりも大きくなければなりません。また、順方向電圧は低い必要があります。ショットキー・ダイオードは順方向電圧が低いため、一般にキャッチ・ダイオードとして優れた選択肢となります。ダイオードの順方向電圧が低いほど、レギュレータの効率は高くなります。

一般に、ダイオードの電圧および電流定格が高いと、順方向電圧は高くなります。設計例の入力電圧は最大48Vなので、逆方向電圧が最低60Vであるダイオードを選択します。

この設計例では、順方向電圧の低いB160Aショットキー・ダイオードを選択します。このダイオードは、小さなデバイスよりも優れた熱特性を持つ大きなパッケージ・サイズで提供されています。B160Aの標準順方向電圧は0.50Vです。

また、このダイオードは、適切な電力定格を持つ必要があります。このダイオードは、内部パワー・スイッチのオフ時間中に出力電流を導通させます。内部スイッチのオフ時間は、最大入力電圧、出力電圧、およびスイッチング周波数の関数です。オフ時間中の出力電流とダイオードの順方向電圧の積が、ダイオードの導通損失に等しくなります。高いスイッチ周波数では、ダイオードのAC損失を考慮に入れる必要があります。ダイオードのAC損失は、接合部容量の充放電および逆方向回復によって生じます。ダイオードの合計の電力損失(導通損失+AC損失)は、式(37)で求められます。

B160Aの接合部容量は $110pF$ です。式(37)により、選択するダイオードの損失は $0.297W$ です。この電力損失により、実装手法に応じて、入力電圧が48Vおよび負荷電流が $0.5A$ のときに 5.9°C の温度上昇がダイオードに生じます。

電源が軽負荷電流やスリープ・モードで動作する時間が長い場合には、リーク電流が低く順方向電圧降下がやや大きなダイオードの使用を検討してください。

$$P_d = \frac{(V_{in \ max} - V_{out}) \times I_{out} \times V_{fd}}{V_{in \ max}} + \frac{C_j \times f_{sw} \times (V_{in} + V_{fd})^2}{2} \quad (37)$$

入力コンデンサ

TPS54060Aは、3μF以上の実効容量を持つ高品質のセラミック(タイプX5RまたはX7R)入力デカッピング・コンデンサを必要とし、アプリケーションによってはバルク容量も必要とします。実効容量には、DCバイアスの影響も含まれます。入力コンデンサの電圧定格は、最大入力電圧よりも高い必要があります。また、コンデンサのリップル電流定格は、TPS54060Aの最大入力電流リップルよりも大きい必要があります。入力リップル電流は、式(38)で計算できます。

セラミック・コンデンサの値は、温度およびコンデンサに印加されるDCバイアスの大きさによって大きく変化します。温度による容量の変化は、温度に対して安定な誘電体を選択することで最小限に抑えることができます。X5RおよびX7Rセラミック誘電体は、容量/体積比が大きく、温度に対してかなり安定しているため、パワー・レギュレータのコンデンサとして一般に選択されます。また、出力コンデンサはDCバイアスも考慮して選択する必要があります。コンデンサ両端にかかるDCバイアスが増加すると、コンデンサの容量値は減少します。

この設計例では、最大入力電圧に対応するために60V以上の電圧定格を持つセラミック・コンデンサが必要です。セラミック・コンデンサの一般的な標準電圧定格としては4V、6.3V、10V、16V、25V、50V、100Vがあるため、100Vのコンデンサを選択します。この例では、2.2μF、100Vのコンデンサを2個並列に使用しています。高電圧コンデンサの一覧を表1に示します。入力容量の値によって、レギュレータの入力リップル電圧が決まります。入力電圧リップルは、式(39)で計算できます。設計例の値であるIoutmax = 0.5A、Cin = 4.4μF、fsw = 500kHzを使用すると、57mVの入力電圧リップル、および0.223AのRMS入力リップル電流が得られます。

$$I_{cirms} = I_{out} \times \sqrt{\frac{V_{out}}{V_{in\ min}}} \times \frac{(V_{in\ min} - V_{out})}{V_{in\ min}} \quad (38)$$

$$\Delta V_{in} = \frac{I_{out\ max} \times 0.25}{C_{in} \times f_{sw}} \quad (39)$$

メーカー	値 (μF)	EIAサイズ	電圧	誘電体	名称
Murata	1.0 ~ 2.2	1210	100 V	X7R	GRM32シリーズ
	1.0 ~ 4.7		50 V		GRM31シリーズ
	1.0	1206	100 V		VJ X7Rシリーズ
	1.0 ~ 2.2		50 V		CシリーズC4532
Vishay	1.0 ~ 1.8	2220	50 V		CシリーズC3225
	1.0 ~ 1.2		100 V		X7R誘電体シリーズ
	1.0 ~ 3.9	2225	50 V		
	1.0 ~ 1.8		100 V		
TDK	1.0 ~ 2.2	1812	100 V		
	1.5 ~ 6.8		50 V		
	1.0 ~ 2.2	1210	100 V		
	1.0 ~ 3.3		50 V		
AVX	1.0 ~ 4.7	1210	50 V		
	1.0		100 V		
	1.0 ~ 4.7	1812	50 V		
	1.0 ~ 2.2		100 V		

表1. コンデンサの種類

スロー・スタート・コンデンサ

スロー・スタート・コンデンサは、パワーアップ中に出力電圧がその公称設定値に達するまでにかかる最小の時間を決定します。これは、負荷に対して制御された電圧スルー・レートが必要である場合に有用です。また、出力容量が大きく、コンデンサを出力電圧レベルまではやく充電するのに大きな電流を必要とするような場合にも、利用されます。コンデンサの充電に必要な大きな電流によってTPS54060Aが電流制限に達したり、入力電源からの過剰な電流によって入力電圧レールが低下したりする場合があります。出力電圧のスルー・レートを制限することで、その両方の問題を解決できます。

スロー・スタート時間は、レギュレータが過剰な電流を引き込むことなく出力コンデンサを出力電圧まで充電できるよう十分に長くする必要があります。式(40)を使用すると、出力コンデンサCoutを出力電圧Voutの10%から90%まで、平均スロー・スタート電流Issavgで充電するために必要な、最小のスロー・スタート時間tssを求めるることができます。この例では、平均入力電流0.125Aで47μFの出力コンデンサを3.3Vまで充電するため、1msのスロー・スタート時間が必要です。

スロー・スタート時間がわかれば、式(6)を使用してスロー・スタート・コンデンサ値を計算できます。この例の回路では、出力コンデンサ値が47μFで、3.3Vまでの充電に大きな電流を必要としないため、スロー・スタート時間はそれほど重要ではありません。この回路ではスロー・スタート時間が任意値の3.2msに設定され、0.01μFのコンデンサが必要となります。

$$T_{ss} > \frac{C_{out} \times V_{out} \times 0.8}{I_{ssavg}} \quad (40)$$

ブートストラップ・コンデンサの選択

適切な動作のためには、BOOTピンとPHピンの間に $0.1\mu\text{F}$ のセラミック・コンデンサを接続する必要があります。X5R以上の誘電体を持つセラミック・コンデンサの使用を推奨します。コンデンサの電圧定格は10V以上である必要があります。

低電圧誤動作防止の設定点

低電圧誤動作防止(UVLO)は、TPS54060AのENピンに接続した外部分圧回路を使用して調整できます。UVLOには2つのスレッショルドがあり、1つは入力電圧が上昇するパワーアップ中に適用され、もう1つは入力電圧が下降するパワーダウンまたはブラウンアウト中に適用されます。この設計例では、入力電圧が8.9V以上に上昇(イネーブル)したときに、電源がオンになります。スイッチングを開始する必要があります。レギュレータがスイッチングを開始した後は、入力電圧が7.9Vを下回る(UVLO停止)までの間、スイッチングを継続する必要があります。

プログラミング可能なUVLO電圧およびイネーブル電圧は、ENピンに接続されたVin-グランド間の分圧抵抗を使用して設定されます。式(2)および式(3)を使用して、必要な抵抗値を計算できます。このアプリケーション例では、8.9Vおよび7.9Vの開始および停止電圧を生成するために、VinとENの間に332kΩ、ENとグランドの間に56.2kΩが必要となります。

出力電圧および帰還抵抗の選択

この設計例では、R2に10.0kΩが選択されています。式(1)を使用して、R1は31.25kΩと計算されます。最も近い標準1%抵抗は、31.6kΩです。VSENSEピンのリーク電流があるため、出力電圧の精度を維持するには、帰還回路を流れる電流が $1\mu\text{A}$ より大きい必要があります。この要件により、R2の最大値は800kΩに等しくなります。より高い抵抗値を選択すると、静止時電流が減少し、低出力電流での効率が向上しますが、ノイズ耐性の問題が生じる場合があります。

補償

DC/DCレギュレータの補償にはいくつかの手法が使用されています。ここに示す方法は、計算が簡単であり、デバイス内部のスロープ補償による影響を無視しています。スロープ補償が無視されるため、実際のクロスオーバー周波数は、計算で使用されるクロスオーバー周波数よりも通常は低くなります。この方法では、クロスオーバー周波数が変調回路の極とESRゼロの間に位置し、ESRゼロが変調回路の極の10倍以上であると仮定しています。より詳細な設計には、SwitcherProソフトウェアを使用してください。

最初に、式(41)と式(42)を使用して、変調回路の極($f_{p\text{mod}}$)およびESRゼロ(f_{z1})を計算する必要があります。Coutには、ディレーティング値として $40\mu\text{F}$ を使用します。式(43)と式(44)を使用して、補償を設計するためのクロスオーバー周波数 f_{co} の開始点を見積もります。この設計例では、 $f_{p\text{mod}} =$

603Hz、および $f_{z1} = 796\text{kHz}$ です。式(43)は変調回路の極とESRゼロの相乗平均であり、式(44)は変調回路の極とスイッチング周波数の平均です。式(43)から 21.9kHz 、式(44)から 12.3kHz が得られます。最初のクロスオーバー周波数には、式(43)と式(44)で低い方の値を使用します。この例では、 f_{co} が 12.3kHz です。次に、補償部品を計算します。コンデンサと直列の抵抗を使用して、補償用のゼロを生成します。この2つの部品と並列に別のコンデンサを接続することで、補償用の極を形成します。

$$f_{p\text{ mod}} = \frac{I_{out\max}}{2 \times \pi \times V_{out} \times C_{out}} \quad (41)$$

$$f_{z\text{ mod}} = \frac{1}{2 \times \pi \times R_{esr} \times C_{out}} \quad (42)$$

$$f_{co} = \sqrt{f_{p\text{ mod}} \times f_{z\text{ mod}}} \quad (43)$$

$$f_{co} = \sqrt{f_{p\text{ mod}} \times \frac{f_{sw}}{2}} \quad (44)$$

補償抵抗R4を決定するために、式(45)を使用します。パワー段のトランスクンダクタンス g_{mps} が 1.9A/V であると仮定します。出力電圧 V_o 、リファレンス電圧 V_{REF} 、およびアンプのトランスクンダクタンス g_{mea} は、それぞれ 3.3V 、 0.8V 、および $97\mu\text{A/V}$ です。R4は $72.6\text{k}\Omega$ と計算され、最も近い標準値の $73.2\text{k}\Omega$ を使用します。式(46)を使用して、補償用のゼロを変調回路の極周波数に設定します。式(46)から、補償コンデンサC7に対して 3600pF が得られます。基板では 3300pF を使用しています。

$$R4 = \left(\frac{2 \times \pi \times f_{co} \times C_{out}}{g_{mps}} \right) \times \left(\frac{V_{out}}{V_{ref} \times g_{mea}} \right) \quad (45)$$

$$C7 = \frac{1}{2 \times \pi \times R4 \times f_{p\text{ mod}}} \quad (46)$$

式(47)と式(48)の大きい方の値を使用してC8を計算し、補償用の極を設定します。式(48)から 8.7pF が得られ、最も近い標準値の 10pF を使用します。

$$C8 = \frac{C_o \times R_{esr}}{R4} \quad (47)$$

$$C8 = \frac{1}{R4 \times f_{sw} \times \pi} \quad (48)$$

不連続モードおよびEcoモードの境界

入力電圧が34Vの場合、出力電流が60mAを下回ると、電源が不連続モードになります。出力電流が38mAを下回ると、電源はEcoモードになります。

無負荷での入力電流は228μAです。

アプリケーション曲線




図 52. 負荷過渡応答




図 53. V_{IN} によるスタートアップ




図 54. 出力リップルCCM




図 55. 出力リップル、DCM

アプリケーション曲線




図 56. 出力リップル、PSM




図 57. 入力リップルCCM




図 58. 入力リップルDCM




図 59. 効率 対 負荷電流




図 60. 軽負荷効率




図 61. ループ全体の周波数応答

アプリケーション曲線




図 62. レギュレーション 対 負荷電流




図 63. レギュレーション 対 入力電圧

消費電力の見積もり

以下の式は、連続導通モード(CCM)動作でのICの消費電力を見積もる方法を示しています。デバイスが不連続導通モード(DCM)で動作している場合は、これらの式を使用しないでください。

ICの消費電力には、導通損失(P_{con})、スイッチング損失(P_{sw})、ゲート駆動損失(P_{gd})、および消費電流(P_q)が含まれます。

$$P_{con} = I_o^2 \times R_{DS(on)} \times \frac{V_{out}}{V_{in}} \quad (49)$$

$$P_{sw} = V_{in}^2 \times f_{sw} \times I_o \times 0.25 \times 10^{-9} \quad (50)$$

$$P_{gd} = V_{in} \times 3 \times 10^{-9} \times f_{sw} \quad (51)$$

$$P_q = 116 \times 10^{-6} \times V_{in} \quad (52)$$

ここで

I_{OUT} = 出力電流 (A)

$R_{DS(on)}$ = ハイサイドMOSFETのオン抵抗 (Ω)

V_{OUT} = 出力電圧 (V)

V_{IN} = 入力電圧 (V)

f_{sw} = スイッチング周波数 (Hz)

したがって、次のようにになります。

$$P_{tot} = P_{con} + P_{sw} + P_{gd} + P_q \quad (53)$$

与えられた T_A に対して：

$$T_J = T_A + R_{th} \times P_{tot} \quad (54)$$

与えられた $T_{JMAX} = 150^\circ\text{C}$ に対して：

$$T_{Amax} = T_{Jmax} - R_{th} \times P_{tot} \quad (55)$$

ここで

P_{tot} = 合計デバイス消費電力 (W)

T_A = 周囲温度 ($^\circ\text{C}$)

T_J = 接合温度 ($^\circ\text{C}$)

R_{th} = パッケージの熱抵抗 ($^\circ\text{C}/\text{W}$)

T_{JMAX} = 最大接合部温度 ($^\circ\text{C}$)

T_{Amax} = 最大周囲温度 ($^\circ\text{C}$)

レギュレータ回路には、インダクタのACおよびDC損失、キャッチ・ダイオードおよびパターン抵抗による追加の電力損失があり、レギュレータ全体の効率に影響を与えます。

レイアウト

レイアウトは、優れた電源設計のために重要な要素です。高速で変化する電流または電圧を通す信号パスがいくつかあるため、浮遊インダクタンスや寄生容量によってノイズが発生したり、電源の性能が低下したりする可能性があります。これらの問題をなくすために、VINピンは、X5RまたはX7R誘電体を使用した低ESRのセラミック・バイパス・コンデンサを使用してグランドにバイパスする必要があります。バイパス・コンデンサ接続、VINピン、およびキャッチ・ダイオードのアノードによって形成されるループ領域は、最小限に抑えるよう注意が必要です。PCBレイアウト例について、図64を参照してください。GNDピンは、ICの下部にあるパワー・パッドに直接接続する必要があります。

パワー・パッドは、ICの直下にある複数のビアを使用して内部のPCBグランド・プレーンに接続します。PHピンは、キャッチ・ダイオードのカソード、および出力インダクタに配線しま

す。PH接続はスイッティング・ノードであるため、キャッチ・ダイオードおよび出力インダクタはPHピンに近づけて配置し、過度の容量性カップリングを避けるためにPCB導体の面積はできるだけ小さくしてください。全定格負荷で動作を行うには、上面のグランド領域が十分な熱放散面積を備えていなければなりません。RT/CLKピンはノイズの影響を受けやすいため、RTの抵抗はICにできるだけ近づけて配置し、最短のパターンで配線する必要があります。追加の外部部品は図に示されるように配置できます。別のPCBレイアウトでも許容される性能を得ることは可能ですが、このレイアウトは良好な結果が得られることが実証済みであり、ガイドラインとして示しています。

回路面積の見積もり

図51の設計使用される部品に対して見積もられるプリント基板面積は、 0.55in^2 です。この面積には、テスト・ポイントおよびコネクタは含まれません。




図 64. PCB レイアウト例




図 65. 反転電源 (SLVA317アプリケーション・ノートより)




図 66. 分割レール電源 (SLVA369アプリケーション・ノートより)

パッケージ情報

製品情報

Orderable Device	Status ⁽¹⁾	Package Type	Package Drawing	Pins Qty	Package Qty	Eco Plan ⁽²⁾	Lead/Ball Finish	MSL Peak Temp ⁽³⁾	Samples (Requires Login)
TPS54060ADGQ	ACTIVE	MSOP-PowerPAD	DGQ	10	80	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM	
TPS54060ADGQR	ACTIVE	MSOP-PowerPAD	DGQ	10	2500	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM	
TPS54060ADRCR	ACTIVE	SON	DRC	10	3000	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM	
TPS54060ADRCT	ACTIVE	SON	DRC	10	500	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM	

⁽¹⁾ マーケティング・ステータスは次のように定義されています。

ACTIVE : 製品デバイスが新規設計用に推奨されています。

LIFEBUY : TIによりデバイスの生産中止予定が発表され、ライフタイム購入期間が有効です。

NRND : 新規設計用に推奨されていません。デバイスは既存の顧客をサポートするために生産されていますが、TIでは新規設計にこの部品を使用することを推奨していません。

PREVIEW : デバイスは発表済みですが、まだ生産が開始されていません。サンプルが提供される場合と、提供されない場合があります。

OBSOLETE : TIによりデバイスの生産が中止されました。

⁽²⁾ エコ・プラン - 環境に配慮した製品分類プランであり、Pb-Free(RoHS)、Pb-Free(RoHS Expert) およびGreen(RoHS & no Sb/Br) があります。最新情報および製品内容の詳細については、<http://www.ti.com/productcontent>でご確認ください。

TBD : Pb-Free/Green変換プランが策定されていません。

Pb-Free(RoHS) : TIにおける“Lead-Free”または“Pb-Free”(鉛フリー)は、6つの物質すべてに対して現在のRoHS要件を満たしている半導体製品を意味します。これには、同種の材質内で鉛の重量が0.1%を超えないという要件も含まれます。高温で半田付けするように設計されている場合、TIの鉛フリー製品は指定された鉛フリー・プロセスでの使用に適しています。

Pb-Free(RoHS Exempt) : この部品は、1) ダイとパッケージの間に鉛ベースの半田バンプ使用、または 2) ダイとリードフレーム間に鉛ベースの接着剤を使用、が除外されています。それ以外は上記の様にPb-Free(RoHS)と考えられます。

Green(RoHS & no Sb/Br) : TIにおける“Green”は、“Pb-Free”(RoHS互換)に加えて、臭素(Br)およびアンチモン(Sb)をベースとした難燃材を含まない(均質な材質中のBrまたはSb重量が0.1%を超えない)ことを意味しています。


⁽³⁾ MSL、ピーク温度 -- JEDEC業界標準分類に従った耐湿性レベル、およびピーク半田温度です。

重要な情報および免責事項: このページに記載された情報は、記載された日付時点でのTIの知識および見解を表しています。TIの知識および見解は、第三者によって提供された情報に基づいており、そのような情報の正確性について何らの表明および保証も行うものではありません。第三者からの情報をより良く統合するための努力は続けております。TIでは、事実を適切に表す正確な情報を提供すべく妥当な手順を踏み、引き続きそれを継続してゆきますが、受け入れる部材および化学物質に対して破壊試験や化学分析は実行していない場合があります。TIおよびTI製品の供給者は、特定の情報を機密情報として扱っているため、CAS番号やその他の制限された情報が公開されない場合があります。

TIは、いかなる場合においても、かかる情報により発生した損害について、TIがお客様に1年間に販売した本書記載の問題となった TIパーツの購入価格の合計金額を超える責任は負いかねます。

パッケージ・マテリアル情報

テープおよびリール・ボックス情報




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS54060ADGQR	MSOP-Power PAD	DGQ	10	2500	330.0	12.4	5.3	3.3	1.3	8.0	12.0	Q1
TPS54060ADRCR	SON	DRC	10	3000	330.0	12.4	3.3	3.3	1.0	8.0	12.0	Q2
TPS54060ADRCT	SON	DRC	10	500	180.0	12.4	3.3	3.3	1.0	8.0	12.0	Q2

パッケージ・マテリアル情報

TAPE AND REEL BOX DIMENSIONS




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS54060ADGQR	MSOP-PowerPAD	DGQ	10	2500	346.0	346.0	35.0
TPS54060ADRCR	SON	DRC	10	3000	346.0	346.0	35.0
TPS54060ADRCT	SON	DRC	10	500	203.0	203.0	35.0

メカニカル・データ

DGQ(R-PDSO-G10)

PowerPAD™ PLASTIC SMALL OUTLINE



4073273/F 11/11

- 注 : A. 直線寸法はすべてミリメートル単位です。
 B. 本図は予告なしに変更することがあります。
 C. ボディ寸法には、0.15mmを超えるモールド・フラッシュや突起は含まれません。
 D. このパッケージは、基板上のサーマル・パッドに半田付けされるように設計されています。推奨基板レイアウトについては、
 テクニカル・ブリーフ『PowerPAD Thermally Enhanced Package』(TI文献番号SLMA002)を参照してください。これらの
 ドキュメントは、ホームページwww.ti.comで入手できます。
 E. 信号パッド間および信号パッド周囲の半田マスク許容差については、基板組み立て拠点にお問い合わせください。
 F. JEDEC MO-187 バージョンBA-Tに適合しています。

サーマルパッド・メカニカル・データ


DGQ(R-PDSO-G10)

熱的特性に関する資料

このPowerPAD™パッケージには、外部ヒートシンクに直接接続するように設計された、露出したサーマル・パッドが装備されています。このサーマル・パッドは、プリント基板(PCB)に直接半田付けする必要があります。半田付け後は、PCBをヒートシンクとして使用できます。また、サーマル・ビアを使用して、サーマル・パッドをデバイスの回路図に示された適切な銅プレーンに直接接続するか、あるいはPCB内に設計された特別なヒートシンク構造に接続することができます。この設計により、ICからの熱伝導が最適化されます。

PowerPAD™パッケージについての追加情報およびその熱放散能力の利用法については、テクニカル・ブリーフ『PowerPAD Thermally Enhanced Package』(TI文献番号SLMA002)およびアプリケーション・ブリーフ『PowerPAD Made Easy』(TI文献番号SLMA004)を参照してください。いずれもホームページ www.ti.comで入手できます。

このパッケージの露出したサーマル・パッドの寸法を次の図に示します。



Top View

注：A. 全ての線寸法の単位はミリメートルです。

4206324-2/F 01/11


サーマル・パッド寸法図

ランド・パターン


DGQ(R-PDSO-G10)

PowerPAD™ PLASTIC SMALL OUTLINE

Example Board Layout
Via pattern and copper pad size
may vary depending on layout constraints



Stencil Openings
Based on a stencil thickness
of .127mm (.005inch).
Reference table below for other
solder stencil thicknesses



Center Power Pad Solder Stencil Opening	X	Y
Stencil Thickness		
0.1mm	2.0	1.7
0.127mm	1.88	1.57
0.152mm	1.75	1.45
0.178mm	1.65	1.35


4207733-2/D 01/11

- 注 : A. 全ての線寸法の単位はミリメートルです。
 B. 図は予告なく変更することがあります。
 C. 中央の半田マスク定義パッドを変更しないように、回路基板組み立て図に注記を書き込んでください。
 D. このパッケージは、基板上のサーマル・パッドに半田付けされるように設計されています。推奨基板レイアウトについては、テクニカル・ブリーフ『PowerPAD Thermally Enhanced Package』(TI文献番号SLMA002, SLMA004)を参照してください。これらのドキュメントは、ホームページwww.ti.comで入手できます。代替設計については、資料IPC-7351を推奨します。
 E. レーザ切断開口部の壁面を台形にし、角に丸みを付けることで、ペーストの離れがよくなります。ステンシル設計要件については、基板組み立て拠点にお問い合わせください。例に示したステンシル設計は、50%容積のメタルロード半田ペーストに基づいています。ステンシルに関する他の推奨事項については、IPC-7525を参照してください。
 F. 信号パッド間および信号パッド周囲の半田マスク許容差については、基板組み立て拠点にお問い合わせください。

メカニカル・データ

DRC(S-PVSON-N10)

PLASTIC SMALL OUTLINE NO-LEAD



注 : A. 全ての線寸法の単位はミリメートルです。寸法と許容差はASME Y14.5M- 1994に従っています。

B. 図は予告なく変更することがあります。

C. SON(Small Outline No-Lead)パッケージ構成

D. 最良の熱特性および機械的特性を得るには、パッケージのサーマル・パッドを基板に半田付けする必要があります。

E. 露出したサーマル・パッドの寸法に関する詳細は、製品データシートを参照してください。

4204102-3/L 09/11

サーマルパッド・メカニカル・データ


DRC(S-PVSON-N10)

熱的特性に関する資料

このパッケージは外部のヒートシンクに直接接続できるよう設計された露出したサーマル・パッドをもっています。サーマル・パッドはプリント回路基板 (PCB) に直接はんだ付けされなければなりません。はんだ付けされることにより、PCBはヒートシンクとして使用できます。さらに、サーマル・ビアを使用することにより、サーマル・パッドはグランドまたは電源プレーン (どちらか当てはまる方)、またはもう1つの方法としてPCBに設計された特別なヒートシンク構造に直接接続することができます。この設計により、集積回路 (IC) からの熱の移動が最適化されます。

クワッド・フラットパック・ノーリード(QFN)パッケージとその利点についての情報はアプリケーション・レポート“QuadFlatpack No-Lead Logic Packages”TI文献番号SLUA271を参照してください。この文献はホームページwww.ti.comで入手できます。

このパッケージのサーマル・パッドの寸法は以下の図に示されています。



注：全ての線寸法の単位はミリメートルです。


4206565-3/0 09/12

サーマル・パッド寸法図

ランド・パターン

DRC(S-PVSON-N10)

PLASTIC SMALL OUTLINE NO-LEAD



- 注 : A. 全ての線寸法の単位はミリメートルです。
 B. 図は予告なく変更することがあります。
 C. 代替設計には、IPC-7351規格を推奨します。
 D. このパッケージは、基板上のサーマル・パッドに半田付けされるように設計されています。熱に関する具体的な情報、ビア要件、および推奨基板レイアウトについては、アプリケーション・ノート『Quad Flat-Pack Packages』(TI文献番号SLUA271)および製品データシートを参照してください。これらのドキュメントは、ホームページwww.ti.comで入手できます。
 E. レーザ切断開口部の壁面を台形にし、角に丸みを付けることで、ペーストの離れがよくなります。Stencil設計要件については、基板組み立て拠点にお問い合わせください。Stencil設計上の考慮事項については、IPC 7525を参照してください。
 F. 信号パッド間および信号パッド周囲の半田マスク許容差については、基板組み立て拠点にお問い合わせください。

(SLVSB57A)

ご注意

Texas Instruments Incorporated 及びその関連会社（以下総称して TI といいます）は、最新のJESD46に従いその半導体製品及びサービスを修正し、改善、改良、その他の変更をし、又は最新のJESD48に従い製品の製造中止またはサービスの提供を中止する権利を留保します。お客様は、発注される前に、関連する最新の情報を取得して頂き、その情報が現在有効かつ完全なものであるかどうかご確認下さい。全ての半導体製品は、ご注文の受諾の際に提示される TI の標準販売契約約款に従って販売されます。

TI は、その製品が、半導体製品に関する TI の標準販売契約約款に記載された保証条件に従い、販売時の仕様に対応した性能を有していることを保証します。検査及びその他の品質管理技法は、TI が当該保証を支援するのに必要とみなす範囲で行なわれております。各デバイスの全てのパラメーターに関する固有の検査は、適用される法令によってそれ等の実行が義務づけられている場合を除き、必ずしも行なわれておりません。

TI は、製品のアプリケーションに関する支援又はお客様の製品の設計について責任を負うことはありません。TI 製部品を使用しているお客様の製品及びそのアプリケーションについての責任はお客様にあります。TI 製部品を使用したお客様の製品及びアプリケーションに関連する危険を最小のものとするため、適切な設計上及び操作上の安全対策は、お客様にてお取り下さい。

TI は、TI の製品又はサービスが使用されている組み合せ、機械装置、又は方法に関連している TI の特許権、著作権、回路配置利用権、その他の TI の知的財産権に基づいて何らかのライセンスを許諾するということは明示的にも黙示的にも保証も表明もしておりません。TI が第三者の製品もしくはサービスについて情報を提供することは、TI が当該製品又はサービスを使用することについてライセンスを与えるとか、保証又は是認するということを意味しません。そのような情報を使用するには第三者の特許その他の知的財産権に基づき当該第三者からライセンスを得なければならぬ、又は TI の特許その他の知的財産権に基づき TI からライセンスを得て頂かなければならぬ場合もあります。

TI のデータ・ブック又はデータ・シートの中にある情報の重要な部分の複製は、その情報に一切の変更を加えること無く、且つその情報と関連する全ての保証、条件、制限及び通知と共に記載される限りにおいてのみ許されるものとします。TI は、変更が加えられて文書化されたものについては一切責任を負いません。第三者の情報については、追加的な制約に服する可能性があります。

TI の製品又はサービスについて TI が提示したパラメーターと異なる、又は、それを超えてなされた説明で当該 TI 製品又はサービスを再販売することは、関連する TI 製品又はサービスに対する全ての明示的保証、及び何らかの默示的保証を無効にし、且つ不公正で誤認を生じさせる行為です。TI は、そのような説明については何の義務も責任も負いません。

TI からのアプリケーションに関する情報提供又は支援の一切に拘わらず、お客様は、ご自身の製品及びご自身のアプリケーションにおける TI 製品の使用に関する法的責任、規制、及び安全に関する要求事項の全てにつき、これをご自身で遵守する責任があることを認め、且つそのことに同意します。お客様は、想定される不具合がもたらす危険な結果に対する安全対策を立案し実行し、不具合及びその帰結を監視し、害を及ぼす可能性のある不具合の可能性を低減し、及び、適切な治癒措置を講じるために必要な専門的知識の一切を自ら有することを表明し、保証します。お客様は、TI 製品を安全でないことが致命的となるアプリケーションに使用したことから生じる損害の一切につき、TI 及びその代表者にその全額の補償をするものとします。

TI 製品につき、安全に関連するアプリケーションを促進するために特に宣伝される場合があります。そのような製品については、TI が目的とするところは、適用される機能上の安全標準及び要求事項を満たしたお客様の最終製品につき、お客様が設計及び製造ができるよう手伝いをすることにあります。それにも拘わらず、当該 TI 製品については、前のパラグラフ記載の条件の適用を受けるものとします。

FDA クラス III(又は同様に安全でないことが致命的となるような医療機器)への TI 製品の使用は、TI とお客様双方の権限ある役員の間で、そのような使用を行なう際に規定した特殊な契約書を締結した場合を除き、一切認められていません。

TI が軍需対応グレード品又は「強化プラスチック」製品として特に指定した製品のみが軍事用又は宇宙航空用アプリケーション、若しくは、軍事的環境又は航空宇宙環境にて使用されるように設計され、かつ使用されることを意図しています。お客様は、TI がそのように指定していない製品を軍事用又は航空宇宙用に使う場合は全てご自身の危険負担において行うこと、及び、そのような使用に関して必要とされるすべての法的要件及び規制上の要求事項につきご自身のみの責任により満足させることを認め、且つ同意します。

TI には、主に自動車用に使われる目的として、ISO/TS 16949 の要求事項を満たしていると特別に指定した製品があります。当該指定を受けていない製品については、自動車用に使われる場合には設計されてもいませんし、使用されることを意図しておりません。従いまして、前記指定品以外の TI 製品が当該要求事項を満たしていなかったことについては、TI はいかなる責任も負いません。

Copyright © 2013, Texas Instruments Incorporated
日本語版 日本テキサス・インスツルメンツ株式会社

弊社半導体製品の取り扱い・保管について

半導体製品は、取り扱い、保管・輸送環境、基板実装条件によっては、お客様での実装前後に破壊/劣化、または故障を起こすことがあります。

弊社半導体製品のお取り扱い、ご使用にあたっては下記の点を遵守して下さい。

1. 静電気

- 素手で半導体製品単体を触らないこと。どうしても触る必要がある場合は、リストストラップ等で人体からアースをとり、導電性手袋等をして取り扱うこと。
- 弊社出荷梱包単位（外装から取り出された内装及び個装）又は製品単品で取り扱いを行う場合は、接地された導電性のテーブル上で（導電性マットにアースをとったもの等）、アースをした作業者が行うこと。また、コンテナ等も、導電性のものを使うこと。
- マウンタやはんだ付け設備等、半導体の実装に関わる全ての装置類は、静電気の帯電を防止する措置を施すこと。
- 前記のリストストラップ・導電性手袋・テーブル表面及び実装装置類の接地等の静電気帯電防止措置は、常に管理されその機能が確認されていること。

2. 湿度環境

- 温度：0～40°C、相対湿度：40～85%で保管・輸送及び取り扱いを行うこと。（但し、結露しないこと。）

- 直射日光があたる状態で保管・輸送しないこと。

3. 防湿梱包

- 防湿梱包品は、開封後は個別推奨保管環境及び期間に従い基板実装すること。

4. 機械的衝撃

- 梱包品（外装、内装、個装）及び製品単品を落下させたり、衝撃を与えないこと。

5. 熱衝撃

- はんだ付け時は、最低限 260°C 以上の高温状態に、10 秒以上さらさないこと。（個別推奨条件がある時はそれに従うこと。）

6. 汚染

- はんだ付け性を損なう、又はアルミ配線腐食の原因となるような汚染物質（硫黄、塩素等ハロゲン）のある環境で保管・輸送しないこと。
- はんだ付け後は十分にフラックスの洗浄を行うこと。（不純物含有率が一定以下に保証された無洗浄タイプのフラックスは除く。）

以上