



静電気放電対策

静電気放電はわずかな性能の低下から完全なデバイスの故障に至るまで、様々な損傷を与えます。すべての集積回路は、適切なESD保護方法を用いて、取扱いと保存を行うようにして下さい。高精度の集積回路は、損傷に対して敏感であり、極めてわずかなパラメータの変化により、デバイスに規定された仕様に適合しなくなる場合があります。

製品情報 (1)

T_A	出力電圧 DC/DC	ノーマル・スイッチ 電流制限	パッケージ記号	パッケージ	製品番号 (2)
-40°C to 85°C	Adjustable	1500 mA	BDR	10-Pin QFN	TPS61020DRC
	Adjustable	800 mA	BNE		TPS61028DRC
	Adjustable	1800 mA	BRF		TPS61029DRC
	3.0 V	1500 mA	BDS		TPS61024DRC
	3.3 V	1500 mA	BDT		TPS61025DRC
	5 V	1800 mA	BRD		TPS61026DRC
	5 V	1500 mA	BDU		TPS61027DRC

(1) その他の固定出力電圧バージョンについては弊社にお問い合わせください。

(2) DRCパッケージはテープ/リールでも供給できます。デバイス・タイプの末尾にRを付けてください(例、TPS61020DRCR)。個数はリール当たり3000個です。

絶対最大定格

	TPS6102X
Input voltage range on SW, VOUT, LBO, VBAT, PS, EN, FB, LBI	-0.3 V to 7 V
Operating virtual junction temperature range, T_J	-40°C to 150°C
Storage temperature range T_{stg}	-65°C to 150°C

(1) 絶対最大定格以上のストレスは、製品に恒久的・致命的なダメージを製品に与えることがあります。これはストレスの定格のみについて示してあり、このデータシートの「推奨動作条件」に示された値を越える状態での本製品の機能動作を意味するものではありません。絶対最大定格の状態に長時間置くことは、本製品の信頼性に影響を与えることがあります。

消費定格

パッケージ	熱抵抗 θ_{JA}	電力定格 $T_A \leq 25^\circ\text{C}$	軽減係数 $T_A = 25^\circ\text{C}$
DRC	48.7 °C/W	2054 mW	21 mW/°C

推奨動作条件

	MIN	NOM	MAX	単位
Supply voltage at VBAT, V_I (TPS61020, TPS61024, TPS61025, TPS61028)	0.9		6.5	V
Supply voltage at VBAT, V_I (TPS61026, TPS61029)	0.9		5.5	V
Operating free air temperature range, T_A	-40		85	°C
Operating virtual junction temperature range, T_J	-40		125	°C


電気的特性

特に記述のない限り推奨温度範囲内、入力電圧範囲内。標準的な仕様は周囲温度 = 25°C

DC/DC STAGE						
パラメータ		テスト条件	MIN	TYP	MAX	単位
V _I	Minimum input voltage for start-up	R _L = 120 Ω		0.9	1.2	V
	Input voltage range, after start-up (TPS61020, TPS61024, TPS61025, TPS61027, TPS61028)		0.9		6.5	V
	Input voltage range, after start-up (TPS61026, TPS61029)		0.9		5.5	V
V _O	TPS61020, TPS61028 and TPS61029 output voltage range		1.8		5.5	V
V _{FB}	TPS61020, TPS61028 and TPS61029 feedback voltage		490	500	510	mV
f	Oscillator frequency		480	600	720	kHz
I _{SW}	Switch current limit (TPS61020, TPS61024, TPS61025, TPS61027)	V _{OUT} = 3.3 V	1200	1500	1800	mA
I _{SW}	Switch current limit (TPS61028)	V _{OUT} = 3.3 V		800		mA
I _{SW}	Switch current limit (TPS61026, TPS61029)	V _{OUT} = 3.3 V	1500	1800	2100	mA
	Start-up current limit			0.4 × I _{SW}		mA
	SWN switch on resistance	V _{OUT} = 3.3 V		260		mΩ
	SWP switch on resistance	V _{OUT} = 3.3 V		290		mΩ
	Total accuracy (including line and load regulation)				±3%	
	Line regulation				0.6%	
	Load regulation				0.6%	
Quiescent current	V _{BAT}	I _O = 0 mA, V _{EN} = V _{BAT} = 1.2 V, V _{OUT} = 3.3 V, T _A = 25°C		1	3	μA
	V _{OUT}			25	45	μA
Shutdown current		V _{EN} = 0 V, V _{BAT} = 1.2 V, T _A = 25°C		0.1	1	μA

CONTROL STAGE						
パラメータ		テスト条件	MIN	TYP	MAX	単位
V _{UVLO}	Under voltage lockout threshold	V _{LBI} voltage decreasing		0.8		V
V _{IL}	LBI voltage threshold	V _{LBI} voltage decreasing	490	500	510	mV
	LBI input hysteresis			10		mV
	LBI input current	EN = V _{BAT} or GND		0.01	0.1	μA
V _{OL}	LBO output low voltage	V _O = 3.3 V, I _{OI} = 100 μA		0.04	0.4	V
V _{Ikg}	LBO output leakage current	V _{LBO} = 7 V		0.01	0.1	μA
V _{IL}	EN, PS input low voltage			0.2 × V _{BAT}		V
V _{IH}	EN, PS input high voltage		0.8 × V _{BAT}			V
	EN, PS input current	Clamped on GND or V _{BAT}		0.01	0.1	μA
	Overtemperature protection			140		°C
	Overtemperature hysteresis			20		°C


ピン配置




端子機能

端子		I/O	機能
NAME	NO.		
EN	1	I	イネーブル入力端子(1/VBATの場合イネーブル、0/GNDの場合ディスエーブル)
FB	3	I	可変出力電圧バージョンの電圧フィードバック端子
GND	5		コントロール/ロジック・グラウンド
LBI	7	I	ロー・バッテリー・コンパレータ入力端子(ENによりコンパレータはイネーブル)
LBO	4	O	ロー・バッテリー・コンパレータ出力端子(オープン・ドレイン)
PS	8	I	パワー・セーブ・モードのイネーブル/ディスエーブル(1/VBATの場合ディスエーブル、0/GNDの場合イネーブル)
SW	9	I	ブースト/整流スイッチ入力
PGND	10		電源グラウンド
VBAT	6	I	電源電圧
VOUT	2	O	ブースト・コンバータの出力端子
PowerPAD™			熱放散が適切に行われるようはんだ付けしなければなりません。PGNDに接続してください

機能ブロック図 (TPS61020, TPS61028, TPS61029)



パラメータ測定情報



代表的特性

Table of Graphs

		FIGURE
Maximum output current	vs Input voltage	1
Efficiency	vs Output current (TPS61020)	2
	vs Output current (TPS61025)	3
	vs Output current (TPS61027)	4
	vs Input voltage (TPS61025)	5
	vs Input voltage (TPS61027)	6
	Output voltage	vs Output current (TPS61025)
vs Output current (TPS61027)		8
No load supply current into VBAT	vs Input voltage	9
No load supply current into VOUT	vs Input voltage	10
Waveforms	Output voltage in continuous mode (TPS61025)	11
	Output voltage in continuous mode (TPS61027)	12
	Output voltage in power save mode (TPS61025)	13
	Output voltage in power save mode (TPS61027)	14
	Load transient response (TPS61025)	15
	Load transient response (TPS61027)	16
	Line transient response (TPS61025)	17
	Line transient response (TPS61027)	18
	Start-up after enable (TPS61025)	19
	Start-up after enable (TPS61027)	20

代表的特性




図1




図2




図3




図4

代表的特性

TPS61025
EFFICIENCY
vs
INPUT VOLTAGE




图5

TPS61027
EFFICIENCY
vs
INPUT VOLTAGE




图6

TPS61025
OUTPUT VOLTAGE
vs
OUTPUT CURRENT




图7

TPS61027
OUTPUT VOLTAGE
vs
OUTPUT CURRENT




图8

代表的特性




图9




图10




图11




图12

代表的特性

TPS61025
OUTPUT VOLTAGE IN POWER SAVE MODE




図13

TPS61027
OUTPUT VOLTAGE IN POWER SAVE MODE




図14

TPS61025
LOAD TRANSIENT RESPONSE




図15

TPS61027
LOAD TRANSIENT RESPONSE




図16

代表的特性

TPS61025
LINE TRANSIENT RESPONSE




图17

TPS61027
LINE TRANSIENT RESPONSE




图18

TPS61025
START-UP AFTER ENABLE




图19

TPS61027
START-UP AFTER ENABLE




图20

詳細説明

コントローラ回路

このデバイスは固定周波数の多重フィードフォワード・コントローラ・トポロジが基礎となっています。入力電圧、出力電圧、NMOSスイッチの電圧降下はモニタされ、レギュレータに直接送られます。従って、コンバータの動作状態が変化するとデューティ・サイクルを直接制御するため、コントロール・ループや誤差増幅器を通るゆっくりとした経路をとる必要はありません。誤差増幅器によって決まる、コントロール・ループは、小信号誤差を取り扱うことのみで十分です。FBピンのフィードバック電圧または固定電圧バージョンでは内部抵抗デバイダからの小信号誤差の入力は正確で安定した電圧を生成するため内部基準電圧と比較されます。

また、スイッチとインダクタを流れる最大電流を制限するためNMOSスイッチのピーク電流も検出されます。標準ピーク制限電流は1500mAに設定されています。内部の温度センサは過度の電力消費の場合にデバイスが過熱するのを防止します。

同期整流器

このデバイスは同期整流を実現するためNチャネル及びPチャネルMOSFETトランジスタを内蔵しています。一般に使用されているショットキー・ダイオードが低オン抵抗RDS(ON)のPMOSスイッチに置き換えられているため、電力変換効率は96%にも達します。NMOSスイッチの大電流によるグラウンドのシフトを避けるため、2つの別々のグラウンド・ピンが使用されています。すべてのコントロール機能に対する基準はGNDピンです。NMOSスイッチのソースはPGNDに接続されています。この両方のグラウンドはPCB上でGNDピンの近くで1点のみで接続しなければなりません。コンバータのシャットダウン時負荷を入力から切り離すため特別な回路が用いられています。従来の同期整流回路では、ハイサイドPMOSの寄生ダイオードがシャットダウン時順方向にバイアスされるため、バッテリーから出力に電流が流れてしまいます。しかし、このデバイスはハイサイドPMOSの寄生ダイオードのカソードを取り込み、レギュレータがイネーブルでない時(EN = "L" レベル)ソースから切り離す特別な回路を使用しています。

システム設計の技術者にとってこの機能の利点とは、コンバータのシャットダウン時バッテリーが消費しないことです。確実にバッテリーをコンバータの出力から切り離すための設計上の追加部品は不要です。

ダウン・レギュレーション

一般的に、ブースト・コンバータは入力電圧より高い出力電圧のみをレギュレーションしますが、このデバイスの動作はこれとは異なります。例えば、総セル電圧が3.2Vの入力である2つの未使用のアルカリ・セルの場合、出力3.0Vをレギュレーションすることができます。他の例として、4.2Vの出力電圧をもつフル充電されたリチウム・イオン・セルから3.6Vの順方向電圧により白色LEDに電力供給することがあります。これらのアプリケーションを適切にコントロールするために、ダウン・コンバージョン・モードが使用されます。

入力電圧が出力電圧に達するか、または越えると、コンバータはダウン・コンバージョン・モードに切り換わります。このモードでは、コントロール回路はPMOSの整流動作を変更します。

NMOSによる昇圧スイッチが動作して入力電圧を昇圧してPMOS端子間の電圧降下を出力電圧をレギュレーションするのに必要とされる大きさに設定します。このことはコンバータの電力損失が増加することを意味します。熟考でこのことを配慮しなければなりません。

デバイスのイネーブル

ENピンを"H"レベルにセットする事によりデバイスは動作するようになります。ENピンがGNDにセットされた場合デバイスはシャットダウン・モードになります。シャットダウン・モードでは、レギュレータはスイッチングを停止し、ロー・バッテリー・コンパレータを含むすべての内部コントロール回路はオフに切り換わり、負荷は入力から分離されます("同期整流器"の項参照)。また、このことは、出力電圧はシャットダウン時入力電圧より下に低下することがあるということの意味しています。コンバータの起動時、バッテリーから大きなピーク電流が流れないようにするためデューティ・サイクルとピーク電流は起動時設定に制限されています。

低電圧ロックアウト

低電圧ロックアウト機能によりVBATピンの電源電圧が約0.8Vより下であるとデバイスの起動は停止されます。動作時及びバッテリーが放電している時、VBATピンの電圧が約0.8Vより下に低下すると、デバイスは自動的にシャットダウン・モードになります。この低電圧ロックアウト機能はコンバータの誤動作を防ぐために用いられます。

ソフトスタート

デバイスがイネーブルの時、内部の起動サイクルは最初のサイクルであるプリチャージ・フェーズで開始します。プリチャージ時、出力キャパシタが入力電圧に近い値に充電されるまで整流スイッチはオンになっています。整流スイッチはそのフェーズの間電流制限されています。電流制限値は出力電圧の上昇と伴に増加します。この機能により、出力短絡状態での出力電流も制限されます。図21は入力電圧ごとのプリチャージ電流と出力電圧の関係です。この機能により、出力短絡状態での出力電流も制限されます。




図21. プリチャージ時と出力短絡時の出力電流

出力キャパシタを入力電圧まで充電した後、デバイスはスイッチングを開始します。入力電圧が1.4Vより下であると、デバイスは出力電圧が1.4Vに達するまで50%の固定デューティ・サイクルで動作します。その後、デューティ・サイクルは入出力電圧比により設定されます。出力電圧がその標準値に達するまで、ブースト・スイッチの制限電流は起動時バッテリーに大きなピーク電流が流れるのを回避するためその標準値の40%に設定されています。出力電圧に達するとすぐに、レギュレータはコントロールを開始し、スイッチの制限電流はもとの100%に設定されます。

パワー・セーブ・モード

PSピンは種々の動作モードを選択するのに使用できます。パワー・セーブをイネーブルにするには、PSピンを“L”レベルに設定しなければなりません。パワー・セーブ・モードは軽負荷時の効率を改善するのに使用されます。パワー・セーブ・モードでは、コンバータは出力電圧が設定スレッシュホールド電圧より下になった時にのみ動作します。コンバータは1つまたはいくつかのパルスにより出力電圧を増加させ、出力電圧が設定スレッシュホールド電圧を越えると再びパワー・セーブ・モードになります。このパワー・セーブ・モードはPSをVBATに接続することによりディスエーブルすることができます。ダウン・コンバージョン・モードでは、パワー・セーブ・モードは常にアクティブであり、デバイスは軽負荷時に固定周波数動作になることはありません。

ロー・バッテリー検出回路 - LBI/LBO

ロー・バッテリー検出回路は、通常、バッテリー電圧を管理し、バッテリー電圧がユーザー設定のスレッシュホールド電圧より下に低下した時エラー・フラグを生成するのに使用されます。この機能はデバイスがイネーブルの場合にのみアクティブです。デバイスがディスエーブルの場合、LBOピンはハイ・インピーダンスです。その切り替わりのスレッシュホールド電圧はLBIで500mVです。正常動作時、LBIに印加される電圧がスレッシュホールドより上の場合LBOはハイ・インピーダンスです。LBIの電圧が500mVより下に低下した時アクティブの“L”レベルになります。

検出回路が切り替わるバッテリー電圧はLBIピンに接続される抵抗デバイダによりプログラムすることができます。抵抗デバイダはバッテリー電圧を500mVの電圧レベルに分圧し、次にその電圧はLBIスレッシュホールド電圧と比較されます。LBIピンは

10mVの固有のヒステリシスがあります。LBIスレッシュホールドのプログラミングの詳細については“アプリケーション情報”の項を参照してください。ロー・バッテリー検出回路を使用しない場合は、LBIピンはGND(またはVBAT)に接続しなければならず、一方LBOピンは未接続にしておくことができます。LBIピンをフローティングにしてはいけません。

低EMIスイッチ

このデバイスは、コンバータが不連続モードになった時通常SWノードに現れるリングングを除去する回路を内蔵しています。この場合、インダクタに流れる電流はゼロに減少し、整流PMOSスイッチは出力キャパシタからバッテリーに戻ってくる逆電流を防止するためオフになります。半導体とインダクタの寄生成分に貯えられている残留エネルギーにより、SWピンにリングングが生じます。内蔵のアンチリングング・スイッチがこの電圧をVBATにクランプするため、リングングが減少します。

アプリケーション情報

設計手順

TPS6102x DC/DCコンバータは、標準端子電圧が0.9Vから6.5Vの1セルから最大3セルまでのアルカリ、ニッカド、ニッケル水素バッテリーを電源とするシステム向けの製品です。このコンバータは、また、標準電圧が2.5Vから4.2Vの1セルのリチウム・イオンまたはリチウム・ポリマーを電源とするシステムにも使用することができます。さらに、標準出力電圧が0.9Vから6.5Vのその他の電圧源もTPS6102xが使われるシステムに電源を供給することができます。

出力電圧のプログラミング

TPS61020 DC/DCコンバータの出力電圧は外付けの抵抗デバイダにより可変で調整することができます。FBピンの標準電圧値は500mVです。出力電圧の推奨最大値は5.5Vにします。抵抗デバイダを流れる電流はFBピンに流れ込む電流の約100倍にします。FBピンに流れ込む電流の標準値は0.01μAで、R4端の電圧は500mVです。この2つの値をもとに、デバイダ電流を1μAまたはそれより高く設定するためにはR4の推奨値は500kΩより小さくしなければなりません。内部の補償回路により、この抵抗値は200kΩ以内でなければなりません。このことから、抵抗R3の値は、必要




図22. Typical Application Circuit for Adjustable Output Voltage Option

とされる出力電圧(V_O)により、以下の式(1)を使って計算できます。

$$R3 = R4 \times \left(\frac{V_O}{V_{FB}} - 1 \right) = 180 \text{ k}\Omega \times \left(\frac{V_O}{500 \text{ mV}} - 1 \right) \quad (1)$$

例として、3.3Vの出力電圧が必要とされる場合、R3には1.0M Ω の抵抗が選択されます。何らかの理由でR4に200k Ω よりかなり小さい値が選択されたとすると、出力電圧のレギュレーションが不安定である場合には、R3と並列に容量を付加することを推奨します。必要とされる容量値は以下の式(2)を使って簡単に計算できます。

$$C_{\text{par}R3} = 20 \text{ pF} \times \left(\frac{200 \text{ k}\Omega}{R4} - 1 \right) \quad (2)$$

LBI/LBOスレッショールド電圧のプログラミング

抵抗デバイダを流れる電流はLBIピンに流れ込む電流の約100倍にします。LBIピンに流れ込む電流の標準値は0.01 μ Aで、R2端の電圧はチップで生成される500mVの値をもつLBI電圧スレッショールドと等しくなります。従って、R2の推奨値は500k Ω 以内です。このことから、抵抗R1の値は、設定最小バッテリー電圧VBATにより、以下の式(3)を使って計算できます。

$$R1 = R2 \times \left(\frac{V_{\text{BAT}}}{V_{\text{LBI}} - \text{threshold}} - 1 \right) = 390 \text{ k}\Omega \times \left(\frac{V_{\text{BAT}}}{500 \text{ mV}} - 1 \right) \quad (3)$$

ロー・バッテリー・スーパーバイザの出力は、使用されているバッテリーの電圧がLBIのプログラムされたスレッショールド電圧より下に低下するとアクティブで“L”レベルになる簡素なオープン・ドレイン出力です。この出力には推奨値1M Ω のプルアップ抵抗が必要です。使用しない場合にはLBOピンはフローティングにしておくかまたはGNDに接続します。

インダクタの選択

ブースト・コンバータは変換時エネルギーを貯えるため通常2つの主要受動部品が必要です。つまり、ブースト・インダクタと出力にストレージ・キャパシタが必要となります。ブースト・インダクタを選択するには、選択した構成において起こり得るピーク・インダクタ電流をパワー・スイッチの電流制限スレッショールドより下に保持することを推奨します。例えば、TPS6102xのスイッチの電流制限スレッショールドは出力電圧が5Vの時1800mAです。インダクタとスイッチを流れる最大ピーク電流は、出力負荷、入力電圧(V_{BAT})、出力電圧(V_{OUT})に依存します。最大平均インダクタ電流は以下の式(4)を使って概算できます。

$$I_L = I_{\text{OUT}} \times \frac{V_{\text{OUT}}}{V_{\text{BAT}} \times 0.8} \quad (4)$$

例えば、出力電圧が3.3V、出力電流が200mAの場合、0.9Vの最小入力電圧の時少なくとも920mAの平均電流がインダクタを流れます。

インダクタを選択する際の2番目のパラメータはインダクタの設定電流リップルです。通常、望ましくは平均インダクタ電流の20%より小さいリップルで動作することです。リップルが小さいと出力電圧リップルやEMIだけでなくインダクタの磁気ヒステリシス損も低減します。しかし、同じように、負荷変化時のレギュレーション時間が増加します。さらに、インダクタが大きいとシステムの総コストも増大します。これらのパラメータにより以下の式(5)を使ってインダクタの値を計算することができます。

$$L = \frac{V_{\text{BAT}} \times (V_{\text{OUT}} - V_{\text{BAT}})}{\Delta I_L \times f \times V_{\text{OUT}}} \quad (5)$$

パラメータfはスイッチング周波数、 ΔI_L はインダクタのリップル電流、すなわち20% $\times I_L$ です。この例では、求められたインダクタ値は5.5 μ Hです。この計算値と上記電流の計算結果により、適切なインダクタを選択することが可能となります。標準的なアプリケーションでは6.8 μ Hのインダクタを推奨します。このデバイスは2.2 μ Hから22 μ Hの間のインダクタンス値で動作するように最適化されています。それでも、アプリケーションによってはこれより大きなインダクタンス値での動作も可能です。その場合は安定性の解析を詳細に行うことを推奨します。負荷過渡応答と回路の損失により式(5)で概算されるより大きな電流になる可能性があることに注意する必要があります。また、磁気ヒステリシス損や銅損により生じるインダクタの損失も回路の総効率にとって重要なパラメータです。

以下の各サプライヤのインダクタ・シリーズ製品がTPS6102xコンバータとともに使用されています。

ベンダー	インダクタ・シリーズ名
Sumida	CDRH4D28
	CDRH5D28
Würth Elektronik	7447789
	744042
EPCOS	B82462-G4
Cooper Electronics Technologies	SD25
	SD20

表1. インダクタ・リスト

キャパシタの選択

入力キャパシタ

レギュレータの過渡動作及び電源回路全体の動作を改善するため少なくとも10 μ Fの入力キャパシタを推奨します。0.1 μ Fのセラミック・キャパシタをセラミック・キャパシタまたはタンタル・キャパシタと並列にICに近づけて配置することを推奨します。

出力キャパシタ

出力キャパシタを規定するのに必要な主要パラメータはコンバータの最大許容出力電圧リップルです。このリップルは、キャパシタの2つのパラメータである、容量とESRで決まります。ESRをゼロと仮定して、規定したリップルに必要とされる最小容量を以下の式(6)を使って計算できます。

$$C_{\text{min}} = \frac{I_{\text{OUT}} \times (V_{\text{OUT}} - V_{\text{BAT}})}{f \times \Delta V \times V_{\text{OUT}}} \quad (6)$$

パラメータfはスイッチング周波数、 ΔV は最大許容リップルです。

リップル電圧を10mVに選択すると、最小容量24 μ Fが必要となります。総リップルは出力キャパシタのESRによりこれより大きくなります。このさらなるリップル成分は式(7)を使って計算できます。

$$\Delta V_{\text{ESR}} = I_{\text{OUT}} \times R_{\text{ESR}} \quad (7)$$

80m Ω の低ESRのタンタル・キャパシタを使用した結果追加されるリップルは16mVです。総リップルは容量により生じるリップルとキャパシタのESRにより生じるリップルの合計です。この例では、総リップルは26mVです。さらに別のリップルが負荷過渡

により生じます。このことは、出力キャパシタはインダクタの充電フェーズ時十分に負荷に電流を供給できる能力が必要であるということを意味しています。出力容量の適正值は負荷変化時の負荷過渡の速度と負荷電流に依存します。最小容量の計算結果 $24\mu\text{F}$ と負荷過渡を考慮すると、推奨出力容量値は $47\mu\text{F}$ から $100\mu\text{F}$ の範囲です。経済的理由により、これは通常はタンタル・キャパシタになります。従って、コントロール・ループは $30\text{m}\Omega$ より大きな ESR をもつ出力キャパシタを使用することに対して最適化されています。出力キャパシタの最小値は $10\mu\text{F}$ です。

小信号安定性

セラミックのような低い ESR の出力キャパシタを使用する場合には、可変出力電圧バージョンを推奨します。ESR の不足はフィードバック・デバイダで補償することができます。一般的に 4.7pF 以内のキャパシタを $R3$ に並列にすると低 ESR の出力キャパシタで小信号安定性を得るのに役立ちます。より詳細の解析には、式 (8) で求められる誤差増幅器とレギュレータの小信号伝達関数を使用することができます。

$$A_{\text{REG}} = \frac{d}{V_{\text{FB}}} = \frac{4 \times (R3 + R4)}{R4 \times (1 + i \times \omega \times 0.9 \mu\text{s})} \quad (8)$$

レイアウトについての考察

すべてのスイッチング電源では、特に高ピーク電流及び高スイッチング周波数時レイアウトは設計での重要なステップとなります。レイアウトが注意深く行われていないと、レギュレータは EMI 問題はもとより安定性の問題も生じることがあります。従って、主要な電流パスや電源グラウンド・トラックには広く短い配線を使用してください。入力キャパシタ、出力キャパシタ、インダクタはできるだけ IC の近くに置かなければなりません。グラウンド・ノイズの影響を最小限に抑えるため、電源グラウンドには共通のグラウンド・ノード、コントロール・グラウンドにはこれとは別のノードを使用してください。これらのグラウンド・ノードは IC のグラウンド・ピンの 1 つに近い場所で接続してください。

フィードバック・デバイダは IC のコントロール・グラウンド・ピンにできるだけ近い場所に配置しなければなりません。コントロール・グラウンドを適切に配置するには、配線を短くし、さらに電源グラウンドの配線から分離することを推奨します。このことにより、電源グラウンドの電流とコントロール・グラウンドの電流の重なり合いにより起こり得るグラウンド・シフトの問題が避けられます。




図23. Power Supply Solution for Maximum Output Power Operating from a Single Alkaline Cell




Figure 24. Power Supply Solution for Maximum Output Power Operating from a Dual/Triple Alkaline Cell or Single Li-Ion Cell




Figure 25. Power Supply Solution for Powering White LED's in Lighting Applications




Figure 26. Simple Power Supply Solution for Powering White LED Flashlights




図27. Power Supply Solution With Auxiliary Positive Output Voltage




図28. Power Supply Solution With Auxiliary Negative Output Voltage

熱情報


薄型、狭ピッチの表面実装パッケージICを使用する際には一般的に消費電力への特別な注意が必要です。熱結合、エアフロー、追加ヒートシンクと対流面、他の発熱部品の存在といった多くのシステム依存の問題が与えられた部品の消費電力リミットに影響を及ぼします。熱特性を向上させる基本的な3つの方法を以下にあげます。

- PCB設計において基板の熱抵抗を下げることで電力消費能力を改善する
- 部品のPCBへの熱結合を改善する
- システムにエアフローを導入する

TPS6102xデバイスの推奨最大接合部温度(T_J)は125°Cです。3mm x 3mm の10ピンQFNパッケージ(DRC)の熱抵抗 $R_{\theta JA}$ はPowerPADがはんだ付けされた場合48.7°C/Wです。レギュレータの動作規定は最大周囲温度 $T_A = 85^\circ\text{C}$ で保証されています。従って、最大消費電力は約820mWです。アプリケーションの最大周囲温度がこれより低ければ、より大きな電力を消費することができます。


$$P_{D(\text{MAX})} = \frac{T_{J(\text{MAX})} - T_A}{R_{\theta JA}} = \frac{125^\circ\text{C} - 85^\circ\text{C}}{48.7^\circ\text{C/W}} = 820 \text{ mW} \quad (9)$$

パッケージ・マテリアル情報
テープおよびリール・ボックス情報




Device	Package	Pins	Site	Reel Diameter (mm)	Reel Width (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS61020DRCR	DRC	10	SITE 48	330	12	3.3	3.3	1.0	8	12	Q2
TPS61020DRCR	DRC	10	SITE 41	330	12	3.3	3.3	1.1	8	12	Q2
TPS61024DRCR	DRC	10	SITE 48	330	12	3.3	3.3	1.0	8	12	Q2
TPS61024DRCR	DRC	10	SITE 41	330	12	3.3	3.3	1.1	8	12	Q2
TPS61025DRCR	DRC	10	SITE 48	330	12	3.3	3.3	1.0	8	12	Q2
TPS61025DRCR	DRC	10	SITE 41	330	12	3.3	3.3	1.1	8	12	Q2
TPS61026DRCR	DRC	10	SITE 41	330	12	3.3	3.3	1.1	8	12	Q2
TPS61026DRCT	DRC	10	SITE 41	180	12	3.3	3.3	1.1	8	12	Q2
TPS61027DRCR	DRC	10	SITE 48	330	12	3.3	3.3	1.0	8	12	Q2
TPS61027DRCR	DRC	10	SITE 41	330	12	3.3	3.3	1.1	8	12	Q2
TPS61028DRCR	DRC	10	SITE 48	330	12	3.3	3.3	1.0	8	12	Q2
TPS61028DRCR	DRC	10	SITE 41	330	12	3.3	3.3	1.1	8	12	Q2
TPS61029DRCR	DRC	10	SITE 41	330	12	3.3	3.3	1.1	8	12	Q2
TPS61029DRCT	DRC	10	SITE 41	180	12	3.3	3.3	1.1	8	12	Q2

TAPE AND REEL BOX DIMENSIONS



Device	Package	Pins	Site	Length (mm)	Width (mm)	Height (mm)
TPS61020DRCR	DRC	10	SITE 48	370.0	355.0	55.0
TPS61020DRCR	DRC	10	SITE 41	346.0	346.0	29.0
TPS61024DRCR	DRC	10	SITE 48	370.0	355.0	55.0
TPS61024DRCR	DRC	10	SITE 41	346.0	346.0	29.0
TPS61025DRCR	DRC	10	SITE 48	370.0	355.0	55.0
TPS61025DRCR	DRC	10	SITE 41	346.0	346.0	29.0
TPS61026DRCR	DRC	10	SITE 41	346.0	346.0	29.0
TPS61026DRCT	DRC	10	SITE 41	190.0	212.7	31.75
TPS61027DRCR	DRC	10	SITE 48	370.0	355.0	55.0
TPS61027DRCR	DRC	10	SITE 41	346.0	346.0	29.0
TPS61028DRCR	DRC	10	SITE 48	370.0	355.0	55.0
TPS61028DRCR	DRC	10	SITE 41	346.0	346.0	29.0
TPS61029DRCR	DRC	10	SITE 41	346.0	346.0	29.0
TPS61029DRCT	DRC	10	SITE 41	190.0	212.7	31.75



4204102/C 02/04


- 注 A. 全ての線寸法の単位はミリメートルです。
 B. 図は予告なく変更することがあります。
 C. スモール・アウトライン・ノーリード(SON)パッケージ構造です。
 D. パッケージの熱特性はサーマル・ダイ・パッドを外部のサーマル・プレーンに接合することで改善されることがあります。

THERMAL INFORMATION

This package incorporates an exposed thermal pad that is designed to be attached directly to an external heatsink. The thermal pad must be soldered directly to the printed circuit board (PCB). After soldering, the PCB can be used as a heatsink. In addition, through the use of thermal vias, the thermal pad can be attached directly to the appropriate copper plane shown in the electrical schematic for the device, or alternatively, can be attached to a special heatsink structure designed into the PCB. This design optimizes the heat transfer from the integrated circuit (IC).


For information on the Quad Flatpack No-Lead (QFN) package and its advantages, refer to Application Report, Quad Flatpack No-Lead Logic Packages, Texas Instruments Literature No. SCBA017. This document is available at www.ti.com.

The exposed thermal pad dimensions for this package are shown in the following illustration.



Exposed Thermal Pad Dimensions

DRC (S-PDSO-N10)



- NOTES:
- All linear dimensions are in millimeters.
 - This drawing is subject to change without notice.
 - Publication IPC-7351 is recommended for alternate designs.
 - This package is designed to be soldered to a thermal pad on the board. Refer to Application Note, Quad Flat-Pack Packages, Texas Instruments Literature No. SCBA017, SLUA271, and also the Product Data Sheets for specific thermal information, via requirements, and recommended board layout. These documents are available at www.ti.com <<http://www.ti.com>>.
 - Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Refer to IPC 7525 for stencil design considerations.
 - Customers should contact their board fabrication site for minimum solder mask web tolerances between signal pads.

(SLVS451D)

TAPE AND REEL INFORMATION



QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS61020DRCR	VSON	DRC	10	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS61020DRCR	VSON	DRC	10	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS61024DRCR	VSON	DRC	10	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS61024DRCR1G4	VSON	DRC	10	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS61025DRCR	VSON	DRC	10	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS61025DRCRG4	VSON	DRC	10	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS61026DRCR	VSON	DRC	10	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS61026DRCR	VSON	DRC	10	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS61026DRCT	VSON	DRC	10	250	180.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS61026DRCT	VSON	DRC	10	250	180.0	12.5	3.3	3.3	1.1	8.0	12.0	Q2
TPS61027DRCR	VSON	DRC	10	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS61027DRCR1G4	VSON	DRC	10	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS61028DRCR	VSON	DRC	10	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS61028DRCRG4	VSON	DRC	10	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS61029DRCR	VSON	DRC	10	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS61029DRCT	VSON	DRC	10	250	180.0	12.5	3.3	3.3	1.1	8.0	12.0	Q2

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS61020DRCR	VSON	DRC	10	3000	346.0	346.0	33.0
TPS61020DRCR	VSON	DRC	10	3000	353.0	353.0	32.0
TPS61024DRCR	VSON	DRC	10	3000	353.0	353.0	32.0
TPS61024DRCR1G4	VSON	DRC	10	3000	353.0	353.0	32.0
TPS61025DRCR	VSON	DRC	10	3000	353.0	353.0	32.0
TPS61025DRCRG4	VSON	DRC	10	3000	353.0	353.0	32.0
TPS61026DRCR	VSON	DRC	10	3000	338.0	355.0	35.0
TPS61026DRCR	VSON	DRC	10	3000	353.0	353.0	32.0
TPS61026DRCT	VSON	DRC	10	250	213.0	191.0	35.0
TPS61026DRCT	VSON	DRC	10	250	205.0	200.0	33.0
TPS61027DRCR	VSON	DRC	10	3000	353.0	353.0	32.0
TPS61027DRCR1G4	VSON	DRC	10	3000	353.0	353.0	32.0
TPS61028DRCR	VSON	DRC	10	3000	338.0	355.0	35.0
TPS61028DRCRG4	VSON	DRC	10	3000	338.0	355.0	35.0
TPS61029DRCR	VSON	DRC	10	3000	353.0	353.0	32.0
TPS61029DRCT	VSON	DRC	10	250	205.0	200.0	33.0

TUBE


*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μm)	B (mm)
TPS61026DRCR	DRC	VSON	10	3000	381	4.83	2286	0
TPS61026DRCR.B	DRC	VSON	10	3000	381	4.83	2286	0

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日 : 2025 年 10 月