

TPS61253A、TPS61253E、TPS61253F 3.8MHz、5V、4A 昇圧コンバータ (1.2mm x 1.3mm WCSP)

1 特長

- 広い入力電圧範囲: 2.3V ~ 5.5V (TPS61253A、TPS61253F)
- 広い入力電圧範囲: 2.5V ~ 5.5V (スタートアップ時 >2.6V、TPS61253E)
- 固定出力電圧: 4.5V/4.7V/5.0V/5.2V/5.25V
- 2つのFETを内蔵: 35mΩ LS-FET、60mΩ HS-FET
- $I_{OUT} \geq 1500\text{mA}$ (連続、 $V_{OUT} = 5\text{V}$ かつ $V_{IN} \geq 3\text{V}$) (TPS61253A、TPS61253F)
- $I_{OUT} \geq 1500\text{mA}$ (連続、 $V_{OUT} = 5.25\text{V}$ かつ $V_{IN} \geq 3\text{V}$) (TPS61253E)
- 入力からの静止電流 42μA
- 4Aのバレー スイッチング電流制限 (TPS61253A)
- 4.5Aのバレー スイッチング電流制限 (TPS61253E、TPS61253F)
- TPS61253EとTPS61253Fは、1.2V I/Oをサポート
- TPS612532Aの出力放電機能を利用可能
- 3.8MHzのスイッチング周波数
- 自動PFM、強制PWM、超音波の各モードを選択可能
- パススルー モードのサポート
- ±2%の出力電圧精度
- 600μsソフトスタート時間
- Hiccup モードの短絡保護
- シャットダウン時に負荷を切断
- サーマルシャットダウン
- WEBENCH® Power Designer により、TPS61253Aを使用するカスタム設計を作成

2 アプリケーション

- スマートフォン
- 携帯用スピーカー

- USB充電ポート
- NFC PA電源
- リチウムバッテリから5Vへの電源変換

3 説明

TPS61253x デバイスは、バッテリ駆動の携帯アプリケーション用の電源ソリューションです。このデバイスは入力電圧範囲が 2.3V ~ 5.5V (TPS61253A、TPS61253F)、2.5V ~ 5.5V (TPS61253E) で、リチウムイオンバッテリ駆動のアプリケーションを拡張電圧範囲でサポートします。4.5V、4.7V、5V、5.2V、5.25V の各種の固定出力電圧バージョンを利用できます。TPS61253x は最低 3V まで放電されたバッテリから、最大 1500mA の負荷電流を供給できます。


TPS61253x は 3.8MHz (標準値) のスイッチング周波数で動作します。TPS61253x は自動PFMモード、強制PWMモード、超音波モードに柔軟に構成可能です。自動PFMモードは、軽負荷時に高い効率を実現できます。強制PWM動作は、あらゆる負荷範囲についてスイッチング周波数を一定に維持できます。超音波モードでは、音響ノイズを防止するために、あらゆる負荷状況でスイッチング周波数が常に 25kHz より高く維持されます。

TPS61253x には 600μs のソフトスタート機能が組み込まれており、スタートアップ時の突入電流を防止します。出力が短絡した場合、デバイスは Hiccup モードに移行し、短絡が解消されると自動的に回復します。シャットダウン時には負荷が入力から完全に切り離され、消費電流は最大 1.3μA に抑えられます。

製品情報

部品番号	パッケージ ⁽¹⁾	本体サイズ(公称)
TPS61253x	DSBGA (9)	1.2mm x 1.3mm

(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。



代表的な回路図

目次

1 特長	1	7.3 機能説明	12
2 アプリケーション	1	7.4 デバイスの機能モード	15
3 説明	1	8 アプリケーションと実装	17
4 デバイスの比較	3	8.1 使用上の注意	17
5 ピン構成および機能	4	8.2 代表的なアプリケーション	17
6 仕様	5	8.3 電源に関する推奨事項	22
6.1 絶対最大定格	5	8.4 レイアウト	22
6.2 ESD 定格	5	9 デバイスおよびドキュメントのサポート	24
6.3 推奨動作条件	5	9.1 デバイス サポート	24
6.4 熱に関する情報	5	9.2 ドキュメントのサポート	24
6.5 電気的特性	6	9.3 ドキュメントの更新通知を受け取る方法	24
6.6 タイミング要件	7	9.4 サポート・リソース	24
6.7 スイッチング特性	7	9.5 商標	24
6.8 代表的特性	8	9.6 静電気放電に関する注意事項	25
7 詳細説明	11	9.7 用語集	25
7.1 概要	11	10 改訂履歴	25
7.2 機能ブロック図	12	11 メカニカル、パッケージ、および注文情報	26

4 デバイスの比較

部品番号	出力電圧	SW バレー電流制限 (標準値)	DC スタートアップ電流制限 (標準値)	入力スタートアップ電圧	EN I/O LOGIC	特定の機能
TPS61253A	5V	4A	1.5A	2.3V	1.8V ロジック I/O をサポート	出力 5V をサポート、最大 1500mA
TPS612532A	5V	4A	1.5A	2.3V	1.8V ロジック I/O をサポート	出力 5V をサポート、出力放電機能で最大 1500mA
TPS61253E	5.25V	4.5A	1.5A	2.6V	1.8V と 1.2V の両方のロジック I/O をサポート	出力 5.25V をサポート、最大 1500mA
TPS61253F	5V	4.5A	1.5A	2.3V	1.8V と 1.2V の両方のロジック I/O をサポート	出力 5V をサポート、最大 1500mA
TPS61254A ⁽¹⁾	4.5V	2.5A	0.75A	2.3V	1.8V ロジック I/O をサポート	出力 4.5V をサポート、最大 1000mA
TPS61255A ⁽¹⁾	4.7V	4A	1.5A	2.3V	1.8V ロジック I/O をサポート	出力 4.5V をサポート、最大 1500mA
TPS612561A ⁽¹⁾	5V	2.5A	0.75A	2.3V	1.8V ロジック I/O をサポート	出力 5V をサポート、最大 1000mA
TPS61258A ⁽¹⁾	4.5V	4A	1.5A	2.3V	1.8V ロジック I/O をサポート	出力 4.5V をサポート、最大 1500mA
TPS612592A ⁽¹⁾	5.2V	4A	0.75A	2.3V	1.8V ロジック I/O をサポート	出力 5.2V をサポート、最大 1500mA
TPS612531A ⁽¹⁾	5V	4A	1.5A	2.3V	1.8V ロジック I/O をサポート	出力 5V をサポート、PFM/PWM モードでのみ最大 1500mA

(1) プレビュー。詳細は テキサス・インスツルメンツまでお問い合わせください。

5 ピン構成および機能




図 5-1. 9 ピン DSBGA YFF パッケージ (上面図)

表 5-1. ピンの機能

ピン		I/O	説明
名称	番号		
EN	B3	I	製品のイネーブルピンです。このピンをグランドに接続すると、デバイスは強制的にシャットダウンモードに移行します。このピンを High にすると、デバイスが有効になります。GND にプルされる内部抵抗があります。
GND	C1, C2	-	グランドピン
モード	C3	-	動作モード選択ピン モード = Low の場合、このデバイスは自動 PFM モードで動作し、軽負荷時に優れた効率で動作します。 モード = High の場合、デバイスは強制 PWM モードになり、負荷範囲全体にわたってスイッチング周波数が一定に維持されます。 モード = フローティングの場合、デバイスは超音波モードで動作します。無負荷状態への音響周波数を回避するために、スイッチング周波数を 25kHz より高く維持します。
SW	B1, B2	I/O	コンバータのスイッチピン。内部ローサイドパワー FET のドレインおよび内部ハイサイドパワー FET のソースに接続されます。
VIN	A3	I	電源入力
VOUT	A1, A2	O	昇圧コンバータ出力

6 仕様

6.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

		最小値	最大値	単位
ピンでの電圧範囲	VIN、EN、MODE、VOUT での電圧	-0.3	6	V
	SW の電圧	-0.3	7	V
保管温度、T _{stg}		-65	150	°C

- (1) 「絶対最大定格」を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについての話で、絶対最大定格において、またはこのデータシートの「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。

6.2 ESD 定格

		値	単位
V _(ESD) 静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	±2000	V
	デバイス帶電モデル (CDM)、JEDEC 仕様 JESD22C101 準拠 ⁽²⁾	±500	

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。必要な予防措置をとれば、HBM の ESD 耐圧が 500V 未満でも製造可能です。
- (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。必要な予防措置をとれば、CDM の ESD 耐圧が 250V 未満でも製造可能です。

6.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)。

		最小値	公称値	最大値	単位
V _{IN}	入力電圧 (TPS61253A、TPS61253F)	2.3		5.5	V
	入力電圧 (TPS61253E)	2.5		5.5	V
L	実効インダクタンス	0.33		1.3	μH
C _{OUT}	実効出力キャパシタンス	3.5	5	30	μF
T _J	動作時接合部温度	-40		125	°C

6.4 熱に関する情報

熱評価基準 ⁽¹⁾		TPS61253x	単位
		YFF (DSBGA)	
		9 ピン	
R _{θJA}	接合部から周囲への熱抵抗	108.3	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	1.2	°C/W
R _{θJB}	接合部から基板への熱抵抗	28.8	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	0.6	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	28.9	°C/W

- (1) 従来および最新の熱測定基準の詳細については、アプリケーション レポート『半導体およびIC パッケージの熱評価基準』、[SPRA953](#) を参照してください。

6.5 電気的特性

TPS61253A および TPS61253F の場合、 $V_{IN} = 2.3V \sim 4.85V$ 、 $V_{OUT} = 5V$ 、 $T_J = -40^\circ C \sim 125^\circ C$ 。標準値は $V_{IN} = 3.6V$ 、 $T_J = 25^\circ C$ での値、特に記述のない限り

TPS61253E の場合、 $V_{IN} = 2.6V \sim 4.85V$ 、 $V_{OUT} = 5.25V$ 、 $T_J = -40^\circ C \sim 125^\circ C$ 。標準値は $V_{IN} = 3.6V$ 、 $T_J = 25^\circ C$ での値、特に記述のない限り。

パラメータ	テスト条件	最小値	標準値	最大値	単位	
電源電流						
V_{IN_UVLO}	入力電圧低電圧ロックアウト (UVLO) スレッショルド	V_{IN} 立ち上がり、TPS61253A、TPS61253F	2.2	2.3	V	
		V_{IN} 立ち下がり、TPS61253A、TPS61253F	2.1	2.2	V	
I_Q	入力電圧低電圧ロックアウト (UVLO) スレッショルド (E バージョン)	V_{IN} 立ち上がり、TPS61253E	2.4	2.5	V	
		V_{IN} 立ち下がり、TPS61253E	2.3	2.4	V	
I_{SD}	V_{IN} ピンへの静止電流	$V_{IN} = 3.6V$ 、 $V_{OUT} = 5V$ 、 $EN = V_{IN}$ デバイスのスイッチングなし	42	50	μA	
	V_{OUT} ピンへの静止電流	$V_{IN} = 3.6V$ 、 $V_{OUT} = 5V$ 、 $EN = V_{IN}$ デバイスのスイッチングなし	6.6	12	μA	
I_{SD}	シャットダウン電流	$EN = GND$ 、 $V_{IN} = 2.3V \sim 5.5V$ 、 $-40^\circ C \leq T_J \leq 85^\circ C$	0.05	1.3	μA	
出力電圧						
V_{OUT}	PWM 動作	$2.3V \leq V_{IN} \leq 4.85V$ 、 $I_{OUT} = 0mA$ 、PWM 動作。開ループ。TPS61253A、TPS61253F	4.9	5	5.1	V
	PWM 動作	$2.6V \leq V_{IN} \leq 4.85V$ 、 $I_{OUT} = 0mA$ 、PWM 動作。開ループ。TPS61253E	5.145	5.25	5.355	V
R_{DIS}	PFM 動作	自動 PFM モード	100.8		$\%V_{OUT}$	
	超音波動作	超音波モード	101.6		$\%V_{OUT}$	
R_{DIS}	出力放電抵抗	$V_{OUT} = 5V$ 、TPS612532A	350		Ω	
パワー スイッチ						
R_{DSON}	ローサイド FET オン抵抗		35	55	$m\Omega$	
	ハイサイド FET オン抵抗		60	80	$m\Omega$	
電流制限						
I_{LIM_SW}	自動 PFM / 超音波モードでのバレー スイッチング電流制限	TPS61253A	3.4	4	4.6	A
	強制 PWM モードでのバレー スイッチング電流制限	TPS61253A	3.35	3.95	4.55	A
	自動 PFM / 超音波モードでのバレー スイッチング電流制限	TPS61253E、TPS61253F	3.9	4.5	5.1	A
	強制 PWM モードでのバレー スイッチング電流制限	TPS61253E、TPS61253F	3.85	4.45	5.05	A
I_{LIM_DC}	DC スタートアップ電流制限	TPS61253A、TPS61253E、TPS61253F	1	1.5		A
EN および MODE ロジック						
V_{EN_H}	EN のロジック High のスレッショルド	TPS61253A		1.2	V	
		TPS61253E、TPS61253F		0.9	V	
V_{EN_L}	EN のロジック Low のスレッショルド	TPS61253A	0.4		V	
		TPS61253E、TPS61253F	0.36		V	
R_{EN}	EN プルダウン抵抗		930		$k\Omega$	
V_{MODE_H}	モード ロジック High のスレッショルド			1.2	V	

6.5 電気的特性 (続き)

TPS61253A および TPS61253F の場合、 $V_{IN} = 2.3V \sim 4.85V$ 、 $V_{OUT} = 5V$ 、 $T_J = -40^{\circ}C \sim 125^{\circ}C$ 。標準値は $V_{IN} = 3.6V$ 、 $T_J = 25^{\circ}C$ での値、特に記述のない限り

TPS61253E の場合、 $V_{IN} = 2.6V \sim 4.85V$ 、 $V_{OUT} = 5.25V$ 、 $T_J = -40^{\circ}C \sim 125^{\circ}C$ 。標準値は $V_{IN} = 3.6V$ 、 $T_J = 25^{\circ}C$ での値、特に記述のない限り。

パラメータ	テスト条件	最小値	標準値	最大値	単位
V_{MODE_L}	モード ロジック Low のスレッショルド	0.4			V
V_{MODE_F}	モード ピンのフローティング電圧	0.75	0.8	0.85	V
I_{MODE_UP}	プルアップ電流		1		μA
$I_{MODE_DO_WN}$	プルダウン電流		1		μA
PROTECTION					
T_{SD_R}	サーマル シャットダウン上昇しきい値		150		$^{\circ}C$
T_{SD_HYS}	過熱保護動作のヒステリシス		20		$^{\circ}C$

6.6 タイミング要件

TPS61253A および TPS61253F の場合、 $V_{IN} = 2.3V \sim 4.85V$ 、 $V_{OUT} = 5V$ 、 $T_J = -40^{\circ}C \sim 125^{\circ}C$ 。標準値は $V_{IN} = 3.6V$ 、 $T_J = 25^{\circ}C$ での値、特に記述のない限り。

TPS61253E の場合、 $V_{IN} = 2.6V \sim 4.85V$ 、 $V_{OUT} = 5.25V$ 、 $T_J = -40^{\circ}C \sim 125^{\circ}C$ 。標準値は $V_{IN} = 3.6V$ 、 $T_J = 25^{\circ}C$ での値、特に記述のない限り。

			最小値	公称値	最大値	単位
ヒップアップ時間						
t_{HCP_ON}	ヒップアップ オン時間	$V_{IN} = 3.6V$		1000		μs
t_{HCP_OFF}	再起動の待機時間	$V_{IN} = 3.6V$		20		ms
スタートアップ時間						
t_{EN_DELAY}	スタートアップ遅延時間	EN High からスイッチング開始までの時間、無負荷		70		μs
t_{ss}	ソフトスタート時間	EN High から V_{OUT} までの時間、無負荷		600		μs

6.7 スイッチング特性

TPS61253A および TPS61253F の場合、 $V_{IN} = 2.3V \sim 4.85V$ 、 $V_{OUT} = 5V$ 、 $T_J = -40^{\circ}C \sim 125^{\circ}C$ 。標準値は $V_{IN} = 3.6V$ 、 $T_J = 25^{\circ}C$ での値、特に記述のない限り。

TPS61253E の場合、 $V_{IN} = 2.6V \sim 4.85V$ 、 $V_{OUT} = 5.25V$ 、 $T_J = -40^{\circ}C \sim 125^{\circ}C$ 。標準値は $V_{IN} = 3.6V$ 、 $T_J = 25^{\circ}C$ での値、特に記述のない限り。

パラメータ	テスト条件	最小値	標準値	最大値	単位
f_{sw}	スイッチング周波数、PWM モード	$V_{IN} = 3.6V$		3800	kHz
	スイッチング周波数、超音波モード	$V_{IN} = 3.6V$	25		kHz

6.8 代表的特性

特に記述のない限り、このセクションは、TPS61253A のテスト結果に基づいています。




図 6-1. 代効率と負荷との関係




図 6-2. 代効率と負荷との関係




図 6-3. DC 出力電圧と負荷との関係




図 6-4. AC 出力電圧と負荷との関係




図 6-5. $R_{DS(ON)}$ と温度との関係




図 6-6. V_{OUT} と温度との関係

6.8 代表的特性 (続き)

特に記述のない限り、このセクションは、TPS61253A のテスト結果に基づいています。




図 6-7. 静止電流 (VIN から) と入力電圧との関係




図 6-8. 静止電流 (VOUT から) と入力電圧との関係




図 6-9. シャットダウン電流と入力電圧との関係




図 6-10. 電流制限 (自動 PFM) と入力電圧との関係




図 6-11. 電流制限 (強制 PWM) と入力電圧との関係




図 6-12. DC スタートアップ電流制限と入力電圧との関係

6.8 代表的特性 (続き)

特に記述のない限り、このセクションは、TPS61253A のテスト結果に基づいています。




図 6-13. モード High 立ち上がり / 立ち下がりと温度との関係




図 6-14. もード Low 立ち上がり / 立ち下がりと温度との関係




図 6-15. モード フローティングと温度との関係




図 6-16. VIN UVLO と温度との関係




図 6-17. ENスレッショルドと温度との関係

7 詳細説明

7.1 概要


TPS61253x 同期整流昇圧コンバータは、中負荷～重負荷の電流範囲において、通常、3.8MHz の擬似定周波数パルス幅変調 (PWM) で動作します。PWM 動作中、コンバータは準一定のオン時間 バレー電流モード制御方式を採用することで、優れたライン / ロード レギュレーションを実現し、小型インダクタとセラミック コンデンサの使用を可能にします。 V_{IN} / V_{OUT} 比率に基づいて、シンプルな回路が必要なオン時間を予測します。スイッチング サイクルが開始されると、ローサイド N-MOS スイッチがオンになり、インダクタ電流は、オン時間とインダクタンスによって定義されるピーク電流まで上昇します。2 番目の位相では、オンタイマがタイムアウトすると、整流 FET がオンになり、インダクタ電流がプリセットされたバレー電流スレッショルドに減衰します。その後、再度オンタイマを設定し、ローサイド N-MOS スイッチを起動することで、スイッチング サイクルが繰り返されます。

軽負荷電流の状況では、TPS61253x は自動 PFM モード、強制 PWM モード、超音波モードに柔軟に構成可能です。自動 PFM モードでは、TPS61253x コンバータはパルス周波数変調 (PFM) によるパワーセーブ モードで動作し、効率を向上させます。強制 PWM モードでは、軽負荷時のスイッチング周波数は重負荷時と同じです。超音波モードは、スイッチング周波数を 25kHz 以上に維持することで、ほぼ無負荷状態においても音響可聴周波数が発生しないようにする独自の制御機能です。

一般敵に、dc/dc 昇圧コンバータは「真の」昇圧モードでのみ動作できます。これは出力が入力電圧を一定量上回る程度「昇圧」します。TPS61253x デバイスは、パススルー動作の開始と終了をスムーズに遷移できるため (V_{IN} は、昇圧から外れたプリセット値を超える)、異なる動作をします。したがって、コンバータが過剰になる傾向がある入力電圧にさらされているとしても、出力をレギュレーション制限にできるだけ近い値に維持できます。

内部ソフトスタートとループ補償により、設計プロセスが簡素化され、外付け部品の数を最小限に抑えることができます。

7.2 機能ブロック図



7.3 機能説明

7.3.1 スタートアップ

TPS61253x は、スタートアップ時の出力電圧の上昇を制御する内部回路を内蔵しており、大きな突入電流からコンバータを防止します。デバイスが有効になると、ハイサイドの整流スイッチがオンになり、出力コンデンサを直線的に充電します。これはプリチャージ位相と呼ばれます。プリチャージ位相中、出力電流はプリチャージ電流制限 $ILIM_{DC}$ に制限されます。出力電圧が入力電圧に近づくと、プリチャージ位相が終了します。

出力コンデンサが入力電圧に近い値にバイアスされると、デバイスはスイッチングを開始します。これはソフトスタート位相と呼ばれます。ソフトスタート位相では、ソフトスタート電圧を用いて FB ピン電圧を制御し、出力電圧の上昇スロープはソフトスタート電圧スロープに追従します。このデバイスはソフトスタート位相を正常に完了し、公称出力電圧に達すると正常に動作します。

表 7-1. スタートアップ モードの説明

モード	説明	条件
プリチャージ	V_{OUT} はスイッチングなしで直線的にスタートアップします	$V_{OUT} < V_{IN} - 300mV$
昇圧ソフトスタート	V_{OUT} はスイッチング位相でスタートアップします	$V_{OUT_BOOST} \geq V_{OUT} \geq V_{IN} - 300mV$

7.3.2 イネーブルおよびディセーブル

EN ピンを 1.2V (TPS61253A) または 0.9V (TPS61253E および TPS61253F) より高い電圧に設定し、 V_{IN} を UVLO スレッショルドより高く設定すると、デバイスが有効になります。最初に内部リファレンスが起動し、内部アナログ回路がセッティングします。その後、スタートアップ位相が起動し、出力電圧が上昇します。EN ピンがグランドに接続されると、TPS61253x はシャットダウン モードに移行し、デバイスはスイッチングを停止し、内部制御回路がオフになります。

7.3.3 低電圧誤動作防止 (UVLO)

低電圧ロックアウト回路は、過剰な放電によってバッテリ電圧が低くなりすぎた場合に、デバイスが誤動作するのを防ぎます。デバイスは、立ち上がり V_{IN} が低電圧ロックアウト (UVLO) スレッショルドに達した時点で動作を開始し、 V_{IN} が UVLO 立ち下がりスレッショルドを下回ると、コンバータの出力段が無効になります。

7.3.4 電流制限動作

スタートアップ位相中、出力電流はプリチャージ電流制限値に制限されます。この制限値は、[セクション 6.5](#) の $ILIM_{DC}$ として指定されています。

TPS61253x は、通常の昇圧スイッチング位相中にバレー電流検出方式を採用しています。出力負荷が増加すると、サイクル単位のバレー電流制限がトリガされます。[図 7-1](#) に示されているように、電流制限動作に入る前の最大連続出力電流は [式 1](#) で定義できます。

$$I_{OUT_LIM} = (1 - D) \times (I_{VALLEY_LIM} + \frac{1}{2} \Delta I_L) \quad (1)$$

$$D = 1 - \frac{V_{IN} \times \eta}{V_{OUT}} \quad (2)$$

$$\Delta I_L = \frac{V_{IN}}{L} \times \frac{D}{f} \quad (3)$$

ここで、

- I_{OUT_LIM} は出力電流制限で、 I_{VALLEY_LIM} はバレー スイッチング電流制限です
- ΔI_L は、ピークツー ピークのインダクタ電流リップル
- D はデューティサイクル、 f はスイッチング周波数、 η は効率、 L はインダクタです
- V_{OUT} は出力電圧、 V_{IN} は入力電圧です




図 7-1. 電流制限動作

出力電流がさらに増加し、短絡保護スレッショルド（インダクタ電流の標準値 6A）がトリガされると、TPS61253x はヒップモードに移行します。ヒップがトリガされると、デバイスは約 1ms にわたってハイサイド FET をオンにし、プリチャージ電流制限を付けて約 20ms 停止します。短絡状態が存在する場合は、ヒップのオン / オフ サイクルが再度繰り返されます。図 7-2 に、TPS61253x のヒップモードの動作方式を示します。ヒップ定常状態では平均電流と熱ははるかに低下し、短絡が解消されていればデバイスは自動的に回復できます。




図 7-2. ヒップモードの短絡保護

7.3.5 負荷の切り離し

TPS61253x は負荷切り離し機能を備えています。コンバータが無効化されると、出力が電源の入力から切り離されます。バッテリが接続されている場合、この機能はコンバータがオフの間にバッテリが放電されるのを防ぎます。

7.3.6 サーマルシャットダウン

TPS61253x には、内部接合部温度 T_J を監視する温度センサが内蔵されています。接合部温度がスレッショルド（標準値 150°C）を超えると、デバイスはサーマルシャットダウンに移行し、ハイサイドおよびローサイドの FET がオフになります。

す。接合部温度がサーマルシャットダウンの立ち下がりスレッショルド（標準値 130°C）を下回ると、デバイスは動作を再開します。

7.4 デバイスの機能モード

7.4.1 自動 PFM モード

デバイスは、軽負荷時の効率を向上させるために、パワーセーブ モードとパルス周波数変調（自動 PFM）を統合しています。軽負荷動作時には、インダクタのバレー電流によって自動 PFM スレッショルドがトリガされると、デバイスは自動 PFM モード動作に移行します。自動 PFM 動作中は、出力電圧は重負荷の 100.8%（標準値）の電圧に安定化され、スイッチング周波数を低くするためのオフ時間を延長します。バレー電流が自動 PFM スレッショルドを超えると、自動 PFM 動作が行われます。図 7-3 に、自動 PFM 動作の出力電圧動作を示します。




図 7-3. 自動 PFM/PWM モードでの出力電圧

7.4.2 強制 PWM モード

強制 PWM モードでは、TPS61253x は全負荷範囲にわたってスイッチング周波数を一定に維持します。負荷電流が減少すると、内部エラー アンプの出力も低下し、インダクタのピーク電流が下がって入力から出力への供給電力が減少します。たとえ FET を流れる電流が負になっても、ハイサイド FET はオフになりず、スイッチング周波数は重負荷と同じに保たれます。

7.4.3 超音波モード

超音波モードは、無負荷状況に向けて、スイッチング周波数を音響可聴周波数よりも高く維持する独自の制御機能です。超音波モード制御回路はスイッチング周波数を監視し、周波数を 25kHz 以上に維持して可聴帯域を回避します。出力電圧は通常、PWM での動作より 1.6% 高い値になります。図 7-4 に、超音波モード動作の詳細を示します。




図 7-4. 超音波モード動作

7.4.4 パススルー モード

入力電圧が $V_{OUT} + 0.1V$ よりも高く、かつ V_{OUT} が公称出力電圧よりも高い場合、デバイスは自動的にパススルー モードに移行します。パススルー モードでは、ハイサイド FET が完全にオンになり、ローサイド スイッチがオフになります。出力電圧は、インダクタ抵抗とハイサイド FET 抵抗によって生じる降下で、入力に追従します。

8 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 使用上の注意

広い入力電圧範囲で動作する TPS61253x は、拡張電圧範囲でリチウムイオン バッテリにより動作するアプリケーションをサポートしています。低消費電力のアプリケーションを対象としており、バッテリが最低 3V まで放電されても、1500mA までの負荷電流をサポートし、低コストのチップ インダクタとコンデンサを使用できます。TPS61253x は外付け部品が最小限であるため、非常に小さなソリューションを実現できます。小型のインダクタと入力コンデンサを使用して、ソリューション サイズを小さくすることができます。パススルー モードでは、出力電圧は入力電圧にバイアスされます。

8.2 代表的なアプリケーション




図 8-1. 代表的なアプリケーション回路

8.2.1 設計要件

この例では、TPS61253x を使用して 5V 出力の昇圧コンバータを設計します。TPS61253x は、1 セルのリチウムイオン バッテリから電力を供給できます。最小 3V の入力電圧から、最大 1500mA の出力電流を供給できます。シャットダウン中は、バッテリから負荷が完全に切り離されます。

8.2.2 詳細な設計手順

8.2.2.1 WEBENCH® ツールによるカスタム設計

[ここをクリック](#)すると、WEBENCH® Power Designer により、TPS61253x デバイスを使用するカスタム設計を作成できます。

- 最初に、入力電圧 (V_{IN})、出力電圧 (V_{OUT})、出力電流 (I_{OUT}) の要件を入力します。
- オプティマイザのダイヤルを使用して、効率、占有面積、コストなどの主要なパラメータについて設計を最適化します。
- 生成された設計を、テキサス・インスツルメンツが提供する他の方式と比較します。

WEBENCH Power Designer では、カスタマイズされた回路図と部品リストを、リアルタイムの価格と部品の在庫情報と併せて参照できます。

通常、次の操作を実行可能です。

- 電気的なシミュレーションを実行し、重要な波形と回路の性能を確認する
- 熱シミュレーションを実行し、基板の熱特性を把握する
- カスタマイズされた回路図やレイアウトを、一般的な CAD フォーマットで出力する
- 設計のレポートを PDF で印刷し、設計を共有する

WEBENCH ツールの詳細は、www.ti.com/ja-jp/WEBENCH でご覧になれます。

8.2.2.2 インダクタの選択

昇圧コンバータでは通常、変換中にエネルギーを蓄積するために、インダクタと出力コンデンサという 2 つの主要な受動部品が必要です。パワー スイッチを流れる可能性のあるピーク電流よりも大きな飽和電流定格を持つインダクタを選択することを推奨します。

インダクタのピーク電流は、負荷、入力電圧および出力電圧の関数として変化します。これは、式 4 を使って推定できます。

$$I_{L(Peak)} = \frac{V_{IN} \cdot D}{2 \cdot f \cdot L} + \frac{I_{OUT}}{(1-D)} \quad \text{with} \quad D = 1 - \frac{V_{IN} \cdot \eta}{V_{OUT}} \quad (4)$$

飽和電流が不十分なインダクタを選定すると、コンバータ内で過剰なピーク電流が発生する可能性があります。これは最終的にデバイスに損傷を与え、信頼性を低下させる可能性があります。インダクタを選定する際には、インダクタンスに加えて、最大定格電流、直列抵抗、動作温度が重要なパラメータとなります。インダクタの DC 電流定格は、最大入力平均電流よりも（ある程度の余裕をもって）大きくなければなりません。詳細については、式 5 を参照してください。

$$I_{L(DC)} = \frac{V_{OUT}}{V_{IN}} \cdot \frac{1}{\eta} \cdot I_{OUT} \quad (5)$$

TPS61253x シリーズの昇圧コンバータは、 $0.33\mu\text{H} \sim 1.3\mu\text{H}$ の範囲の実効インダクタンスと、 $3.5\mu\text{F} \sim 30\mu\text{F}$ の範囲の実効出力容量で動作させることができます。内部補償は、 $0.56\mu\text{H} \sim 1\mu\text{H}$ のインダクタンスの出力フィルタ、および $5\mu\text{F} \sim 10\mu\text{F}$ の出力キャパシタンスに最適化されています。より大きいまたは小さいインダクタとコンデンサの値は、特定の動作条件に応じてデバイスの性能を最適化するために使用されます。詳細については、セクション 8.2.2.5 を参照してください。

高周波コンバータ アプリケーションでは、効率は本質的にインダクタの AC 抵抗（選択度）の影響を受け、インダクタの DCR 値によっては低下します。高効率動作を実現するには、スイッチング周波数で選択度が 25 を超えるインダクタを選択する際に注意が必要です。インダクタの値を大きくすると RMS 電流は小さくなりますが、過渡応答が低下します。所定の物理的インダクタ サイズに対して、インダクタンスを大きくすると、通常は飽和電流が小さくなります。

コイルの合計損失は、DC 抵抗 $R(DC)$ による損失と、以下の周波数依存成分の両方で構成されます。

- コア材料での損失（特に高いスイッチング周波数での磁気ヒステリシス損失）
- 表皮効果による導体の追加損失（高周波での電流変位）
- 隣接巻線の磁界損失（近接効果）
- 放射損失

以下の異なるサプライヤのインダクタシリーズで、TPS61253x コンバータが使用されています。

表 8-1. インダクター一覧

メーカー ⁽¹⁾	シリーズ	説明	寸法（横 × 縦 × 高さ）
Colicraft	XEL3515-561MEB	$0.56\mu\text{H}$ 、 $21.5\text{m}\Omega$ DCR、 6.5A I_{sat}	$3.2\text{mm} \times 3.5\text{mm} \times 1.5\text{mm}$
Murata	1277AS-H-1R0M = P2	$1\mu\text{H}$ 、 $34\text{m}\Omega$ DCR、 4.6A I_{sat}	$3.2\text{mm} \times 2.5\text{mm} \times 1.2\text{mm}$

(1) セクション 9.1.1 を参照してください。

8.2.2.3 出力コンデンサ

出力コンデンサについては、小さなセラミックコンデンサを IC の VOUT および GND ピンにできる限り近づけて配置することを推奨します。何らかの理由で、大型コンデンサを IC の近くに配置できない場合は、大型コンデンサと並列に小型のセラミックコンデンサを使用することを強く推奨します。この小型コンデンサは、IC の VOUT ピンおよび GND ピンのできるだけ近くに配置してください。推奨される最小出力容量の推定値を求める場合は、式 6 を使用できます。

$$C_{\text{MIN}} = \frac{I_{\text{OUT}} \cdot (V_{\text{OUT}} - V_{\text{IN}})}{f \cdot \Delta V \cdot V_{\text{OUT}}} \quad (6)$$

ここで、

- f はスイッチング周波数で、3.8MHz (標準値)
- ΔV は許容される最大出力リップル

リップル電圧を 25mV に設定した場合、最大 1500mA の負荷に対して最低 7 μ F の実効容量が必要となります。負荷が低い場合やリップルが大きくなる可能性がある場合は、コンデンサを小さくできます。出力コンデンサの ESR により、合計リップルは大きくなります。式 7 を使用して、このリップルの追加成分を計算します

$$V_{\text{ESR}} = I_{\text{OUT}} \cdot R_{\text{ESR}} \quad (7)$$

DC バイアスの影響を考慮して、計算された最小値の 2 倍の値を持つ MLCC コンデンサを使用する必要があります。これは、制御ループの安定性を維持するために必要です。出力コンデンサには、X7R または X5R の誘電体が必要です。Y5V および Z5U 誘電体コンデンサは、温度による容量の大きな変動に加えて、高周波数では抵抗性を示します。最小 ESR に関する追加の要件はありません。より大容量のコンデンサは、出力電圧リップルを低減し、負荷過渡時の出力電圧降下を低減しますが、合計実効出力容量値は 30 μ F を超えないようにする必要があります。

DC バイアス効果: 高コンデンサ セラミックコンデンサは DC バイアス効果を示し、デバイスの実効容量に大きな影響を与えます。したがって、適切なコンデンサの値を非常に注意深く選択する必要があります。パッケージサイズ、電圧定格、および材料の組み合わせによって、定格容量値と実効容量値との間に大きな差が生じます。たとえば、10 μ F X5R 6.3V 0603 MLCC コンデンサは、5V のバイアス電圧条件下では、実効容量が 4 μ F 未満になるのが一般的です。

8.2.2.4 入力コンデンサ

多層セラミックコンデンサは、ESR が極めて低く、占有面積も小さいため、昇圧コンバータの入力デカップリング用に優れた選択肢となります。入力コンデンサは、できる限りデバイスに近づけて配置する必要があります。ほとんどのアプリケーションでは 4.7 μ F の入力コンデンサで十分ですが、入力電流リップルを低減するために、さらに大きな値を制限なしで使用できます。

セラミック入力コンデンサのみを使用する場合には注意が必要です。入力でセラミックコンデンサを使用している場合に、長いワイヤを通して(壁のアダプタなどから)電源を供給すると、出力での負荷ステップにより VIN ピンでリングングが生じる可能性があります。このリングングは出力に結びつき、ループが不安定であると誤判定をしたり、部品の損傷を招くこともあります。そのような状況では、C_{IN} と電源リードの間に追加の「バルク」容量(電解またはタンタル)を配置して、電源リードのインダクタンスと C_{IN} との間で発生する可能性のあるリングングを低減します。

8.2.2.5 ループ安定性のチェック

回路および安定性評価の最初のステップは、定常状態の観点から以下の信号を確認することです:

- スイッチングノード、SW
- インダクタ電流、I_L
- 出力リップル電圧、V_{OUT(AC)}

これらは、スイッチングコンバータの評価時に測定する必要のある基本的な信号です。スイッチング波形に大きなデューティサイクルジッタが見られる場合、あるいは出力電圧やインダクタ電流に発振が発生する場合は、制御ループが不安


定になる可能性があります。これは多くの場合、基板のレイアウト、L-C の組み合わせ、あるいはその両方が原因で発生します。

制御ループの評価の次のステップとして、負荷過渡応答のテストが行われます。負荷過渡が発生してからハイサイド FET がオンになるまでの間、出力コンデンサは負荷が必要とする電流すべてを供給する必要があります。 V_{OUT} は、すぐに $\Delta I_{(LOAD)} \times ESR$ の量だけ変動します。ここで、ESR は C_{OUT} の実効直列抵抗です。 $\Delta I_{(LOAD)}$ は、 C_{OUT} の充電または放電を開始し、レギュレータが V_{OUT} を定常状態の値に戻すために使用する帰還誤差信号を生成します。デバイスが PWM モードで動作している場合、結果は最も理解しやすくなります。

この回復時間中に、 V_{OUT} のセッティングタイム、オーバーシュート、リングギングを監視することができます。これは、コンバータの安定性の評価に有用となります。リングギングがなければ、ループは通常 45 度以上の位相マージンを持ちます。回路のダンピング係数は、温度に依存するいくつかの抵抗パラメータ（例：MOSFET $r_{DS(on)}$ ）に直接関係しているため、入力電圧範囲、負荷電流範囲、温度範囲についてループ安定性解析を行う必要があります。


8.2.2.6 アプリケーション曲線

特に記述のない限り、このセクションは、TPS61253A のテスト結果に基づいています。



8.2.2.6 アプリケーション曲線 (続き)

特に記述のない限り、このセクションは、TPS61253A のテスト結果に基づいています。



8.2.3 システム例

出力電流が $< 1000\text{mA}$ のアプリケーションの場合、出力コンデンサを小さくできる可能性があります。図 8-10 に m、低電流アプリケーションにおける代表的なアプリケーション回路を示します。




図 8-10. 最小出力キャパシタンスの代表的なアプリケーション

8.3 電源に関する推奨事項

電源には、3 セルのアルカリ、NiCd または NiMH、あるいは 1 セルのリチウムイオンまたはリチウムポリマ バッテリを使用できます。入力電源は、TPS61253x の定格に合わせて適切に調整する必要があります。入力電源がデバイスから数インチ以上離れている場合、セラミック バイパスコンデンサに加えてバルク容量の追加が必要になることがあります。47 μF の電解コンデンサまたはタンタルコンデンサが典型的な選択肢です。

8.4 レイアウト

8.4.1 レイアウトのガイドライン

すべてのスイッチング電源において、レイアウトは設計での重要なステップとなります。ピーク電流およびスイッチング周波数が高い場合には、特に重要です。レイアウトが注意深く行われていないと、レギュレータでは EMI 問題だけでなく安定性の問題も生じる場合があります。主要な電流パスおよびパワー グランドには広く短い配線を使用してください。入力コンデンサ、出力コンデンサ、インダクタは、IC のできるだけ近くに配置する必要があります。パワー グランドには共通のグランド ノードを使用し、制御グランドには別のノードを使用して、グランドノイズの影響を最小限に抑えます。これらのグランド ノードは、IC のグランド ピンの近くの任意の場所に接続します。

8.4.2 レイアウト例




図 8-11. 推奨レイアウト

8.4.3 熱に関する注意事項

一般に、低背でファインピッチの表面実装パッケージに IC を実装する場合は、消費電力に特別な注意が必要です。熱結合、エアフロー、追加ヒートシンク、対流面、他の発熱部品の存在など、システムに依存する多くの問題により、所定の部品の消費電力の限界が左右されます。

放熱性能を向上させるための 3 つの基本的な方法を以下に示します。

- PCB 設計による消費電力性能の改善
- PCB コンポーネントの熱結合の改善
- システムへのエアフローの導入

ポータブル機器の電力需要はますます重要になるにつれて、効率、消費電力、ソリューション サイズの間で最良のトレードオフを実現する必要があります。集積化と小型化により接合部温度が大幅に上昇する可能性があり、これが原因でアプリケーションの不具合 (たとえば、早期のサーマル シャットダウン、あるいは考えられる限り最悪の事態ではデバイスの信頼性低下) が発生する可能性があります。

接合部周囲間の熱抵抗は、アプリケーションと基板レイアウトに大きく依存します。高い最大消費電力が存在するアプリケーションでは、基板設計で熱放散の問題に特に注意を払う必要があります。デバイスの動作接合部温度 (T_J) は 125°C 以下に保つ必要があります。

9 デバイスおよびドキュメントのサポート

9.1 デバイス サポート

9.1.1 サード・パーティ製品に関する免責事項

サード・パーティ製品またはサービスに関するテキサス・インスツルメンツの出版物は、単独またはテキサス・インスツルメンツの製品、サービスと一緒に提供される場合に関係なく、サード・パーティ製品またはサービスの適合性に関する是認、サード・パーティ製品またはサービスの是認の表明を意味するものではありません。

9.1.2 開発サポート

9.1.2.1 WEBENCH® ツールによるカスタム設計

[ここをクリック](#)すると、WEBENCH® Power Designer により、TPS61253x デバイスを使用するカスタム設計を作成できます。

- 最初に、入力電圧 (V_{IN})、出力電圧 (V_{OUT})、出力電流 (I_{OUT}) の要件を入力します。
- オプティマイザのダイヤルを使用して、効率、占有面積、コストなどの主要なパラメータについて設計を最適化します。
- 生成された設計を、テキサス・インスツルメンツが提供する他の方式と比較します。

WEBENCH Power Designer では、カスタマイズされた回路図と部品リストを、リアルタイムの価格と部品の在庫情報と併せて参照できます。

通常、次の操作を実行可能です。

- 電気的なシミュレーションを実行し、重要な波形と回路の性能を確認する
- 熱シミュレーションを実行し、基板の熱特性を把握する
- カスタマイズされた回路図やレイアウトを、一般的な CAD フォーマットで出力する
- 設計のレポートを PDF で印刷し、設計を共有する

WEBENCH ツールの詳細は、www.ti.com/ja-jp/WEBENCH でご覧になります。

9.2 ドキュメントのサポート

9.2.1 関連資料

関連資料については、以下を参照してください。

TPS61253AEVM-803 ユーザー ガイド、[SLVUAP5](#)

9.3 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.4 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

9.5 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

9.6 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことをお勧めします。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.7 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision E (June 2023) to Revision F (January 2026)	Page
• TPS61253F デバイスを追加.....	1
• TPS61253F、TPS61253A、TPS61253E、TPS612532A の違いに関する説明を追加.....	1

Changes from Revision D (January 2021) to Revision E (June 2023)	Page
• TPS61253E 初版リリース.....	1

Changes from Revision C (November 2020) to Revision D (January 2021)	Page
• 機能ブロック図に「HS FET」を追加.....	12

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS612532AYFFR	Active	Production	DSBGA (YFF) 9	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 125	2CHI
TPS612532AYFFR.A	Active	Production	DSBGA (YFF) 9	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 125	2CHI
TPS61253AYFFR	Active	Production	DSBGA (YFF) 9	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 85	17NI
TPS61253AYFFR.A	Active	Production	DSBGA (YFF) 9	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 125	17NI
TPS61253AYFFT	Active	Production	DSBGA (YFF) 9	250 SMALL T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 85	17NI
TPS61253AYFFT.A	Active	Production	DSBGA (YFF) 9	250 SMALL T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 125	17NI
TPS61253EYFFR	Active	Production	DSBGA (YFF) 9	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 125	32UH
TPS61253EYFFR.A	Active	Production	DSBGA (YFF) 9	3000 LARGE T&R	Yes	SNAGCU	Level-1-260C-UNLIM	-40 to 125	32UH

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.



⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.


Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


TAPE AND REEL INFORMATION


A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS612532AYFFR	DSBGA	YFF	9	3000	180.0	8.4	1.31	1.41	0.69	4.0	8.0	Q1
TPS61253AYFFR	DSBGA	YFF	9	3000	180.0	8.4	1.31	1.41	0.69	4.0	8.0	Q1
TPS61253AYFFT	DSBGA	YFF	9	250	180.0	8.4	1.31	1.41	0.69	4.0	8.0	Q1
TPS61253EYFFR	DSBGA	YFF	9	3000	180.0	8.4	1.31	1.41	0.69	4.0	8.0	Q1


TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS612532AYFFR	DSBGA	YFF	9	3000	182.0	182.0	20.0
TPS61253AYFFR	DSBGA	YFF	9	3000	182.0	182.0	20.0
TPS61253AYFFT	DSBGA	YFF	9	250	182.0	182.0	20.0
TPS61253EYFFR	DSBGA	YFF	9	3000	182.0	182.0	20.0




PACKAGE OUTLINE

YFF0009



DSBGA - 0.625 mm max height

DIE SIZE BALL GRID ARRAY



D: Max = 1.318 mm, Min = 1.258 mm
E: Max = 1.222 mm, Min = 1.162 mm

4219552/A 05/2016

NOTES:



1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT

YFF0009

DSBGA - 0.625 mm max height

DIE SIZE BALL GRID ARRAY



4219552/A 05/2016

NOTES: (continued)


3. Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints. For more information, see Texas Instruments literature number SNVA009 (www.ti.com/lit/snva009).

EXAMPLE STENCIL DESIGN

YFF0009

DSBGA - 0.625 mm max height

DIE SIZE BALL GRID ARRAY



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE:30X

4219552/A 05/2016

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月