


# Eco-mode™ 搭載、1.5A、60V、降圧型SWIFT™ DC/DCコンバータ

## 特 長

- 入力電圧範囲：3.5V ~ 60V
- 200mΩのハイサイドMOSFET
- パルスをスキップするEco-mode™により軽負荷で高い効率を実現
- 静止時動作電流：116μA
- シャットダウン電流：1.3μA
- スイッチング周波数：300kHz ~ 2.5MHz
- 外部クロックに同期
- 調整可能なスロー・スタート/シーケンシング
- パワー・グッド出力：UV、OV
- 調整可能なUVLO電圧およびヒステリシス
- 内部電圧リファレンス：0.8V
- MSOP10 PowerPAD™ パッケージ
- SwitcherPro™ ソフトウェア・ツールによるサポート (<http://focus.ti.com/docs/toolsw/folders/print/switcherpro.html>)
- SWIFT™ 関連のドキュメントについては、TIのWebサイト<http://www.ti.com/swift>をご覧ください。

## SIMPLIFIED SCHEMATIC



ECO-Mode, PowerPAD, SwitcherPro, SWIFTはテキサス・インスツルメンツの商標です。

この資料は、Texas Instruments Incorporated (TI) が英文で記述した資料を、皆様のご理解の一助として頂くために日本テキサス・インスツルメンツ (日本TI) が英文から和文へ翻訳して作成したものです。資料によっては正規英語版資料の更新に対応していないものがあります。日本TIによる和文資料は、あくまでもTI正規英語版をご理解頂くための補助的参考資料としてご使用下さい。製品のご検討およびご採用にあたりましては必ず正規英語版の最新資料をご確認下さい。TIおよび日本TIは、正規英語版にて更新の情報を提供しているにもかかわらず、更新以前の情報に基づいて発生した問題や障害等につきましては如何なる責任も負いません。

## ア プ リ ケ シ ョ ン

- 12V、24V、48Vの産業用および民生用低電力システム
- アフターマーケット用車載アクセサリ：ビデオ、GPS、エンターテインメント


## 概 要

TPS54160は、ハイサイドMOSFETを内蔵した60V、1.5Aの降圧型レギュレータです。電流モード制御により、外部補償が単純化され、柔軟な部品選択が可能になります。低リップルのパルス・スキップ・モードを使用すると、無負荷でのレギュレーション出力時消費電流を116μAまで低減できます。また、インエーブル・ピンにより、シャットダウン時消費電流を1.3μAまで低減できます。

低電圧ロックアウトは内部で2.5Vに設定されていますが、インエーブル・ピンを使用して高めることもできます。出力電圧のスタートアップ・ランプはスロー・スタート・ピンで制御され、このピンはシーケンシング/トラッキング用にも設定できます。オープン・ドレインのパワー・グッド信号は、出力が公称電圧の93%~107%の範囲内であることを示します。

スイッチング周波数の範囲が広いため、効率および外部部品のサイズを最適化できます。周波数フォールドバックと過熱シャットダウン機能によって、過負荷状態時にデバイスを保護します。

TPS54160は、熱特性が強化された10ピンMSOP PowerPADパッケージで提供されます。





これらのデバイスは、限定的なESD(静電破壊)保護機能を内蔵しています。保存時または取り扱い時に、MOSゲートに対する静電破壊を防止するために、リード線どうしを短絡しておくか、デバイスを導電性のフォームに入れる必要があります。

## 製品情報<sup>(1)</sup>

$T_J$	パッケージ	部品番号 <sup>(2)</sup>
-40 ~ 150	10 Pin MSOP	TPS54160DGQ

(1) 最新のパッケージ情報とご発注情報については、このデータシートの巻末にある「付録：パッケージ・オプション」を参照するか、またはTIのWebサイト([www.ti.com](http://www.ti.com)または[www.tij.co.jp](http://www.tij.co.jp))をご覧ください。

(2) DGQパッケージはテープ/リールでも供給できます。デバイス・タイプの末尾にRを付けてください( すなわち、TPS54160DGQR )。

## 絶対最大定格<sup>(1)</sup>

動作温度範囲内(特に記述のない限り)

		値	単位
Input voltage	VIN	-0.3 ~ 65	V
	EN	-0.3 to 5	
	BOOT	73	
	VSENSE	-0.3 ~ 3	
	COMP	-0.3 ~ 3	
	PWRGD	-0.3 ~ 6	
	SS/TR	-0.3 ~ 3	
	RT/CLK	-0.3 ~ 3.6	
Output voltage	BOOT-PH	8	V
	PH	-0.6 ~ 65	
	PH, 10-ns Transient	-2 ~ 65	
Voltage Difference	PAD to GND	±200	mV
Source current	EN	100	µA
	BOOT	100	mA
	VSENSE	10	µA
	PH	Current Limit	A
	RT/CLK	100	µA
Sink current	VIN	Current Limit	A
	COMP	100	µA
	PWRGD	10	mA
	SS/TR	200	µA
Electrostatic Discharge (HBM) QSS 009-105 (JESD22-A114A)		1	kV
Electrostatic Discharge (CDM) QSS 009-147 (JESD22-C101B.01)		500	V
Operating junction temperature		-40 ~ 150	
Storage temperature		-65 ~ 150	

(1) 絶対最大定格以上のストレスは、致命的なダメージを製品に与えることがあります。これはストレスの定格のみについて示してあり、このデータシートの「推奨動作条件」に示された値を越える状態での本製品の機能動作は含まれていません。  
絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。

## パッケージ定格消費電力(1)

パッケージ	THERMAL IMPEDANCE JUNCTION TO AMBIENT
MSOP	57 /W

(1) テスト・ボードの条件は以下の通りです。

- A. サイズ : 3インチ × 3インチ、2層、厚さ0.062インチ
- B. PCBの上面および底面に重量2オンスの銅配線
- C. デバイス・パッケージ下に6個( 直径13mil )のサーマル・ピア

## 電気的特性

$T_J = -40 \sim 150$  、  $VIN = 3.5V \sim 60V$  ( 特に記述のない限り )

パラメータ	測定条件	最小	標準	最大	単位
SUPPLY VOLTAGE (VIN PIN)					
Operating input voltage		3.5	60	60	V
Internal undervoltage lockout threshold	No voltage hysteresis, rising and falling		2.5	2.5	V
Shutdown supply current	$EN = 0V, 25, 3.5V \leq VIN \leq 60V$	1.3	4	4	$\mu A$
Operating : nonswitching supply current	$VSENSE = 0.83V, VIN = 12V, 25$	116	136	136	
ENABLE AND UVLO (EN PIN)					
Enable threshold voltage	No voltage hysteresis, rising and falling, 25	0.9	1.25	1.55	V
Input current	Enable threshold +50mV		-3.8		$\mu A$
	Enable threshold -50mV		-0.9		
Hysteresis current			-2.9	-2.9	$\mu A$
VOLTAGE REFERENCE					
Voltage reference	$T_J = 25$	0.792	0.8	0.808	V
		0.784	0.8	0.816	
HIGH-SIDE MOSFET					
On-resistance	$VIN = 3.5V, BOOT-PH = 3V$	300			$m\Omega$
	$VIN = 12V, BOOT-PH = 6V$	200	410	410	
ERROR AMPLIFIER					
Input current		50			nA
Error amplifier transconductance ( $g_M$ )	$-2\mu A < I_{COMP} < 2\mu A, V_{COMP} = 1V$		97		$\mu Mhos$
Error amplifier transconductance ( $g_M$ ) during slow start	$-2\mu A < I_{COMP} < 2\mu A, V_{COMP} = 1V, V_{VSENSE} = 0.4V$		26		$\mu Mhos$
Error amplifier dc gain	$V_{VSENSE} = 0.8V$		10,000		V/V
Error amplifier bandwidth			2700		kHz
Error amplifier source/sink	$V_{(COMP)} = 1V, 100mV$ overdrive		±7		$\mu A$
COMP to switch current transconductance			6		A/V
CURRENT LIMIT					
Current limit threshold	$VIN = 12V, T_J = 25$	1.8	2.7	2.7	A
THERMAL SHUTDOWN					
Thermal shutdown			182		


## 電気的特性

$T_J = -40 \sim 150$  、  $VIN = 3.5V \sim 60V$  (特に記述のない限り)

パラメータ	測定条件	最小	標準	最大	単位
TIMING RESISTOR AND EXTERNAL CLOCK (RT/CLK PIN)					
Switching Frequency Range using RT mode		300	2500		kHz
$f_{SW}$	$R_T = 200k\Omega$	450	581	720	kHz
Switching Frequency Range using CLK mode		300	2200		kHz
Minimum CLK input pulse width		40			ns
RT/CLK high threshold		1.9	2.2		V
RT/CLK low threshold		0.5	0.7		V
RT/CLK falling edge to PH rising edge delay	Measured at 500kHz with RT resistor in series	60			ns
PLL lock in time	Measured at 500kHz	100			μs
SLOW START AND TRACKING (SS/TR)					
Charge current	$V_{SS/TR} = 0.4V$	2			μA
SS/TR-to-VSENSE matching	$V_{SS/TR} = 0.4V$	45			mV
SS/TR-to-reference crossover	98% nominal	1.0			V
SS/TR discharge current (overload)	$VSENSE = 0V, V(SS/TR) = 0.4V$	112			μA
SS/TR discharge voltage	$VSENSE = 0V$	54			mV
POWER GOOD (PWRGD PIN)					
$V_{VSENSE}$	VSENSE falling	92%			
	VSENSE rising	94%			
	VSENSE rising	109%			
	VSENSE falling	107%			
Hysteresis	VSENSE falling	2%			
Output high leakage	$VSENSE = VREF, V(PWRGD) = 5.5V, 25$	10			nA
On resistance	$I(PWRGD) = 3mA, VSENSE < 0.79V$	50			Ω
Minimum VIN for defined output	$V(PWRGD) < 0.5V, II(PWRGD) = 100μA$	0.95	1.5		V

# 製品情報


## ピン配置



## ピン機能

名前	番号	ピン	I/O	説明
BOOT	1	BOOT	O	BOOTとPHの間にブートストラップ・コンデンサが必要です。このコンデンサの電圧が出力デバイスに対し必要な最小値を下回った場合、出力はコンデンサがリフレッシュされるまで強制的にオフになります。
COMP	8	COMP	O	誤差増幅器の出力、および出力スイッチ電流コンパレータの入力。このピンに周波数補償部品を接続します。
EN	3	EN	I	イネーブル・ピン、内部ブルアップ電流ソース。ディスエーブルにするには、1.2V未満にプルダウンします。イネーブルにするには、フローティングにします。2つの抵抗を使用して入力低電圧ロックアウトを調整します。
GND	9	GND	-	グランド
PH	10	PH	I	内部ハイサイド・パワーMOSFETのソース。
POWERPAD	11	POWERPAD	-	適切な動作のためには、GNDピンをプリント基板上の露出したパッドに電気的に接続する必要があります。
PWRGD	6	PWRGD	O	過熱シャットダウン、ドロップアウト、過電圧、またはENシャットダウンによって出力電圧が規定値を外れた場合にアサートされる、オープン・ドレイン出力です。
RT/CLK	5	RT/CLK	I	タイミング抵抗および外部クロック。スイッチング周波数を設定するために、このピンとグランドの間に外部抵抗を接続すると、内部アンプによってこのピンが固定電圧に保持されます。このピンをPLLの上限スレッショルドより高くブルアップすると、モード遷移が発生し、ピンは同期入力となります。内部アンプはディスエーブルになり、このピンは内部PLLへのハイ・インピーダンス・クロック入力となります。クロック・エッジが停止すると、内部アンプが再イネーブルされ、モードは抵抗設定機能に戻ります。
SS/TR	4	SS/TR	I	スロースタートおよびトラッキング。このピンに接続する外部コンデンサによって、出力の立ち上がり時間が設定されます。このピンの電圧は内部リファレンスよりも優先されるため、トラッキングおよびシーケンシングにも使用できます。
VIN	2	VIN	I	入力電源電圧、3.5V ~ 60V
VSENSE	7	VSENSE	I	トランスコンダクタンス(gm)誤差増幅器の反転ノード。

## 機能ブロック図



## 代表的特性




图1




图2




图3




图4




图5




图6

## 代表的特性




图7




图8




图9




图10




图11




图12

## 代表的特性




图13




图14




图15




图16




图17










图18

## 代表的特性



## 概要

TPS54160は、ハイサイドNチャネルMOSFETを内蔵した、60V、1.5Aの降圧型(バック)レギュレータです。ラインおよび負荷の過渡状態における性能を向上させるため、定周波数の電流モード制御で動作し、出力容量の低減、外部周波数補償設計の単純化を実現しています。スイッチング周波数の範囲が300kHz～2500kHzと広いため、出力フィルタ部品の選択時に効率およびサイズを最適化できます。スイッチング周波数は、RT/CLKピンからグランドへの抵抗を使用して調整します。RT/CLKピンには内部フェーズ・ロック・ループ(PLL)が備えられ、パワー・スイッチをオンにするタイミングを外部システム・クロックの立ち下がりエッジに同期させることができます。

TPS54160のスタートアップ電圧はデフォルトで約2.5Vです。ENピンの内部プルアップ電流源を使用して、入力低電圧ロックアウト(UVLO)のスレッショルドを2つの外部抵抗により調整可能です。また、このプルアップ電流によってデフォルト状態を設定できます。ENピンがフローティングになると、デバイスが動作します。無負荷で非スイッチング時の動作電流は、116μAです。デバイスがディスエーブル時の消費電流は、1.3μAです。

内蔵の200mΩハイサイドMOSFETにより、1.5Aの連続電流を負荷に供給できる高効率の電源設計が可能になります。TPS54160は、ブート再充電ダイオードを内蔵し、外部部品数を低減できます。内蔵ハイサイドMOSFETのバイアス電圧は、BOOT-PHピン間のコンデンサによって供給されます。このブート・コンデンサ電圧はUVLO回路によって監視され、内部設定されたスレッショルドを下回ると、ハイサイドMOSFETがオフになります。このブートUVLOにより、TPS54160は高いデューティ・サイクルで動作が可能です。出力電圧は、0.8Vのリファレンスと同じ値まで降圧させることができます。

TPS54160はパワー・グッド・コンバレータ(PWRGD)を備え、これはレギュレーション出力電圧が公称出力電圧の92%未満または109%を超えたときにアサートされます。PWRGDピンはオープン・ドレイン出力であり、VSENSEピンの電圧が公称出力電圧の94%～107%の範囲内のときにデアサートされ、プルアップ抵抗を使用した場合には“High”に遷移します。

TPS54160では、OVパワー・グッド・コンバレータを利用して、過度の出力過電圧(OV)を最小限に抑えています。OVコンバレータが作動すると、ハイサイドMOSFETはオフになり、出力電圧が107%を下回るまでオンになりません。

SS/TR(スロー・スタート/トラッキング)ピンを使用すると、突入電流を最小限に抑えたり、パワーアップ時に電源シーケンシングを行ったりできます。スロー・スタート時間を調整するには、このピンに小容量のコンデンサを接続します。電源シーケンシングの要件が重要である場合には、このピンに抵抗デバイダを接続できます。SS/TRピンは、出力のパワーアップ前に放電されます。この放電によって、過熱障害、UVLO障害、またはディスエーブル状態の後に、再起動を繰り返すことが可能になります。

また、TPS54160は、過負荷回路によって過負荷状態時にスロー・スタート・コンデンサを放電します。過負荷回路は、過負荷状態が解消されると、出力を障害電圧から公称レギュレーション電圧へとスロー・スタートさせます。周波数フォールドバック回路により、起動時および過電流障害時にスイッチング周波数が低くなり、インダクタ電流を制御しやすくなります。

## 詳細説明

### 固定周波数PWM制御

TPS54160は、調整可能な固定周波数のピーク電流モード制御を使用します。COMPピンを駆動する誤差増幅器により、出力電圧がVSENSEピンの外付け抵抗を通して内部電圧リファレンスと比較されます。内部発振器により、ハイサイド・パワー・スイッチのオン動作が開始され、誤差増幅器の出力がハイサイド・パワー・スイッチ電流と比較されます。パワー・スイッチ電流がCOMP電圧レベルに達すると、パワー・スイッチがオフになります。出力電流が増加および減少すると、COMPピン電圧も増加および減少します。デバイスではCOMPピン電圧を最大レベルにクランプすることで電流制限を実現しています。また、COMPピンの最小クランプによってEco-mode™を実現しています。

### スロープ補償出力電流

TPS54160は、スイッチ電流信号に補償ランプを追加します。このスロープ補償により、低調波発振を防いでいます。使用可能なピーク・インダクタ電流は、デューティ・サイクルの範囲全体にわたって一定です。

### パルス・スキップEco-mode

TPS54160は、軽負荷電流時にはパルス・スキップEcoモードで動作し、スイッチング損失やゲート駆動損失の低減によって効率を向上させます。出力電圧がレギュレーション範囲内のときに、任意のスイッチング・サイクルの終わりでピーク・スイッチ電流がパルス・スキップ電流スレッショルドを下回っている場合、TPS54160はEcoモードに入るよう設計されています。この電流スレッショルドは、公称COMP電圧(500mV)に対応した電流レベルです。

Eco-modeでは、COMPピンの電圧が500mVにクランプされ、ハイサイドMOSFETがディスエーブルになります。負荷電流または出力電圧がさらに低下しても、COMPピンはこのクランプ電圧レベルを下回りません。

デバイスはスイッチングを停止しているため、出力電圧は低下し始めます。電圧制御ループによって出力電圧の低下が補償されるため、COMPピンの電圧は上昇を開始します。このとき、ハイサイドMOSFETがイネーブルとなり、次のスイッチング・サイクルでスイッチング・パルスが開始されます。ピーク電流は、COMPピンの電圧によって設定されます。出力電圧がレギュレーション値に再上昇した後(図25)、ピーク・スイッチ電流は減少し始め、さらに減少してEcoモード・スレッショルドを下回ると、デバイスは再度Ecoモードに入ります。

Ecoモード動作に関して、TPS54160は(平均電流や負荷電流ではなく)ピーク電流をセンスするため、デバイスがEcoモードに入る負荷電流は出力インダクタ値によって異なります。例えば、図50の回路は、出力電流が約18mAになるとEcoモードに入ります。負荷電流が低く、出力電圧がレギュレーション内のとき、デバイスはスリープ・モードに入り、静止時入力電流はわずか116μAとなります。スリープ・モード中、内部PLLは動作を継続します。軽負荷時にパルス・スキップ・モードで動作している間は、外部クロック信号に同期してスイッチング遷移が行われます。




図25. パルス・スキップ・モードの動作

### 低ドロップアウト動作とブートストラップ電圧(BOOT)

TPS54160にはブート・レギュレータが内蔵され、ハイサイドMOSFETのゲート駆動電圧を提供するために、BOOTピンとPHピンの間に小さなセラミック・コンデンサが必要です。BOOTコンデンサは、ハイサイドMOSFETがオフでローサイド・ダイオードが導通しているときにリフレッシュされます。このセラミック・コンデンサの値は、0.1μFとしてください。温度および電圧に対して安定した特性を持つため、X7RまたはX5Rクラスの誘電体を持つ電圧定格10V以上のセラミック・コンデンサを推奨します。

ドロップ・アウトを改善するため、TPS54160は、BOOT-PHピン間の電圧が2.1V以上であれば、100%のデューティ・サイクルで動作するよう設計されています。BOOT-PH間の電圧が2.1Vを下回ると、UVLO回路によってハイサイドMOSFETがオフになることで、ローサイド・ダイオードが導通してBOOTコンデンサの電荷がリフレッシュされます。BOOTコンデンサからソースされる電源電流は低いため、ハイサイドMOSFETはコンデンサのリフレッシュに必要な時間よりも多くのスイッチング・サイクルにわたってオンに保持でき、結果として、スイッチング・レギュレータの実効的なデューティ・サイクルが大きくなります。

レギュレータのドロップアウト時の実効デューティ・サイクルは、主に、パワーMOSFET、インダクタ抵抗、ローサイド・ダイオード、プリント基板抵抗のそれぞれにおける電圧降下によって影響を受けます。入力電圧が低下し、レギュレータが連続動作モードで動作している状態では、デューティ・サイクルの100%にわたって出力レギュレーションを維持するように、またはBOOT-PH間の電圧が2.1Vを下回るまでの間、ハイサイドMOSFETをオンに保持できます。

軽負荷または無負荷で時間が長くなる最大デューティ・サイクルのアプリケーションでは、注意が必要です。BOOTコンデンサ両端の電圧が2.1VのUVLOスレッショルドを下回ると、ハイサイドMOSFETがオフになりますが、PHピンをプルダウンしてBOOTコンデンサを再充電するほど十分なインダクタ電流

は得られない可能性があります。BOOTコンデンサの電圧が2.1V未満であるため、レギュレータのハイサイドMOSFETはスイッチングを停止します。それにより、入力電圧と出力電圧の差が2.1Vを超えるまで出力コンデンサの電圧は低下し続けます。差が2.1Vを超えてBOOT UVLOスレッショルドを上回ると、デバイスは目的の出力電圧に達するまで再度スイッチングを開始します。この動作状況が、入力電圧または負荷電流が上昇するまで継続します。ENピンの抵抗による可変VIN UVLO機能を使用して、アプリケーションの最小負荷時のBOOT UVLOトリガ条件を上回るようVIN停止電圧を調整することを推奨します。

標準的な3.3Vおよび5V出力アプリケーションでの開始および停止電圧をそれぞれ図26および図27に示します。電圧は負荷電流に対してプロットされています。開始電圧は、1%以内の出力レギュレーションに必要な入力電圧として定義されます。停止電圧は、出力が5%低下するかまたはスイッチングが停止するときの入力電圧として定義されます。

高デューティ・サイクルの状況では、BOOTコンデンサが再充電されて出力のリップル電圧が増加する間、インダクタの電流リップルが増加します。これは、スイッチングが毎サイクル発生するときに、ブート・コンデンサの再充電時間が標準的なハイサイド・オフ時間よりも長いためです。




図26. 3.3Vアプリケーションの開始/停止電圧




図27. 5.0Vアプリケーションの開始/停止電圧

## 誤差増幅器

TPS54160は、誤差増幅器としてトランスコンダクタンス・アンプを内蔵しています。誤差増幅器は、VSENSEの電圧を、SS/TRピンの電圧または内部の0.8V電圧リファレンスのいずれか低い方と比較します。誤差増幅器のトランスコンダクタンス( $gm$ )は、通常動作時には $97\mu\text{A}/\text{V}$ です。スロー・スタート動作時には、トランスコンダクタンスは通常動作時の $gm$ よりずっと低くなります。VSENSEピンの電圧が0.8V未満で、デバイスがSS/TR電圧を使用してレギュレーションを行っている場合、 $gm$ は $25\mu\text{A}/\text{V}$ となります。

COMPピンとグランドとの間に周波数補償部品(コンデンサ、直列抵抗およびコンデンサ)が追加されます。

## 電圧リファレンス

電圧リファレンス・システムは、温度に対し安定なバンドギャップ回路の出力をスケーリングすることで、温度に対して $\pm 2\%$ の高い精度を持つ電圧リファレンスを生成します。

## 出力電圧の調整

出力電圧は、出力ノードとVSENSEピンとの間の抵抗デバイダによって設定されます。公差1%以内のデバイダ抵抗を使用することを推奨します。最初はR2抵抗に $10\text{k}\Omega$ を使用し、式(1)を使ってR1を計算します。軽負荷時の効率を向上させるには、より大きな値の抵抗の使用を検討します。値が大きすぎると、レギュレータがノイズの影響を受けやすくなり、VSENSE入力電流からの電圧誤差が目立つようになります。

$$R1 = R2 \times \left( \frac{V_{out} - 0.8V}{0.8V} \right) \quad (1)$$

## イネーブルおよび低電圧ロックアウトの調整

VINピンの電圧が2.5Vを下回ると、TPS54160はディスエーブルになります。アプリケーションで、より高い値での低電圧ロックアウト(UVLO)を必要とする場合は、図28のようにENピンを使用し、2個の外付け抵抗で入力電圧UVLOを調整します。UVLO調整抵抗の使用は必須ではありませんが、一貫したパワーアップ動作を実現するために強く推奨します。ENピンには $0.9\mu\text{A}$ の内部ブルアップ電流源I1があり、ENピンがフローティングのときにTPS54160が動作するデフォルト状態を提供します。ENピンの電圧が $1.25\text{V}$ を超えると、 $2.9\mu\text{A}$ のヒステリシスIhysが追加されます。この追加電流により、入力電圧のヒステリシスを実現できます。入力電圧の外部ヒステリシスは、式(2)を使って設定します。入力開始電圧は、式(3)を使って設定します。




図28. 調整可能な低電圧ロックアウト(UVLO)

$$R1 = \frac{V_{START} - V_{STOP}}{I_{HYS}} \quad (2)$$

$$R2 = \frac{V_{ENA}}{\frac{V_{START} - V_{ENA}}{R1} + I_1} \quad (3)$$

入力電圧ヒステリシスを追加するもう1つの手法を図29に示します。前の方で抵抗値が高く、より広い電圧ヒステリシスが必要である場合に、この方法を使用できます。抵抗R3は、追加のヒステリシス電流をENピンに供給します。




図29. 追加ヒステリシスの提供

$$R1 = \frac{V_{START} - V_{STOP}}{I_{HYS} + \frac{V_{OUT}}{R3}} \quad (4)$$

$$R2 = \frac{V_{ENA}}{\frac{V_{START} - V_{ENA}}{R1} + I_1 - \frac{V_{ENA}}{R3}} \quad (5)$$

#### スロー・スタート/トラッキング・ピン(SS/TR)

TPS54160では、SS/TRピン電圧または内部電圧リファレンスのいずれか低い方の電圧を電源リファレンス電圧として使用し、それに従って出力のレギュレーションを行います。SS/TR

ピンとグランド間のコンデンサにより、スロー・スタート時間が実装されます。TPS54160には、外部のスロー・スタート・コンデンサを充電する2μAのブルアップ電流源が内蔵されています。スロー・スタート時間(10% ~ 90%)は式(6)で計算されます。電圧リファレンス( $V_{REF}$ )は0.8Vで、スロー・スタート電流( $I_{SS}$ )は2μAです。スロー・スタート・コンデンサは、0.47μF未満、0.47nF以上とする必要があります。

$$C_{ss}(nF) = \frac{T_{ss}(ms) \times I_{ss}(\mu A)}{V_{ref}(V) \times 0.8} \quad (6)$$

パワーアップ時、TPS54160は、適切なパワーアップを保証するために、スロー・スタート・ピンが放電されて40mVを下回るまでスイッチングを開始しません(図30を参照)。

また、通常動作中、VINがUVLOの値を超えるか、ENピンが1.25V未満にブルダウンされるか、または過熱シャットダウン事象が発生した場合、TPS54160はスイッチングを停止し、SS/TRは40mVまで放電される必要があります。

VSENSE電圧は、45mVのオフセットで内部電圧リファレンスの85%までSS/TRピン電圧に追従します。SS/TR電圧が内部リファレンス電圧の85%を上回ると、実効的なシステム・リファレンスがSS/TR電圧から内部電圧リファレンスへと遷移するため、オフセットが増加します(図23を参照)。SS/TR電圧は、1.7Vでクランプされるまで直線的に上昇します。




図30. 起動時のSS/TRピンの動作

#### 過負荷回復回路

TPS54160は、過負荷回復(OLR)回路を備えています。OLR回路は、過負荷状態が解消されると、出力を過負荷電圧から公称レギュレーション電圧へとスロー・スタートさせます。誤差増幅器が障害状態から高電圧状態へと変化すると、OLR回路は100μAの内部ブルダウンを使用して、SS/TRピンをVSENSEピン電圧よりわずかに高い電圧まで放電します。障害状態が解消されると、出力は障害電圧から公称出力電圧へとスロー・スタートします。

## シーケンシング

SS/TR、EN、およびPWRGDピンを使用して、多くの一般的な電源シーケンシング方法を実装できます。他のデバイスのパワーオン・リセット・ピンのオープン・ドレイン出力を使用すれば、シーケンシャルな方法を実装できます。図31に、2個のTPS54160デバイスを使用したシーケンシャルな方法を示します。TPS54160のENピンにパワー・グッドを結合し、1次電源がレギュレーションに達した時点で2次電源をイネーブルにします。必要に応じて、2次電源のENピンに1nFのセラミック・コンデンサを接続することにより、1msのスタートアップ遅延を実現できます。図31の結果を図32に示します。




図31. シーケンシャルなスタートアップ・シーケンスの回路図




図32. ENおよびPWRGDを使用したシーケンシャルスタートアップ




図33. レシオメトリックなスタートアップ・シーケンスの回路図




図34. SS/TRピンの結合によるレシオメトリックなスタートアップ

図33に、SS/TRピンを互いに接続することによるレシオメトリックなスタートアップ・シーケンスの方法を示します。各レギュレータの出力は同時に上昇してレギュレーションに達します。スロー・スタート時間を計算する際には、式(6)でブルアップ電流ソースを2倍にする必要があります。図33の結果を図34に示します。

図35に示すようなR1とR2の抵抗ネットワークを、トラッキングが必要な電源または他の電圧リファレンス源の出力に接続することで、レシオメトリックな同時電源シーケンシングを実装できます。式(7)と式(8)を使用して、Vout1の少し前か少し後、または同時にVout2を開始するようトラッキング抵抗を計算できます。式(9)は、公称出力レギュレーションの95%でのVout1とVout2の電圧差です。

変数deltaVは、同時シーケンシングでは0Vです。スロー・スタート回路のSS/TR - VSENSE間の固有のオフセット(Vssoffset)およびブルアップ電流源(Iss)とトラッキング抵抗によって生成されるオフセットの影響を最小限に抑えるため、VssoffsetおよびIssが変数として式に含まれています。

Vout2がレギュレーションに達したときにVout2の電圧がVout1の電圧よりわずかに大きくなるように、レシオメトリックなスタートアップを設計するには、式(7)~式(9)でdeltaVに負の数を使用します。Vout2がレギュレーションに達したときにVout2がVout1よりわずかに低くなるアプリケーションでは、式(9)は正の数となります。

EN、UVLO、または過熱シャットダウン障害後には、起動前にSS/TRピンを40mV未満にプルダウンする必要があるため、デバイスが障害後に確実に再起動できるようトラッキング抵抗を慎重に選択する必要があります。デバイスが障害から回復できるようにするには、式7で計算されるR1の値が式(10)の計算値よりも大きくなる必要があります。

SS/TRの電圧が公称リファレンス電圧の85%を超えると、スロー・スタート回路がレギュレーション・リファレンスを徐々に内部電圧リファレンスへと移行させ、Vssoffsetが大きくなります。図23に示すように、内部電圧リファレンスへと完全に移行するには、SS/TRピンの電圧が1.3Vより大きくなる必要があります。

$$R1 = \frac{Vout2 + deltaV}{VREF} \times \frac{Vssoffset}{Iss} \quad (7)$$

$$R2 = \frac{VREF \times R1}{Vout2 + deltaV - VREF} \quad (8)$$

$$deltaV = Vout1 - Vout2 \quad (9)$$

$$R1 > 2800 \times Vout1 - 180 \times deltaV \quad (10)$$




図35. レシオメトリックな同時スタートアップ・シーケンスの回路図




図36. トラッキング抵抗によるレシオメトリックなスタートアップ




図38. トラッキング抵抗による同時スタートアップ




図37. トラッキング抵抗によるレシオメトリックなスタートアップ

### 一定のスイッチング周波数、およびタイミング抵抗 (RT/CLKピン)

TPS54160のスイッチング周波数は、RT/CLKピンに抵抗を接続することで、約300kHz ~ 2500kHzという広い範囲にわたって調整可能です。RT/CLKピンの電圧は標準で0.5Vであり、スイッチング周波数を設定するにはグランドとの間に抵抗を接続する必要があります。特定のスイッチング周波数に対するタイミング抵抗を決定するには、式(11)を用いるか、図39または図40の曲線を使用します。ソリューション・サイズを小さくするには、一般にスイッチング周波数をできるだけ高く設定しますが、電源効率、最大入力電圧、および最小制御可能オン時間の間でトレードオフを考慮する必要があります。

最小制御可能オン時間は標準で130nsであり、これによって最大動作入力電圧が制限されます。

最大スイッチング周波数は、周波数シフト回路によっても制限されます。最大スイッチング周波数については、以下で詳しく説明します。

$$RT \text{ (kOhm)} = \frac{206033}{f_{SW} \text{ (kHz)}^{1.0888}} \quad (11)$$




図39. 高周波数レンジRT




図40. 低周波数レンジRT

## 過電流保護および周波数シフト

TPS54160は、電流モード制御を実装し、COMPピンの電圧を使用してハイサイドMOSFETをサイクル毎にオフすることができます。各サイクルで、スイッチ電流とCOMPピン電圧が比較されます。ピーク・スイッチ電流がCOMP電圧と交差すると、ハイサイド・スイッチがオフになります。過電流状態で出力電圧が低下すると、誤差増幅器によってCOMPピンが“High”になり、スイッチ電流が増加します。誤差増幅器の出力は内部でクランプされ、スイッチ電流の制限として機能します。

高い入力電圧での最大動作スイッチング周波数を高めるために、TPS54160では周波数シフトを実装しています。VSENSEピンの電圧が0Vから0.8Vに上昇する際、スイッチング周波数は8、4、2、および1で分周されます。

デバイスではデジタル周波数シフトを実装することで、通常動作時および障害状態時に外部クロックとの同期を可能にしています。スイッチング周波数は8分周のみが可能なため、デバイスが動作しながら周波数シフト保護も得られる最大の入力電圧制限が存在します。

短絡発生時(特に、高入力電圧アプリケーションの場合)には、制御ループに有限の最小制御可能オン時間が存在し、出力は低電圧となります。スイッチのオン時間中は、高い入力電圧と最小オン時間により、インダクタ電流がピーク電流制限まで上昇します。スイッチのオフ時間中は、インダクタは通常、上昇したのと同じ分だけ下降するために十分なオフ時間と出力電圧を得られません。周波数シフトにより、オフ時間が実効的に増加するため、電流の下降が可能となります。

## スイッチング周波数の選択

選択されるスイッチング周波数は、式(12)と式(13)の2つの値のうち小さい方の値となる必要があります。式(12)は、最小制御可能オン時間によって設定される最大スイッチング周波数制限です。スイッチング周波数をこの値以上に設定すると、レギュレータがスイッチング・パルスをスキップします。

式(13)は、周波数シフト保護によって設定される最大スイッチング周波数制限です。高い入力電圧で十分な出力短絡保護を実現するには、スイッチング周波数をfsw(maxshift)より小さく設定する必要があります。式(13)で最大スイッチング周波数を計算するには、出力電圧が公称電圧から0Vまで減少する際に、周波数シフトに対応してfdiv整数が1から8まで増加することを考慮に入れる必要があります。

図41では、実線が周波数シフトに関する標準の安全動作領域を示し、出力電圧は0Vと仮定し、インダクタの抵抗が0.1Ω、FETのオン抵抗が0.2Ω、ダイオードの電圧降下が0.5Vです。点線は、パルスのスキップを避けるための最大スイッチング周波数です。これらの式をスプレッドシートまたは他のソフトウェアに入力するか、またはSwitcherPro設計ソフトウェアを使用してスイッチング周波数を決定します。

$$f_{SW(max\ skip)} = \left( \frac{1}{t_{ON}} \right) \times \left( \frac{(I_L \times R_{dc} + V_{OUT} + V_d)}{(V_{IN} - I_L \times R_{hs} + V_d)} \right) \quad (12)$$

$$f_{SW(hift)} = \frac{f_{div}}{t_{ON}} \times \left( \frac{(I_L \times R_{dc} + V_{OUTSC} + V_d)}{(V_{IN} - I_L \times R_{hs} + V_d)} \right) \quad (13)$$

$I_L$	インダクタ電流
$R_{dc}$	インダクタ抵抗
$V_{IN}$	最大入力電圧
$V_{OUT}$	出力電圧
$V_{OUTSC}$	短絡時の出力電圧
$V_d$	ダイオードの電圧降下
$R_{DS(on)}$	スイッチのオン抵抗
$t_{ON}$	制御可能オン時間
$f_{div}$	分周数(1、2、4、または8)




図41. 最大スイッチング周波数 vs 入力電圧

### RT/CLKピンとのインターフェイス方法

RT/CLKピンを使用して、レギュレータを外部システム・クロックに同期させることができます。同期機能を実装するには、図42に示す回路ネットワークを通してRT/CLKピンに方形波を接続します。方形波の振幅はRT/CLKピン上で0.5V未満および2.2V以上で遷移する必要があります、オン時間が40ns以上、オフ時間が40ns以上となる必要があります。同期周波数範囲は300kHz ~ 2200kHzです。PHの立ち上がりエッジは、RT/CLKピン信号の立ち下がりエッジに同期します。外部同期回路は、同期信号がオフになったときにRT/CLKピンとグランドの間にデフォルトの周波数設定抵抗が接続されるよう設計される必要があります。図42に示すような周波数設定抵抗を50Ωの抵抗を介してグランドに接続することを推奨します。この抵抗により、スイッチング周波数が外部CLK周波数に近い値に設定される必要があります。同期信号は10pFのセラミック・コンデンサを通してRT/CLKピンおよび4kΩ直列抵抗にAC結合することを推奨します。この直列抵抗により、重負荷アプリケーションで外部クロックと同期する場合に、および同期からRTモードに遷移するアプリケーションで、PHジッタが低減されます。CLKがCLKスレッショルドを最初に超えたときに、デバイスはRT抵抗周波数からPLLモードへと切り替わります。PLLが外部信号へのロックを開始すると、内部の0.5V電圧源が切り離され、CLKピンがハイ・インピーダンスになります。レギュレータはPLLを備えているため、スイッチング周波数は外部抵抗で設定された周波数よりも高くまたは低くできます。デバイスは抵抗モードからPLLモードに遷移した後、PLLが100ミリ秒以内に

CLK周波数にロックするまで、スイッチング周波数を上昇または下降させます。

デバイスがPLLモードから抵抗モードに遷移すると、スイッチング周波数がCLK周波数から150kHzへとスローダウンした後、0.5Vの電圧が再印加され、抵抗によりスイッチング周波数が設定されます。VSENSEピンの電圧が0Vから0.8Vに上昇する際、スイッチング周波数は8、4、2、および1で分周されます。デバイスではデジタル周波数シフトを実装することで、通常動作時および障害状態時に外部クロックとの同期を可能にしています。図43、図44、および図45に、連続導通モード(ccm)、不連続導通モード(dcm)、およびパルス・スキップ・モード(psm)での外部システム・クロックとの同期を示します。




図42. システム・クロックとの同期




図43. ccmでの同期プロット




図45. PSMでの同期プロット




図44. dcmでの同期プロット

### パワー・グッド(PWRGDピン)

PWRGDピンは、オープン・ドレイン出力です。VSENSEピンが内部電圧リファレンスの94% ~ 107%になると、PWRGDピンはデアサートされてフローティングになります。5.5V未満の電圧源に対して10 ~ 100kΩのプルアップ抵抗を使用することを推奨します。VIN入力電圧が1.5Vを超えると、PWRGDは、電流シンク能力は低いですが有効となります。VIN入力電圧が3Vに近づくと、PWRGDの電流シンク能力は最大になります。

VSENSEが公称入力リファレンス電圧の92%を下回るか、または109%を上回ると、PWRGDピンは“Low”になります。また、UVLOまたは過熱シャットダウンがアサートされるか、ENピンが“Low”になった場合にも、PWRGDは“Low”になります。

## 過電圧過渡保護

TPS54160には、出力容量の低い電源設計で、出力障害状態や強い無負荷過渡事象からの回復時に電圧オーバーシュートを最小限に抑える、過電圧過渡保護(OVTP)回路が備えられています。例えば、電源出力が過負荷となった場合、誤差増幅器によって実際の出力電圧が内部リファレンス電圧と比較されます。VSENSEピンの電圧が内部リファレンス電圧よりも一定時間にわたって低くなった場合、誤差増幅器の出力が高い電圧にクランプされます。これにより、最大出力電流が要求されます。この状態が解消されると、レギュレータの出力が上昇し、誤差増幅器の出力は定常状態のデューティ・サイクルに遷移します。一部のアプリケーションでは、電源出力の電圧が誤差増幅器の出力よりも速く応答する場合があり、これは実際、出力のオーバーシュートにつながる可能性があります。OVTP機能では、値の小さい出力コンデンサの使用時に、VSENSEピンの電圧を内部電圧リファレンスの109%であるOVTPスレッショルドと比較する回路を実装することにより、出力のオーバーシュートを最小限に抑えます。VSENSEピンの電圧がOVTPスレッショルドより高い場合は、ハイサイドMOSFETがディスエーブルになり、出力に電流が流れるのを防いで、出力オーバーシュートを抑えます。VSENSE電圧がOVTPスレッショルドを下回ると、次のクロック・サイクルでハイサイドMOSFETがオンになります。

## 過熱シャットダウン

TPS54160は、接合部温度が182°Cを超えた場合にデバイス自身を保護する、過熱シャットダウン機能を内蔵しています。接合部温度が過熱トリップ・スレッショルドを超えると、デバイスのスイッチングが強制的に停止されます。接合部温度が182°Cを下回ると、デバイスはSS/TRピンを放電して電源投入シーケンスを再び開始します。

## ループ応答の小信号モデル

図46に、周波数応答と動的負荷応答をチェックするために回路シミュレーション・プログラムでモデル化できる、TPS54160制御ループの等価モデルを示します。誤差増幅器は、 $gm_{EA}$ が97 $\mu$ A/Vのトランスコンダクタンス・アンプです。この誤差増幅器は、理想的な電圧制御電流源を使用してモデル化できます。抵抗 $R_o$ およびコンデンサ $C_o$ により、増幅器の開ループ・ゲインと周波数応答がモデル化されます。ノードaとbの間の1mVのAC電圧源は、周波数応答測定のために制御ループを実質的に分断します。c/aのプロットにより、周波数補償の小信号応答が示されます。a/bのプロットにより、ループ全体の小信号応答が示されます。時間ドメイン分析で適切な負荷ステップ振幅およびステップ・レートを持つ電流源を、 $R_L$ の代わりに使用すれば、動的ループ応答をチェックできます。この等価モデルは、連続導通モードの設計に対してのみ有効です。




図46. ループ応答の小信号モデル

## ピーク電流モード制御の単純な小信号モデル

図47に、周波数補償の設計方法を理解するために使用できる、単純な小信号モデルを示します。TPS54160の電源段は、出力コンデンサおよび負荷抵抗に電流を供給する電圧制御電流源（デューティ・サイクル変調器）として近似できます。制御-出力間の伝達関数は式(14)に示され、DCゲイン、1つの支配的な極、および1つのESRゼロで構成されます。スイッチ電流の変化とCOMPピン電圧（図46のノードc）の変化との比が、電源段のトランスコンダクタンスです。TPS54160の $gm_{ps}$ は6A/Vです。電源段周波数応答の低周波ゲインは、式(15)に示すように、トランスコンダクタンスと負荷抵抗の積です。

負荷電流が増加または減少すると、低周波ゲインはそれぞれ減少または増加します。この負荷に対する変化は一見問題となりそうですが、幸い、支配的な極は負荷電流とともに移動します（式(16)を参照）。それらの組み合わせによる効果は、図47の右側に点線で示されています。負荷電流が減少すると、ゲインが増加して極周波数が低下するため、負荷状態の変化に対して0dBクロスオーバー周波数は一定に保たれ、周波数補償の設計が容易になります。選択する出力コンデンサの種類によって、ESRゼロが周波数補償設計に大きな影響を与えるかどうかが決まります。ESRの高いアルミ電解コンデンサを使用すると、低周波では位相マージンがESRゼロから増加するため、ループ全体の安定化に必要な周波数補償部品の数が少なくて済む可能性があります（式(17)を参照）。




図47. ピーク電流モード制御の単純な小信号モデルおよび周波数応答

$$\frac{V_{OUT}}{V_C} = Adc \times \frac{\left(1 + \frac{s}{2\pi \times f_Z}\right)}{\left(1 + \frac{s}{2\pi \times f_P}\right)} \quad (14)$$

$$Adc = gm_{ps} \times R_L \quad (15)$$

$$f_P = \frac{1}{C_{OUT} \times R_L \times 2\pi} \quad (16)$$

$$f_Z = \frac{1}{C_{OUT} \times R_{ESR} \times 2\pi} \quad (17)$$

## 周波数補償の小信号モデル

TPS54160では、誤差増幅器にトランスコンダクタンス・アンプを使用し、一般的に使用される周波数補償回路のうち3つを標準でサポートしています。タイプ2A、タイプ2B、およびタイプ1の補償回路を図48に示します。タイプ2の回路は、低ESRの出力コンデンサを使用した高帯域電源設計で実装されるのが最も一般的です。タイプ1の回路は、高ESRのアルミ電解コンデンサまたはタンタル・コンデンサを使用した電源設計で用いられます。式(18)および式(19)は、増幅器の周波数応答を図48の小信号モデルにどのように関連付けるかを示しています。開ループ・ゲインおよび帯域幅は、図48の $R_O$ および $C_O$ を使用してモデル化されます。低ESRの出力コンデンサとともにタイプ2Aネットワークを使用した設計例については、「アプリケーション情報」を参照してください。

式(18)～式(27)は、所望の方法を用いて補償を行う方への参考として記載しています。規定の方法を使用する場合には、「アプリケーション情報」で説明する方法に従うか、またはスイッチング情報を使用してください。




図48. 周波数補償の種類




図49. タイプ2Aおよびタイプ2B周波数補償の周波数応答

$$R_O = \frac{A_{ol}(V/V)}{gm_{ea}} \quad (18)$$

$$C_{OUT} = \frac{gm_{ea}}{2\pi \times BW \text{ (Hz)}} \quad (19)$$

$$EA = A_0 \times \frac{\left(1 + \frac{s}{2\pi \times f_{Z1}}\right)}{\left(1 + \frac{s}{2\pi \times f_{P1}}\right) \times \left(1 + \frac{s}{2\pi \times f_{P2}}\right)} \quad (20)$$

$$A_0 = gm_{ea} \times R_O \times \frac{R_2}{R_1 + R_2} \quad (21)$$

$$A_1 = gm_{ea} \times R_O \parallel R_3 \times \frac{R_2}{R_1 + R_2} \quad (22)$$

$$P_1 = \frac{1}{2\pi \times R_O \times C_1} \quad (23)$$

$$Z_1 = \frac{1}{2\pi \times R_3 \times C_1} \quad (24)$$

$$P_2 = \frac{1}{2\pi \times R_3 \parallel R \times (C_2 + C_{OUT})} \text{ type 2a} \quad (25)$$

$$P_2 = \frac{1}{2\pi \times R_3 \parallel R \times C_{OUT}} \text{ type 2b} \quad (26)$$

$$P_2 = \frac{1}{2\pi \times R \times (C_2 + C_{OUT})} \text{ type 1} \quad (27)$$

# アプリケーション情報

## 設計ガイド - ステップ毎の設計手順

この例では、セラミック出力コンデンサを使用した高周波スイッチング・レギュレータ設計の詳細を示します。設計プロセスを開始するには、いくつかのパラメータがわかっている必要があります。これらのパラメータは一般に、システム・レベルで決定されます。この例では、以下に示す既知のパラメータを使用して開始します。

出力電圧	3.3V
過渡応答、0 ~ 1.5Aの負荷ステップ	$\Delta V_{out} = 4\%$
最大出力電流	1.5A
入力電圧	12V公称、8V ~ 18V
出力電圧リップル	< 33mV <sub>pp</sub>
開始入力電圧(立ち上がりVIN)	7.25V
停止入力電圧(立ち下がりVIN)	6.25V

## スイッチング周波数の選択

最初の手順は、レギュレータのスイッチング周波数を決定することです。一般に、ユーザーは可能な限り高いスイッチング周波数を選択します。それによってソリューション・サイズを最小にできるからです。高いスイッチング周波数では、低周波数でスイッチングする電源と比較して、低い値のインダクタと小さな出力コンデンサを使用できます。選択可能なスイッチ

ング周波数は、内部パワー・スイッチの最小オン時間、入力電圧と出力電圧、および周波数シフト制限によって制限されます。

レギュレータの最大スイッチング周波数を求めるには、式(12)と式(13)を使用し、2つの式のうち小さい方の値を選択します。これらの値よりも高いスイッチング周波数を使用すると、パルスのスキップが発生したり、短絡時に過電流保護が機能しなかったりします。

TPS54160での標準の最小オン時間 $t_{onmin}$ は130nsです。この例では、出力電圧が3.3Vで最大入力電圧が18Vであるため、式(12)でインダクタ抵抗、オン抵抗、およびダイオード電圧を含めると、最大1600kHzのスイッチング周波数を設定できます。設計で短絡発生時に過電流暴走が問題とならないようにするには、式(13)または図41の実線の曲線を使用して最大スイッチング周波数を決定します。18Vに対していくらかのマージンを考慮し、最大入力電圧を20V、ダイオード電圧を0.5V、インダクタ抵抗を100mΩ、スイッチ抵抗を200mΩ、出力電流を2.7Aと仮定すると、最大スイッチング周波数は約2500kHzとなります。

2つの値のうち小さい方を選択し、多少の余裕を取って、1200kHzのスイッチング周波数を使用します。特定のスイッチング周波数に対するタイミング抵抗を決定するには、式(11)を用いるか、図39の曲線を使用します。

スイッチング周波数は、図50に示される抵抗 $R_t$ によって設定されます。




図50. UVLOを調整した高周波の3.3V出力電源設計

## 出力インダクタの選択( $L_O$ )

出力インダクタの最小値を計算するには、式(28)を使用します。

$K_{IND}$ は、最大出力電流を基準としたインダクタ・リップル電流の大きさを表す係数です。

インダクタ・リップル電流は、出力コンデンサによってフィルタリングされます。したがって、大きなインダクタ・リップル電流を選択すると、それ以上のリップル電流定格を持つ出力コンデンサが必要となるため、出力コンデンサの選択に影響が及ぼします。一般に、インダクタ・リップル値は設計者の裁量で決定しますが、以下のガイドラインに従うことができます。

セラミックなどの低ESR出力コンデンサを使用した設計では、最大 $K_{IND} = 0.3$ の値を使用できます。よりESRの高い出力コンデンサを使用する場合は、 $K_{IND} = 0.2$ が適切です。インダクタ・リップル電流はPWM制御システムの一部であるため、信頼性の高い動作のためにはインダクタ・リップル電流が常に100mAを上回っている必要があります。入力電圧範囲の広いレギュレータでは、大きい側でインダクタ・リップル電流を選択するのが最善です。これにより、最小の入力電圧でもインダクタが適度なリップル電流を持つことができます。

この設計例では、 $K_{IND} = 0.2$ を使用し、最小インダクタ値は7.6 $\mu$ Hと計算されます。この設計では、最も近い標準値として10 $\mu$ Hが選択されています。出力フィルタ・インダクタについては、RMS電流および飽和電流の定格を超えないことが重要です。RMSおよびピーク・インダクタ電流は、式(30)および式(31)で求めることができます。

この設計では、RMSインダクタ電流は1.506A、ピーク・インダクタ電流は1.62Aです。選択したインダクタは、MSS6132-103です。このインダクタの飽和電流定格は1.64A、RMS電流定格は1.9Aです。

一連の式で示されるように、リップル電流が小さいとレギュレータの出力電圧リップルが減少しますが、より大きなインダクタンスが必要になります。より大きなリップル電流を選択するとレギュレータの出力電圧リップルが増加しますが、インダクタンスの値が小さく済みます。

インダクタを流れる電流は、インダクタ・リップル電流 + 出力電流です。パワーアップ時、障害発生時、または負荷過渡状態では、インダクタ電流が上記で計算されたピーク・インダクタ電流レベルを超えて増加する場合があります。過渡状態では、インダクタ電流がデバイスのスイッチ電流制限まで増加する場合があります。この理由により、最も保守的なアプローチは、ピーク・インダクタ電流ではなく、スイッチ電流制限以上の飽和電流定格を持つインダクタを指定することです。

$$L_O \min = \frac{V_{in\max} - V_{out}}{I_O \times K_{IND}} \times \frac{V_{out}}{V_{in\max} \times f_{sw}} \quad (28)$$

$$I_{RIPPLE} \leq I_O \times K_{IND} \quad (29)$$

$$I_{L(rms)} = \sqrt{(I_O)^2 + \frac{1}{12} \times \left( \frac{V_{out} \times (V_{in\max} - V_{out})}{V_{in\max} \times L_O \times f_{sw}} \right)^2} \quad (30)$$

$$I_{Lpeak} = I_{out} + \frac{I_{ripple}}{2} \quad (31)$$

## 出力コンデンサ

出力コンデンサ値の選択については、3つの主要な考慮事項があります。出力コンデンサは、変調器の極、出力電圧リップル、および負荷電流の大きな変化に対するレギュレータの応答を決定します。出力容量は、これら3つの条件のうち最も厳しいものに基づいて選択する必要があります。

最初の条件は、負荷電流の大きな変化に対して求められる応答です。レギュレータが電流を供給できないときには、出力コンデンサが負荷に電流を供給する必要があります。この状況は、レギュレータに対して保持時間要件があり、入力電力の停止後に指定された時間だけ、出力コンデンサが出力電圧を特定のレベルより高く保持する必要がある場合に発生します。また、無負荷から全負荷への遷移時など、負荷の電流需要に大きく高速な変化が発生した場合、レギュレータは一時的に十分な出力電流を供給できなくなります。通常、レギュレータでは、制御ループが負荷電流および出力電圧の変化を検知して、その変化に合わせてデューティ・サイクルを調整するまでに、2クロック・サイクル以上を必要とします。出力コンデンサの大きさは、制御ループが負荷の変化に応答するまでの間、負荷に追加の電流を供給できるように決定する必要があります。出力容量は、出力電圧の降下を許容範囲内に抑えながら、2クロック・サイクルにわたって電流の差分を供給するのに十分な大きさでなければなりません。そのために必要な最小の出力容量を式(32)に示します。

ここで、 $\Delta I_{out}$ は出力電流の変化、 $f_{sw}$ はレギュレータのスイッチング周波数、 $\Delta V_{out}$ は出力電圧の許容される変化です。この例では、負荷過渡応答が、0A(無負荷)から1.5A(全負荷)までの負荷ステップに対する $V_{out}$ の4%の変化と指定されています。この例では、 $\Delta I_{out} = 1.5 - 0 = 1.5A$ 、および $\Delta V_{out} = 0.04 \times 3.3 = 0.132V$ です。これらの値を使用して、18.9 $\mu$ Fの最小容量が得られます。この値は、出力電圧の変化について出力コンデンサのESRを考慮していません。セラミック・コンデンサの場合、ESRは通常十分に小さいため、この計算では無視できます。アルミ電解コンデンサおよびタンタル・コンデンサの場合は、ESRが比較的高いので考慮に入れる必要があります。

レギュレータのキャッチ・ダイオードは電流をシンクできないため、負荷電流が急速に減少すると、インダクタに蓄積されたエネルギーによって出力電圧にオーバーシュートが発生します(図51を参照)。また、出力コンデンサは、高負荷電流から低負荷電流への遷移時に、インダクタに蓄積されたエネルギーを吸収できるだけの容量を持つ必要があります。出力コンデンサに蓄積された余分なエネルギーにより、コンデンサの電圧は上昇します。コンデンサの容量は、これらの過渡期間中に所定の出力電圧を保持できるような大きさでなければいけません。出力電圧オーバーシュートを所定の値に保持するための最小容量は式(33)で計算します。ここで、 $L$ はインダクタの値、 $I_{OH}$ は重負荷時の出力電流、 $I_{OL}$ は軽負荷時の出力電流、 $V_f$ は最終的なピーク出力電圧、 $V_i$ はコンデンサ電圧の初期値です。この例では、ワーストケースの負荷ステップは1.5Aから0Aです。この負荷遷移中は出力電圧が上昇し、仕様に規定された最大値は出力電圧の4%です。これにより、 $V_f = 1.04 \times 3.3 = 3.432$ となります。 $V_i$ はコンデンサ電圧の初期値であり、これは公称出力電圧の3.3Vです。式(33)にこれらの値を使用すると、25.3μFの最小容量が得られます。

式(34)は、出力電圧リップル仕様を満足するために必要な最小の出力容量を計算します。ここで、 $f_{sw}$ はスイッチング周波数、 $V_{ripple}$ は最大許容出力電圧リップル、 $I_{ripple}$ はインダクタ・リップル電流です。式(35)により、0.7μFが得られます。

式(35)は、出力電圧リップル仕様を満足するために出力コンデンサに許容される最大ESRを計算します。式(35)より、ESRは144mΩ未満とする必要があります。

無負荷過渡状態中に出力電圧のレギュレーションを維持するための、出力コンデンサに対する最も厳しい条件は、25.3μFの容量です。

エージング、温度、およびDCバイアスに対して、追加の容量ディレーティングを考慮する必要があるため、この最小値は増加します。この例では、5mΩのESRを持つ47μF/6.3VのX7Rセラミック・コンデンサが使用されます。

一般に、コンデンサでは、障害や過熱を発生させずに処理できるリップル電流の大きさに制限があります。インダクタ・リップル電流に対して対応可能な出力コンデンサを指定する必要があります。一部のコンデンサのデータ・シートでは、最大リップル電流の2乗平均平方根(RMS)値が指定されています。出力コンデンサで処理できる必要のあるRMSリップル電流値は、式(36)で計算できます。このアプリケーションでは、式(36)により66mAが得られます。

$$C_{out} > \frac{2 \times \Delta I_{out}}{f_{sw} \times \Delta V_{out}} \quad (32)$$

$$C_{out} > L_o \times \frac{(I_{oh}^2 - I_{ol}^2)}{(V_f^2 - V_i^2)} \quad (33)$$

$$C_{out} > \frac{1}{8 \times f_{sw}} \times \frac{1}{\frac{V_{ORIPPLE}}{I_{RIPPLE}}} \quad (34)$$

$$R_{ESR} < \frac{V_{ORIPPLE}}{I_{RIPPLE}} \quad (35)$$

$$I_{corms} = \frac{V_{out} \times (V_{in \ max} - V_{out})}{\sqrt{12} \times V_{in \ max} \times L_o \times f_{sw}} \quad (36)$$

## キャッチ・ダイオード

TPS54160では、PHピンとGNDの間に外付けのキャッチ・ダイオードが必要です。選択するダイオードは、 $V_{in \ max}$ 以上の逆方向電圧定格を持つ必要があります。ダイオードのピーク電流定格は、最大インダクタ電流よりも大きくなればなりません。また、順方向電圧は低い必要があります。ショットキー・ダイオードは順方向電圧が低いため、一般にキャッチ・ダイオードとして優れた選択肢となります。ダイオードの順方向電圧が低いほど、レギュレータの効率は高くなります。

一般に、ダイオードの電圧および電流定格が高いと、順方向電圧は高くなります。設計例の入力電圧は最大18Vなので、逆方向電圧が最低20Vであるダイオードを選択します。

この設計例では、順方向電圧の低いB220Aショットキー・ダイオードを選択します。このダイオードは、小さなデバイスよりも優れた熱特性を持つ大きなパッケージ・サイズで提供されています。B220Aの標準順方向電圧は0.50Vです。

また、このダイオードは、適切な電力定格を持つ必要があります。このダイオードは、内部パワー・スイッチのオフ時間中に出力電流を導通させます。内部スイッチのオフ時間は、最大入力電圧、出力電圧、およびスイッチング周波数の関数です。オフ時間中の出力電流とダイオードの順方向電圧の積が、ダイオードの導通損失に等しくなります。高いスイッチ周波数では、ダイオードのAC損失を考慮に入れる必要があります。ダイオードのAC損失は、接合部容量の充放電および逆方向回復によって生じます。ダイオードの合計の電力損失(導通損失 + AC損失)は、式(37)で求められます。

B220Aの接合部容量は120pFです。式(37)により、選択するダイオードの損失は0.632Wです。この電力損失により、実装手法に応じて、入力電圧が18Vおよび負荷電流が1.5Aのときに16の温度上昇がダイオードに生じます。

電源が軽負荷電流やスリープ・モードで動作する時間が長い場合には、リーク電流が低く順方向電圧降下がやや大きなダイオードの使用を検討してください。

$$P_d = \frac{(V_{in \ max} - V_{out}) \times I_{out} \times V_{fd}}{V_{in \ max}} + \frac{C_j \times f_{sw} \times V_{in}^2 + V_{fd}^2}{2} \quad (37)$$

## 入力コンデンサ

TPS54160は、3μF以上の実効容量を持つ高品質のセラミック(タイプX5RまたはX7R)入力デカップリング・コンデンサを必要とし、アプリケーションによってはバルク容量も必要とします。実効容量には、DCバイアスの影響も含まれます。入力コンデンサの電圧定格は、最大入力電圧よりも高い必要があります。また、コンデンサのリップル電流定格は、TPS54160の最大入力電流リップルよりも大きい必要があります。入力リップル電流は、式(38)で計算できます。

セラミック・コンデンサの値は、温度およびコンデンサに印加されるDCバイアスの大きさによって大きく変化します。温度による容量の変化は、温度に対して安定な誘電体を選択することで最小限に抑えることができます。X5RおよびX7Rセラミック誘電体は、容量/体積比が大きく、温度に対してかなり安定しているため、パワー・レギュレータのコンデンサとして一般に選択されます。また、出力コンデンサはDCバイアスも考慮して選択する必要があります。コンデンサ両端にかかるDCバイアスが増加すると、コンデンサの容量値は減少します。

この設計例では、最大入力電圧に対応するために20V以上の電圧定格を持つセラミック・コンデンサが必要です。セラミック・コンデンサの一般的な標準電圧定格としては4V、6.3V、10V、16V、25V、50V、100Vがあるため、25Vのコンデンサを選択します。この例では、2.2μF、25Vのコンデンサを2個並列に使用しています。高電圧コンデンサの一覧を表1に示します。入力容量の値によって、レギュレータの入力リップル電圧が決まります。入力電圧リップルは、式(39)で計算できます。設計例の値であるIoutmax = 1.5A、Cin = 4.4μF、fsw = 1200kHzを使用すると、71mVの入力電圧リップル、および0.701AのRMS入力リップル電流が得られます。

$$I_{circms} = I_{out} \times \sqrt{\frac{V_{out}}{V_{in \ min}} \times \frac{(V_{in \ min} - V_{out})}{V_{in \ min}}} \quad (38)$$

$$\Delta V_{in} = \frac{I_{out \ max} \times 0.25}{C_{in} \times f_{sw}} \quad (39)$$

## スロー・スタート・コンデンサ

スロー・スタート・コンデンサは、パワーアップ中に出力電圧がその公称設定値に達するまでにかかる最小の時間を決定します。これは、負荷に対して制御された電圧スルーレートが必要である場合に有用です。また、出力容量が大きく、コンデンサを出力電圧レベルまでばやく充電するのに大きな電流を必要とするような場合にも、利用されます。コンデンサの充電に必要な大きな電流によってTPS54160が電流制限に達したり、入力電源からの過剰な電流によって入力電圧レールが低下したりする場合があります。出力電圧のスルーレートを制限することで、その両方の問題を解決できます。

スロー・スタート時間は、レギュレータが過剰な電流を引き込むことなく出力コンデンサを出力電圧まで充電できるよう十分に長くする必要があります。式(40)を使用すると、出力コンデンサCoutを出力電圧Voutの10%から90%まで、平均スロー・スタート電流Issavgで充電するために必要な、最小のスロー・スタート時間tssを求めることができます。この例では、平均入力電流0.125Aで47μFの出力コンデンサを3.3Vまで充電するために、1msのスロー・スタート時間が必要です。

スロー・スタート時間がわかれれば、式(6)を使用してスロー・スタート・コンデンサ値を計算できます。この例の回路では、出力コンデンサ値が47μFで、3.3Vまでの充電に大きな電流を必要としないため、スロー・スタート時間はそれほど重要ではありません。この回路ではスロー・スタート時間が任意値の1msに設定され、3.3nFのコンデンサが必要となります。

$$T_{ss} > \frac{C_{out} \times V_{out} \times 0.8}{I_{ssavg}} \quad (40)$$

メーカー	値(μF)	EIAサイズ	電圧	誘電体	備考
村田製作所	1.0 ~ 2.2	1210	100V	X7R	GRM32シリーズ
	1.0 ~ 4.7		50V		GRM31シリーズ
	1.0	1206	100V		VJ X7Rシリーズ
	1.0 ~ 2.2		50V		
Vishay	1.0 ~ 1.8	2220	50V		Cシリーズ C4532
	1.0 ~ 1.2		100V		
	1.0 ~ 3.9	2225	50V		
	1.0 ~ 1.8		100V		
TDK	1.0 ~ 2.2	1812	100V	Cシリーズ C3225	X7R誘電体シリーズ
	1.5 ~ 6.8		50V		
	1.0 ~ 2.2	1210	100V		
	1.0 ~ 3.3		50V		
AVX	1.0 ~ 4.7	1210	50V		
	1.0		100V		
	1.0 ~ 4.7	1812	50V		
	1.0 ~ 2.2		100V		

表1. コンデンサの種類

## ブートストラップ・コンデンサの選択

適切な動作のためには、BOOTピンとPHピンの間に0.1 $\mu$ Fのセラミック・コンデンサを接続する必要があります。X5R以上の誘電体を持つセラミック・コンデンサの使用を推奨します。コンデンサの電圧定格は10V以上である必要があります。

## 低電圧ロックアウトの設定点

低電圧ロックアウト(UVLO)は、TPS54160のENピンに接続した外部分圧回路を使用して調整できます。UVLOには2つのスレッショルドがあり、1つは入力電圧が上昇するパワーアップ中に適用され、もう1つは入力電圧が下降するパワーダウンまたはプラウンアウト中に適用されます。この設計例では、入力電圧が7.25V以上に上昇(イネーブル)したときに、電源がオンになります。スイッチングを開始する必要があります。レギュレータがスイッチングを開始した後は、入力電圧が6.25Vを下回る(UVLO停止までの間、スイッチングを継続する必要があります。

プログラミング可能なUVLO電圧およびイネーブル電圧は、ENピンに接続されたVinおよびグランド間の抵抗デバイダを使用して設定されます。式(2)および式(3)を使用して、必要な抵抗値を計算できます。このアプリケーション例では、7.25Vおよび6.25Vの開始および停止電圧を生成するために、VinとENの間に332k $\Omega$ 、ENとグランドの間に61.9k $\Omega$ が必要となります。

## 出力電圧および帰還抵抗の選択

この設計例では、R2に10.0k $\Omega$ が選択されています。式(1)を使用して、R1は31.25k $\Omega$ と計算されます。最も近い標準1%抵抗は、31.6k $\Omega$ です。VSENSEピンのリーク電流があるため、出力電圧の精度を維持するには、帰還ネットワークを流れる電流が1 $\mu$ Aより大きい必要があります。この要件により、R2の最大値は800k $\Omega$ に等しくなります。より高い抵抗値を選択すると、無信号時電流が減少し、低出力電流での効率が向上しますが、ノイズ耐性の問題が生じる場合があります。

## 補 償

DC/DCレギュレータの補償には業界でいくつかの手法が使用されています。ここで説明する方法では、高い位相マージンを得ることができます。ほとんどの条件に対して、レギュレータの位相マージンは60° ~ 90°となります。ここに示す方法では、TPS54160内部のスロープ補償による影響は無視しています。スロープ補償が無視されるため、実際のクロスオーバー周波数は、計算で使用されるクロスオーバー周波数よりも通常は低くなります。

より詳細な設計には、SwitcherProソフトウェアを使用してください。

未補償のレギュレータには、出力コンデンサと負荷抵抗による標準で300Hz ~ 3kHzの支配的な極と、誤差増幅器による極があります。また、出力コンデンサおよびESRにより、1つのゼロが存在します。ゼロ周波数は、2つの極のいずれよりも高くなっています。

未補償のままでは、誤差増幅器と変調器によって生成される2重の極によってレギュレータが不安定になります。レギュレータを安定させるには、1つの極をキャンセルする必要があります。1つの設計アプローチとして、変調器の極に補償用のゼロを配置する方法があります。そして、変調器の極よりも高いクロスオーバー周波数を選択します。誤差増幅器のゲインは、目的のクロスオーバー周波数が得られるように計算できます。補償用のゼロを生成するためのコンデンサは、誤差増幅器の出力インピーダンスとともに低周波数の極を形成し、クロスオーバー周波数を通して-1のスロープを提供します。次に、出力コンデンサのESRに起因するゼロをキャンセルするために補償用の極を追加します。ESRゼロがスイッチング周波数よりも高い周波数に位置する場合、そのESRゼロは無視できます。

この方法でTPS54160を補償する場合は、最初に次の式を用いて変調器の極とゼロを計算します。

$$f_{p\text{ mod}} = \frac{I_{\text{outmax}}}{2 \times \pi \times V_{\text{out}} \times C_{\text{out}}} \quad (41)$$

ここで、Ioutmaxは最大出力電流、Coutは出力容量、Voutは公称出力電圧です。

$$f_{z\text{ mod}} = \frac{1}{2 \times \pi \times R_{\text{esr}} \times C_{\text{out}}} \quad (42)$$

設計例では、変調器の極が1.5kHz、ESRゼロが338kHzに位置します。

次に、制御ループの帯域幅を決定するクロスオーバー周波数を選択する必要があります。クロスオーバー周波数は、変調器の極より5倍以上高い周波数に位置する必要があります。また、クロスオーバー周波数は、その周波数で得られる誤差増幅器のゲインが適切な補償のために十分高い値となるよう選択する必要があります。

式(47)を使用すると、ESRゼロが目的のクロスオーバー周波数よりも高い周波数に位置する場合の、最大クロスオーバー周波数を計算できます。これは通常、セラミック・コンデンサまたは低ESRのタンタル・コンデンサの場合です。アルミ電解コンデンサやタンタル・コンデンサでは一般にESRが高いため、変調器のゼロは低い周波数に生成されます。

この例のアプリケーションでは、ESRの低い(10m $\Omega$ )セラミック・コンデンサを使用しているため、ゼロは338kHzに位置します。

この値は標準のクロスオーバー周波数よりもずっと高いため、最大クロスオーバー周波数は式(43)と式(46)から求められます。

式(46)を使用すると最小クロスオーバー周波数として7.6kHzが得られ、式(43)では最大クロスオーバー周波数として45.3kHzが得られます。

この範囲から、45kHzのクロスオーバー周波数を任意に選択します。

$$F_{c \max} \leq 2100 \sqrt{\frac{F_{pmod}}{V_{out}}} \quad (\text{セラミック・コンデンサの場合}) \quad (43)$$

$$F_{c \max} \leq \frac{51442}{\sqrt{V_{out}}} \quad (\text{タンタルまたはアルミ・コンデンサの場合}) \quad (44)$$

$$F_{c \max} \leq \frac{F_{sw}}{5} \quad (\text{すべての場合}) \quad (45)$$

$$F_{c \min} \geq 5 \times F_{pmod} \quad (\text{すべての場合}) \quad (46)$$

クロスオーバー周波数 $F_c$ が選択されると、クロスオーバー周波数での変調器のゲインが求められます。クロスオーバー周波数での変調器のゲインは、式(47)で計算します。

$$G_{mod\ f_c} = \frac{6.6 \times R_{load} \times (2\pi \times F_c \times C_{out} \times R_{esr} + 1)}{[2\pi \times F_c \times C_{out} (I_{load} + R_{esr}) + 1]} \quad (47)$$

この例では、クロスオーバー周波数での変調器のゲインが0.542となります。次に、補償部品を計算します。コンデンサと直列の抵抗を使用して、補償用のゼロを生成します。この2つの部品と並列に別のコンデンサを接続することで、補償用の極を形成します。ただし、これらの部品の値の計算は、ESRゼロがクロスオーバー周波数より高いか低いかによって異なります。セラミックまたは低ESRタンタル出力コンデンサの場合は、ゼロは通常、クロスオーバー周波数よりも高く配置されます。

アルミ電解コンデンサやタンタル・コンデンサでは、変調器のゼロは通常、クロスオーバー周波数よりも低い周波数に位置します。変調器のゼロがクロスオーバー周波数よりも高い場合(セラミック・コンデンサ)は、次のようにになります。

$$R_c = \frac{V_{out}}{G_{mode\ f_c} \times 80 \times 10^{-6}} \quad (48)$$

$$C_c = \frac{1}{\pi \times R_c \times f_{pmod}} \quad (49)$$

$$C_f = \frac{C_o \times R_{esr}}{R_c} \quad (50)$$

変調器のゼロがクロスオーバー周波数よりも低い場合(アルミまたはタンタル・コンデンサ)は、次のようにになります。

$$R_c = \frac{V_{out} \times F_c}{G_{mode\ f_c} \times f_{zmod} \times 80 \times 10^{-6}} \quad (51)$$

$$C_c = \frac{1}{\pi \times R_c \times f_{pmod}} \quad (52)$$

$$C_f = \frac{1}{2 \times \pi \times R_c \times f_{zmod}} \quad (53)$$

この例の場合、ESRゼロはクロスオーバー周波数と比較して高い周波数に位置するため、式(50)~式(53)を使用して補償部品を計算します。この例では、補償部品は $R_c = 76.2\text{k}\Omega$ 、 $C_c = 2710\text{pF}$ 、 $C_f = 6.17\text{pF}$ と計算されます。

$C_f$ コンデンサの計算値は標準値でないため、2700pFを使用します。 $C_c$ には6.8pFを使用します。抵抗 $R_c$ は、クロスオーバー周波数を決定する誤差增幅器のゲインを設定します。 $R_c$ の計算値は標準値でないため、76.8k $\Omega$ を使用します。

## アプリケーション曲線




図51. 負荷過渡応答




図52. ENによるスタートアップ




図53. VINパワーアップ




図54. 出力リップルCCM




図55. 出力リップル、DCM




図56. 出力リップル、PSM




図57. 入力リップルCCM




図58. 入力リップルDCM




図59. 入力リップルPSM




図60. 効率 vs 負荷電流




図61. ループ全体の周波数応答




図62. レギュレーション vs 負荷電流




図63. レギュレーション vs 入力電圧

## 消費電力の見積もり

以下の式は、連続導通モード(CCM)動作でのICの消費電力を見積もる方法を示しています。デバイスが不連続導通モード(DCM)で動作している場合は、これらの式を使用しないでください。

ICの消費電力には、導通損失( $P_{con}$ )、スイッチング損失( $P_{sw}$ )、ゲート駆動損失( $P_{gd}$ )、および消費電流( $P_q$ )が含まれます。

$$P_{con} = I_o^2 \times R_{DS(on)} \times \frac{V_{out}}{V_{in}} \quad (54)$$

$$P_{sw} = V_{in}^2 \times f_{sw} \times I_o \times 0.25 \times 10^{-9} \quad (55)$$

$$P_{gd} = V_{in} \times 3 \times 10^{-9} \times f_{sw} \quad (56)$$

$$P_q = 116 \times 10^{-6} \times V_{in} \quad (57)$$

ここで

$I_{OUT}$  = 出力電流(A)

$R_{DS(on)}$  = ハイサイドMOSFETのオン抵抗( $\Omega$ )

$V_{OUT}$  = 出力電圧(V)

$V_{IN}$  = 入力電圧(V)

$f_{sw}$  = スイッチング周波数(Hz)

したがって、次のようになります。

$$P_{tot} = P_{con} + P_{sw} + P_{gd} + P_q \quad (58)$$

与えられた $T_A$ に対して：

$$T_J = T_A + R_{th} \times P_{tot} \quad (59)$$

与えられた $T_{JMAX} = 150$  に対して：

$$T_{Amax} = T_{Jmax} - R_{th} \times P_{tot} \quad (60)$$

ここで

$P_{tot}$  = 合計デバイス消費電力(W)

$T_A$  = 周囲温度( )

$T_J$  = 接合部温度( )

$R_{th}$  = パッケージの熱抵抗( /W)

$T_{JMAX}$  = 最大接合部温度( )

$T_{AMAX}$  = 最大周囲温度( )

レギュレータ回路には、インダクタのACおよびDC損失、キャッチ・ダイオードおよびパターン抵抗による追加の電力損失があり、レギュレータ全体の効率に影響を与えます。

## レイアウト

レイアウトは、優れた電源設計のために重要な要素です。高速で変化する電流または電圧を通す信号バスがいくつがあるため、浮遊インダクタンスや寄生容量によってノイズが発生したり、電源の性能が低下したりする可能性があります。これらの問題をなくすために、VINピンは、X5RまたはX7R誘電体を使用した低ESRのセラミック・バイパス・コンデンサを使用してグランドにバイパスする必要があります。バイパス・コンデンサ接続、VINピン、およびキャッチ・ダイオードのアノードによって形成されるループ領域は、最小限に抑えるよう注意が必要です。PCBレイアウト例については、図64を参照してください。GNDピンは、ICの下部にあるPowerPADに直接接続する必要があります。

PowerPADは、ICの直下にある複数のピアを使用して内部のPCBグランド・プレーンに接続します。PHピンは、キャッチ・ダイオードのカソード、および出力インダクタに配線します。PH接続はスイッチング・ノードであるため、キャッチ・ダイオードおよび出力インダクタはPHピンに近づけて配置し、過度の容量性カップリングを避けるためにPCB導体の面積はできるだけ小さくしてください。全定格負荷で動作を行うには、上面のグランド領域が十分な熱放散面積を備えていなければなりません。RT/CLKピンはノイズの影響を受けやすいため、RTの抵抗はICにできるだけ近づけて配置し、最短のパターンで配線する必要があります。追加の外部部品は図に示されるように配置できます。別のPCBレイアウトでも許容される性能を得ることは可能ですが、このレイアウトは良好な結果が得られることが実証済みであり、ガイドラインとして示しています。




図64. PCBレイアウト例




図65. 広入力電圧設計

## パッケージ・オプション

### パッケージ情報

Orderable Device	Status <sup>(1)</sup>	Package Type	Package Drawing	Pins	Package Qty	Eco Plan <sup>(2)</sup>	Lead/Ball Finish	MSL Peak Temp <sup>(3)</sup>
TPS54160DGQ	ACTIVE	MSOP-Power PAD	DGQ	10	80	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
TPS54160DGQG4	ACTIVE	MSOP-Power PAD	DGQ	10	80	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
TPS54160DGQR	ACTIVE	MSOP-Power PAD	DGQ	10	2500	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
TPS54160DGQRG4	ACTIVE	MSOP-Power PAD	DGQ	10	2500	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM

(1) マーケティング・ステータスは次のように定義されています。

ACTIVE : 製品デバイスが新規設計用に推奨されています。

LIFEBUY : TIによりデバイスの生産中止予定が発表され、ライフトайム購入期間が有効です。

NRND : 新規設計用に推奨されていません。デバイスは既存の顧客をサポートするために生産されていますが、TIでは新規設計にこの部品を使用することを推奨していません。

PREVIEW : デバイスは発表済みですが、まだ生産が開始されていません。サンプルが提供される場合と、提供されない場合があります。

OBSOLETE : TIによりデバイスの生産が中止されました。

(2) エコ・プラン - 環境に配慮した製品分類プランであり、Pb-Free( RoHS )、Pb-Free( RoHS Expert )およびGreen( RoHS & no Sb/Br )があります。最新情報および製品内容の詳細については、<http://www.ti.com/productcontent>でご確認ください。

TBD : Pb-Free/Green変換プランが策定されていません。

Pb-Free (RoHS) : TIにおける“Lead-Free”または“Pb-Free (鉛フリー)は、6つの物質すべてに対して現在のRoHS要件を満たしている半導体製品を意味します。これには、同種の材質内で鉛の重量が0.1%を超えないという要件も含まれます。高温で半田付けするように設計されている場合、TIの鉛フリー製品は指定された鉛フリー・プロセスでの使用に適しています。

Pb-Free (RoHS Exempt) : この部品は、1)ダイとパッケージの間に鉛ベースの半田バンプ使用、または2)ダイとリードフレーム間に鉛ベースの接着剤を使用、が除外されています。それ以外は上記の様にPb-Free( RoHS )と考えられます。

Green (RoHS & no Sb/Br) : TIにおける“Green”は、“Pb-Free (RoHS互換)に加えて、臭素( Br )およびアンチモン( Sb )をベースとした難燃材を含まない( 均質な材質中のBrまたはSb重量が0.1%を超えない )ことを意味しています。


(3) MSL、ピーク温度 -- JEDEC業界標準分類に従った耐湿性レベル、およびピーク半田温度です。

**重要な情報および免責事項** : このページに記載された情報は、記載された日付時点でのTIの知識および見解を表しています。TIの知識および見解は、第三者によって提供された情報に基づいており、そのような情報の正確性について何らの表明および保証も行うものではありません。第三者からの情報をより良く統合するための努力は続けてあります。TIでは、事実を適切に表す正確な情報を提供すべく妥当な手順を踏み、引き続きそれを継続してゆきますが、受け入れる部材および化学物質に対して破壊試験や化学分析は実行していない場合があります。TIおよびTI製品の供給者は、特定の情報を機密情報として扱っているため、CAS番号やその他の制限された情報が公開されない場合があります。

TIは、いかなる場合においても、かかる情報により発生した損害について、TIがお客様に1年間に販売した本書記載の問題となった TIパートの購入価格の合計金額を超える責任は負いかねます。

# パッケージ・マテリアル情報

## テープおよびリール・ボックス情報




\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS54160DGQR	MSOP-Power PAD	DGQ	10	2500	330.0	12.4	5.3	3.3	1.3	8.0	12.0	Q1

## パッケージ・マテリアル情報

### テープおよびリール・パックス情報




\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS54160DGQR	MSOP-PowerPAD	DGQ	10	2500	370.0	355.0	55.0

# メカニカル・データ

DGQ(S-PDSO-G10)

PowerPAD™ PLASTIC SMALL-OUTLINE PACKAGE



4073273/D 02/04

- 注 A. 全ての線寸法の単位はミリメートルです。  
 B. 図は予告なく変更することがあります。  
 C. 本体の寸法はモールド・フラッシュや突起を含みません。  
 D. このパッケージはボード上のサーマル・パッドにはんだ付けされるよう設計されています。  
 個また、具体的なサーマル情報、ビア要件、および推奨される基板レイアウトについては、"TI文献番号SLMA002を参照してください。  
 これらの文献はホームページwww.ti.comで入手できます。  
 E. JEDEC MO-187バリエーションBA-Tに準拠します。

# サーマルパッド・メカニカル・データ


DGQ (S-PDSO-G10)

## 熱的特性の情報

このPowerPAD™パッケージは外部のヒートシンクに直接接続できるよう設計された露出したサーマル・パッドをもっています。サーマル・パッドはプリント回路基板(PCB)に直接はんだ付けされなければなりません。はんだ付けの後、PCBはヒートシンクとして使用できます。さらに、サーマル・ビアを使用することにより、サーマル・パッドはデバイスの電気回路図に示されている銅プレーンに直接接続するか、あるいは、PCBに設計された特別なヒートシンク構造に接続することができます。この設計により、集積回路(IC)からの熱移動が最適化されます。

PowerPAD™パッケージの追加情報及びその熱放散能力の利用法についてはテクニカル・ブリーフ“PowerPAD™ Thermally Enhanced Package ”TI文献番号SLMA002とアプリケーション・ブリーフ“PowerPAD™ Made Easy ”TI文献番号SLMA004を参照してください。両方の文献ともホームページwww.ti.comで入手できます。

このパッケージの露出したサーマル・パッドの寸法は以下の図に示されています。




注：全ての線寸法の単位はミリメートルです。

サーマル・パッド寸法図

# ランド・パターン

## DGQ (R-PDSO-G10) PowerPAD™



- 注 A. 全ての線寸法の単位はミリメートルです。  
 B. 図は予告なく変更することがあります。  
 C. 中央の半田マスク定義パッドを変更しないように、回路基盤組み立て図に注記を書き込んでください。  
 D. このパッケージはボード上のサーマル・パッドにはんだ付けされるよう設計されています。  
 個また、具体的なサーマル情報、ピア要件、および推奨される基板レイアウトについては、"TI文献番号SCBA017とSLUA271、およびプロダクト・データシートを参照してください。これらの文献はホームページwww.ti.comで入手できます。代替設計については、資料IPC-7351を推奨します。  
 E. レーザ切断開口部の壁面を台形にし、角に丸みを付けることで、ペーストの離れがよくなります。Stencil設計要件については、基板組み立て拠点にお問い合わせください。Stencil設計上の考慮事項については、IPC 7525を参照してください。  
 F. 信号パッド間および信号パッド周囲の半田マスク許容差については、基板組み立て拠点にお問い合わせください。

(SLVS795B)

# ご注意

日本テキサス・インスツルメンツ株式会社(以下TIJといいます)及びTexas Instruments Incorporated(TIJの親会社、以下TIJないしTexas Instruments Incorporatedを総称してTIJといいます)は、その製品及びサービスを任意に修正し、改善、改良、その他の変更をし、もしくは製品の製造中止またはサービスの提供を中止する権利を留保します。従いまして、お客様は、発注される前に、関連する最新の情報を取得して頂き、その情報が現在有効かつ完全なものであるかどうかご確認下さい。全ての製品は、お客様とTIJとの間に取引契約が締結されている場合は、当該契約条件に基づき、また当該取引契約が締結されていない場合は、ご注文の受諾の際に提示されるTIJの標準販売契約約款に従って販売されます。

TIJは、そのハードウェア製品が、TIJの標準保証条件に従い販売時の仕様に対応した性能を有していること、またはお客様とTIJとの間に合意された保証条件に従い合意された仕様に対応した性能を有していることを保証します。検査およびその他の品質管理技法は、TIJが当該保証を支援するに必要とみなす範囲で行なわれております。各デバイスの全てのパラメーターに関する固有の検査は、政府がそれ等の実行を義務づけている場合を除き、必ずしも行なわれておりません。

TIJは、製品のアプリケーションに関する支援もしくはお客様の製品の設計について責任を負うことはありません。TIJ製部品を使用しているお客様の製品及びそのアプリケーションについての責任はお客様にあります。TIJ製部品を使用したお客様の製品及びアプリケーションについて想定される危険を最小のものとするため、適切な設計上および操作上の安全対策は、必ずお客様にてお取り下さい。

TIJは、TIJの製品もしくはサービスが使用されている組み合せ、機械装置、もしくは方法に関連しているTIJの特許権、著作権、回路配置利用権、その他のTIJの知的財産権に基づいて何らかのライセンスを許諾するということは明示的にも黙示的にも保証も表明もしておりません。TIJが第三者の製品もしくはサービスについて情報を提供することは、TIJが当該製品もしくはサービスを使用することについてライセンスを与えるとか、保証もしくは是認するということを意味しません。そのような情報を使用するには第三者の特許その他の知的財産権に基づき当該第三者からライセンスを得なければならない場合もあり、またTIJの特許その他の知的財産権に基づきTIJからライセンスを得て頂かなければならぬ場合もあります。

TIJのデータ・ブックもしくはデータ・シートの中にある情報を複製することは、その情報に一切の変更を加えること無く、かつその情報と結び付いた全ての保証、条件、制限及び通知と共に複製がなされる限りにおいて許されるものとします。当該情報に変更を加えて複製することは不公正で誤認を生じさせる行為です。TIJは、そのような変更された情報や複製については何の義務も責任も負いません。

Copyright © 2009, Texas Instruments Incorporated  
日本語版 日本テキサス・インスツルメンツ株式会社

## 弊社半導体製品の取り扱い・保管について

半導体製品は、取り扱い、保管・輸送環境、基板実装条件によっては、お客様での実装前後に破壊/劣化、または故障を起こすことがあります。

弊社半導体製品のお取り扱い、ご使用にあたっては下記の点を遵守して下さい。

### 1. 静電気

素手で半導体製品単体を触らないこと。どうしても触る必要がある場合は、リストストラップ等で人体からアースをとり、導電性手袋等をして取り扱うこと。

弊社出荷梱包単位（外装から取り出された内装及び個装）又は製品単品で取り扱いを行う場合は、接地された導電性のテーブル上で（導電性マットにアースをとったもの等）、アースをした作業者が行うこと。また、コンテナ等も、導電性のものを使うこと。

マウンタやはんだ付け設備等、半導体の実装に関わる全ての装置類は、静電気の帯電を防止する措置を施すこと。

前記のリストストラップ・導電性手袋・テーブル表面及び実装装置類の接地等の静電気帯電防止措置は、常に管理されその機能が確認されていること。

### 2. 溫・湿度環境

温度：0～40℃、相対湿度：40～85%で保管・輸送及び取り扱いを行うこと。（但し、結露しないこと。）

TIJの製品もしくはサービスについてTIJにより示された数値、特性、条件その他のパラメーターと異なる、あるいは、それを超えてなされた説明で当該TIJ製品もしくはサービスを再販売することは、当該TIJ製品もしくはサービスに対する全ての明示的保証、及び何らかの黙示的保証を無効にし、かつ不公正で誤認を生じさせる行為です。TIJは、そのような説明については何の義務も責任もありません。

TIJは、TIJの製品が、安全でないことが致命的となる用途ないしアプリケーション（例えば、生命維持装置のように、TIJ製品に不良があった場合に、その不良により相当な確率で死傷等の重篤な事故が発生するようなもの）に使用されることを認めておりません。但し、お客様とTIJの双方の権限有る役員が書面でそのような使用について明確に合意した場合は除きます。たとえTIJがアプリケーションに関連した情報やサポートを提供了としても、お客様は、そのようなアプリケーションの安全面及び規制面から見た諸問題を解決するために必要とされる専門的知識及び技術を持ち、かつ、お客様の製品について、またTIJ製品をそのような安全でないことが致命的となる用途に使用することについて、お客様が全ての法的責任、規制を遵守する責任、及び安全に関する要求事項を満足させる責任を負っていることを認め、かつそのことに同意します。さらに、もし万一、TIJの製品がそのような安全でないことが致命的となる用途に使用されたことによって損害が発生し、TIJないしその代表者がその損害を賠償した場合は、お客様がTIJないしその代表者にその全額の補償をするものとします。

TIJ製品は、軍事的用途もしくは宇宙航空アプリケーションないし軍事的環境、航空宇宙環境にて使用されるようには設計もされていませんし、使用されることを意図されておりません。但し、当該TIJ製品が、軍需対応グレード品、若しくは「強化プラスティック」製品としてTIJが特別に指定した製品である場合は除きます。TIJが軍需対応グレード品として指定した製品のみが軍需品の仕様書に合致いたします。お客様は、TIJが軍需対応グレード品として指定していない製品を、軍事的用途もしくは軍事的環境下で使用することは、もっぱらお客様の危険負担においてなされるということ、及び、お客様がもっぱら責任をもって、そのような使用に関して必要とされる全ての法的要件及び規制上の要求事項を満足させなければならないことを認め、かつ同意します。

TIJ製品は、自動車用アプリケーションないし自動車の環境において使用されるようには設計されていませんし、また使用されることを意図されておりません。但し、TIJがISO/TS 16949の要求事項を満たしていると特別に指定したTIJ製品は除きます。お客様は、お客様が当該TIJ指定品以外のTIJ製品を自動車用アプリケーションに使用しても、TIJは当該要求事項を満たしていなかったことについて、いかなる責任も負わないことを認め、かつ同意します。

直射日光があたる状態で保管・輸送しないこと。

### 3. 防湿梱包

防湿梱包品は、開封後は個別推奨保管環境及び期間に従い基板実装すること。

### 4. 機械的衝撃

梱包品（外装、内装、個装）及び製品単品を落下させたり、衝撃を与えないこと。

### 5. 熱衝撃

はんだ付け時は、最低限260℃以上の高温状態に、10秒以上さらさないこと。（個別推奨条件がある時はそれに従うこと。）

### 6. 汚染

はんだ付け性を損なう、又はアルミ配線腐食の原因となるような汚染物質（硫黄、塩素等ハロゲン）のある環境で保管・輸送しないこと。

はんだ付け後は十分にラックレスの洗浄を行うこと。（不純物含有率が一定以下に保証された無洗浄タイプのラックレスは除く。）

以上