

# 電圧リファレンスを使用した 設計のヒントとコツ



TI.com/vref | 2021

#### まえがき

Jocelyn Chang、製品マーケティング・エンジニア

日常的に使う単純なシステムやサブシステムに新たな機能を取り 入れる場合は、最終的にシステムの動作や性能に影響すること がある実際の様々な環境条件に対して、予測可能かつ望ましい 反応をする半導体の「頭脳」のようなものが必要です。このよ うな場合に重要になるのが、電圧リファレンスです。電圧リファ レンスは、周囲温度や電源電圧などのパラメータが変化しても、 一定の出力電圧を維持するように設計されている高精度デバイ スです。電圧リファレンスは精度が高いことから、データ・コン バータに加え、数種類のアプリケーションで利用できます。本 書で紹介する幅広いアプリケーションからわかるように、電圧リ ファレンスは新しい概念ではないかもしれませんが、日々進歩す るシステム設計において今後も不可欠な要素となります。

本書には、電圧リファレンスの基本とアプリケーション設計についての概要が包括的に記載されています。第1章は、電圧リファレンスの基本的要素に焦点を絞っています。この章では、あるトポロジを活用する一方で別のトポロジの機能も必要になるような電源設計のケースを見ていきます。第2章では、データ・コンバータとともに使用する場合の電圧リファレンスの性能と設計ガイドラインについて見ていきます。最後の第3章では、低ドリフトDC電圧または電流ソースとして使用する場合の電圧リファレンスの柔軟な動作について説明します。

これらのトピックは、回路の最適化による設計時間の短縮に利 用できるように、TIの専門家が執筆した記事を集めて編集した ものです。ここで紹介されている概念の多くは、お客様からよく 寄せられる質問に対応し、それらを実験によって解決する過程 で得られたデータに基づいています。

#### 目次

#### まえがき

#### 第1章:電圧リファレンスの基本要素

- 1. シャント・リファレンスと直列リファレンスの比較:どち らのトポロジが設計に適しているか
- シャント・リファレンスによって超低ドロップアウト電圧 を実現する方法
- 高精度直列リファレンスによって柔軟性に優れたシャント・リファレンスを実現する方法
- 4. 高精度電圧リファレンスのレベルシフト
- 5. 可変シャント電圧リファレンス

# 第2章:電圧リファレンス・アプリケーション

- 電圧リファレンスがADC性能に影響する仕組み: ADC の基本動作
- 2. 電圧リファレンスがADC性能に影響する仕組み:SAR ADC向け電圧リファレンス・システムの設計と性能
- 3. 電圧リファレンスがADC性能に影響する仕組み:16ビット・コンバータ向け電圧リファレンス・システムの設計
- 4. SAR ADCのPCBレイアウト: リファレンス・パス
- 5. ADC向け電圧リファレンス回路の設計

# 第3章:柔軟な低ドリフト DC 電圧または電流ソースとして 機能する電圧リファレンス

- 1. デュアル出力電圧リファレンス
- 2. 高精度単出力電流リファレンス
- 3. 単一帰還デバイスの電流リファレンス・ネットワーク
- 4. 単純な高精度電流シンク・アーキテクチャ
- 5. 絶縁型DC/DCコンバータ・シャントの安全性のための 設計

#### リソース

# 第1章:電圧リファレンスの基本要素

# 1. シャント・リファレンスと直列リファレンスの比較: どちらのトポロジが設計に適しているか

Christopher Dean

現実世界とシステムを仲介するインターフェイスとしては、アナロ グ/デジタル・コンバータ(ADC)、センサ、またはその他の特定 用途向け集積回路(IC)を使用した方法が最も一般的です。正 確な測定には、入力電圧や周囲温度などのシステム条件によっ て変動することのない基準電圧が必要です。電圧リファレンス ICは、他のICが必要な精度で測定を行うために使用する安定 した電圧を供給します。

電圧リファレンスには、シャントと直列の2種類があります。表1 に記載されているとおり、それぞれに独自の強みとユースケース があります。

#### シャント・リファレンス

シャント・リファレンスは機能的にツェナー・ダイオードと類似し ており、最小動作電流に達した後のデバイスでの電圧降下は一 定になります。シャント・リファレンスは、一定の電圧降下として 機能することによって負荷のレギュレーションを行い、負荷に必 要のない過剰な電流はデバイスを介してグランドに分流します。 図1に示すように、外部抵抗によって合計消費電流が設定され、 この抵抗は入力電源と基準電圧の間の電圧降下として機能しま す。



図1.正の電圧リファレンス

入力電源から見た電流値は常に、入力電圧レベルと外部抵抗に よって決まる最大負荷電流になります。シャント・リファレンス では、負荷の電流要件の変化に応じて、シンクする電流が増減 します。

外部抵抗は、次の**式1**と**式2**によって求める $RS_{MIN} \sim RS_{MAX}$ の 範囲内に含まれる必要があります。

$R_{S\_MIN} = (V_{IN\_MAX} - V_{OUT}) / (I_{LOAD\_MIN} + I_{Q\_MAX})$	(1)
$R_{S\_MAX} = (V_{IN\_MIN} - V_{OUT}) / (I_{LOAD\_MAX} + I_{Q\_MIN})$	(2)

where  $R_{S\_MIN} = \frac{V_{IN\_MAX} - V_{OUT}}{I_{LOAD\_MIN} + I_{Q\_MAX}}$  and  $R_{S\_MAX} = \frac{V_{IN\_MIN} - V_{OUT}}{I_{LOAD\_MAX} + I_{Q\_MIN}}$ 

シャント・リファレンスを使用してフローティング・リファレンス や負のリファレンスを作成することも可能で、その場合、これら の式に変更はありません。フローティング・リファレンスはグラ ンドではなく別の電位に接続します。想定されるユースケースの 1つに、10Vと5Vのシャントで15Vのリファレンスを作成するなど、 複数のシャント・リファレンスを組み合わせてより高い基準電圧 を作り出すというものがあります。

	Series References	Shunt References		
Diagram	V <sub>SUPPLY</sub> Series REF Resistance Control	V <sub>SUPPLY</sub> R1 Shunt REF Control		
Number of Terminals	At least 3	At least 2		
Advantages	Significantly lower power dissipation     Generally higher precision     Low I <sub>Q</sub> Low dropout	<ul> <li>Wide V<sub>Pl</sub> tolerant with proper resistor selection</li> <li>Can be used to create negative or floating reference voltages</li> <li>Inherent current sourcing and sinking</li> </ul>		
Disadvantages	- Limited max $V_{\mathbb{N}}$	<ul> <li>V<sub>IN</sub> current fixed at max load</li> <li>No shutdown mode</li> </ul>		
Key Markets	Factory Automation, Grid, Medical, Test	Isolated power supplies, Adapters, Automotive		
TI Nomenclature	LM41xx, REFxxxx	<ul> <li>LM40xx-N, LM(V)431, LM1/2/385, LM1/2/336</li> <li>ATL431, TL(V)431</li> </ul>		

表1.シャント電圧リファレンスと直列電圧リファレンスの標準的な比較表

負のリファレンスの場合は、負の電源レールを直列抵抗を介して アノード(元のグランド・ピン)に接続し、グランドをカソード(元の 出力ピン)に接続します。図2に示すとおり、出力は正の出力構成 と同じように抵抗とデバイスの間にあります。



図2. 負の電圧リファレンス

#### 直列リファレンス

直列リファレンスには外部抵抗が不要で、消費する電流は、負荷 に必要な電流と微小な静止電流だけです。ただし、入力電圧が 直列抵抗を介さずリファレンス・デバイスに直接印加されるので、 直列リファレンスには最大定格入力電圧があり、これを考慮に入 れる必要があります。図3は、標準的な直列リファレンス回路を示 しています。



図3.標準的な直列リファレンス回路

直列リファレンスに適したレギュレーションを行うには、入力電圧 を、少なくとも出力電圧にいくらかのヘッドルームを加えた値にす る必要があります。入出力の余分な電圧差はドロップアウト電圧 と呼ばれ、通常は負荷電流とともに増加します。

直列リファレンスには、デバイスを外部からイネーブルまたはディ スエーブルにするためのイネーブル・ピンが含まれている場合が あり、出力が必要ないときに消費電力を節約できます。

今後設計するアプリケーション向けに電圧リファレンスを選択す る際は、以下の代表的なユースケースを念頭に置いて選択してく ださい。

- シャント・リファレンスのユースケース:
  - 広範囲の入力電圧または高い入力過渡電圧
  - 負またはフローティング電圧リファレンス
- 直列リファレンスのユースケース:
  - 負荷電流の変動(負荷電流とともに消費電流が低下)
  - スリープ動作やシャットダウン動作を備えたリファレンス

# 2. シャント・リファレンスによって 超低ドロップアウト電圧を実現する方法

Christopher Dean

ドロップアウト電圧とは、特定の負荷条件でのV<sub>IN</sub>とV<sub>OUT</sub>の最 小電圧差です。広い入力電圧範囲と低ドロップアウト動作を両 立しなければならない電圧リファレンスが必要になったことはな いでしょうか。たとえば、低ドロップアウトの直列リファレンス の多くは、最大12Vの入力電圧には対応していません。そのよ うな場合は、シャント・リファレンスが非常に便利です。

図1に示すアプリケーションでは、LM4040シャント・リファレン スの電圧は4.096Vです。アナログ/デジタル・コンバータ (ADC) 用に選択する電圧としては一般的な値ですが、その理由は、1mV が12ビットADCでの1最下位ビット(LSB)に相当するためです。



**図 3.** シャント・リファレンスによる ADC 外部リファレンス・ピンの 駆動

シャント・リファレンスには、消費電流を設定するための外部抵抗が 必要です。電圧リファレンスの負荷電流は、ADCのデータシートか ら判断できます。この例では、ADS8320を使用してみましょう。図 1に示す回路での外部リファレンス・ピンの最大消費電流は、ADC のデータシートには80μAと記載されています。外部抵抗の値が576 Ωである場合、電圧リファレンスは4.19V ~ 12.75Vの入力電圧範囲 にわたり動作領域内に留まります。これが94mVのドロップアウト電 圧であり、12Vを超える電圧でリファレンスとして完全に機能します。

シャント・リファレンスの低ドロップアウトを同じ4.096Vの基準 電圧で直列リファレンスと比較できるように、データシートには、 **REF5040**の最大ドロップアウト電圧として200mVという値が記 載されています。

表1は、LM4040シャント・リファレンスの電圧値と電流値を簡単 にまとめたものです。

	Rs	I <sub>LOAD</sub>	V <sub>IN_MIN</sub>	$I_{Q}$ at $V_{IN\_MIN}$	V <sub>IN_MIN</sub>	$I_{\text{Q}}$ at $V_{\text{IN}\_\text{MAX}}$
576 Ω 80 μA 4.16 V 71.1 μA 12.75 V 14.98 m	576 Ω	80 µA	4.16 V	71.1 µA	12.75 V	14.98 mA

**表1.**低ドロップアウトLM4040 シャント・リファレンスの電圧およ び電流パラメータ

非常に低いドロップアウト電圧が実現できるのは、リファレンス・ デバイスから見た最大負荷電流が80µAと非常に小さいからで す。負荷電流が増加すれば、それに合わせて抵抗R<sub>s</sub>も大きくす る必要があるため、最小V<sub>IN</sub>が上昇することになります。

# 3. 高精度直列リファレンスによって柔軟性に優れた シャント・リファレンスを実現する方法

Marek Lis

直列電圧リファレンスは、 $V_{IN}$ 、 $V_{OUT}$ 、GNDを備えた3端子デバイスです。概念的には低ドロップアウト(LDO)電圧レギュレータに似ていますが、より低い静止電流とはるかに高い精度を実現できるように設計されています。ここでは、 $V_{IN}$ - $V_{OUT}$ 間の電圧制御抵抗(VCR)と考えてみてください。直列電圧リファレンスは、 $V_{IN}$ から内部抵抗Rでの降下電圧を引いた値が $V_{OUT}$ での基準電圧と等しくなるよう内部抵抗を調整することにより、出力電圧のレギュレーションを行います(図1のブロック図を参照)。



図1. 直列電圧リファレンス - VCR モデル

直列リファレンスは、一般に初期精度と温度ドリフト係数がシャン ト・リファレンスよりも大幅に優れています。そのため、0.1%以内 の優れた初期精度と25ppm/℃未満の温度ドリフト、またはその いずれかが必要な場合は、ほぼ確実に直列電圧リファレンスが 必要になります。

ただし、シャント・リファレンスはV<sub>IN</sub>範囲の点で柔軟性に優れ、 複数のデバイスを積み重ねて使用すればさらに高い基準電圧も 得られるほか、負のリファレンスやフローティング・リファレンスを 作成することもできます。

では、シャント・リファレンスの設計上の柔軟性と直列リファレン スの高い精度を両立させるには、どうすればよいのでしょうか。

外部でV<sub>IN</sub>ピンとV<sub>OUT</sub>ピンを互いに接続することにより、低ノイズ、 低ドリフトのREF5050ファミリが持つ精度特性と安定性特性を 設計に活用できます。こうすることで、このファミリの直列電圧リ ファレンスは実質的にツェナー・ダイオードに変化しますが、ショッ ト・ノイズや逆方向降伏耐性による悪影響が大幅に減少します。 このファミリに属している7個のデバイスはどれでも使用できます が、ここではREF5050(5V出力)とREF5010(10V出力)を中 心に見ていきましょう。

図2の概略回路図には、REF5050の2つの主要回路部品が示さ れています。BandGapAmpのゲイン段は、温度や電源が変動し てもV<sub>OUT</sub>電圧を一定に保つという役割を担い、ErrAmpの出力 段は、出力電圧の初期精度への影響を最小限に抑えながら、最 小10mAの出力負荷電流のシンクまたはソースを行うことができます。



図2. REF5050の概略回路図

 $V_{OUT}$ の初期精度と温度ドリフトを保証するには、Class-ABの 出力トランジスタがすべて線形領域内で動作しなければならな いため、ドレイン-ソース間電圧 ( $V_{DS}$ )をトランジスタの飽和電 E $V_{SAT}$ より大きくする必要があります。そのため、直列電圧リファ レンスの入力電圧  $V_{IN}$ は、少なくともドロップアウト電圧分だけ  $V_{OUT}$ より大きくしなければなりません (図3の回路を参照)。静 止条件 ( $I_{OUT} = 0$ ) でのREF5050の最小ドロップアウト電圧は 200mVです。



図 3. シャント構成における REF5050 ErrAmp 出力段の配置

ただし、外部で $V_{IN}$ と $V_{OUT}$ を相互に接続している(**図3**の右側) ことにより、 $V_{DS} = 0$ Vとなり、上側の出力トランジスタPCHは完 全にオフになります。こうした条件下では、出力バイアス電流  $I_Q$ がPCHトランジスタ全体をバイパスして、 $V_{IN}$ から下側の出力トラ ンジスタNCHに直接流れ込みます。この結果、 $V_{IN}$ -GND間に 高精度基準電圧が確立されます。

V<sub>IN</sub>とV<sub>OUT</sub>を短絡することで、REF5050は実質的に2端子の シャント電圧リファレンスに変化しますが、直列電圧リファレンス のDC特性と温度精度は維持されます。この構成では、出力段 の静止電流が通常よりもいくらか高い値までバイアスされますが、 REF5050の精度と安定性が変化することはありません。

図4と図5は、REF5050とREF5010を基本構成要素として使用した回路構成の例です。



図 4. REF5010 と REF5050 を正と負のシャント構成に使用



**図 5.** REF5010 を積み重ねて高電圧構成用、REF5050 をデュアル電 圧シャント構成用に使用

Rsのサイズが必要な最大出力負荷に対して適切に設定されて いれば、通常、ほとんどの降下電圧と電力はRsで消費されるの で、REF5050またはREF5010をシャント・リファレンスとして使 用しても最大電源電圧が制限されることはありません。そのため、 REF5050ファミリの直列電圧リファレンスを単純な2端子デバイス として使用し、負のリファレンスやデュアルおよびフローティング・ リファレンスなどの革新的な回路内のシャントとして構成すること ができます。また、複数のデバイスを積み重ねて使用すれば、実 質的にすべての必要な基準電圧が得られます。

REF5050の2端子アプリケーション構成は、理想的なツェナー・ ダイオードと密接に関連する、非常に優れた特性を備えています。 REF5010の基本シャント・ブロックのシリアル接続により、非常に 高い電圧精度と優れた温度安定性を備えた、極めて高電圧(数 千ボルト)の電圧リファレンスを構築できます。

# 4. 高精度電圧リファレンスのレベルシフト

#### Marek Lis

回路トポロジの制限により、一部の最高精度の直列電圧リファ レンスでは、1.25Vなどの低い出力電圧の選択肢が提供されて いません。しかし、負電源が供給可能な場合は、既存のリファ レンスのいずれか1つを基本構成要素としてレベルシフトするこ とにより、より低い出力電圧も選択できるようになります。

新しく構築した電圧リファレンスの初期精度とドリフトは、使用 する抵抗のマッチングに加え、外部オペアンプの入力電圧のオ フセットとドリフトが対応する最小要件を満たしている限り、元 の電圧リファレンスの性能にほぼ一致させることができます。

1.25Vの高精度電圧リファレンスを生成する方法の1つとして、 図1に示すような電圧レベルの変換を利用した方法がありま す。REF5025の公称出力電圧(2.5V)は、OPA376を使用して GNDピンを-1.25Vにすることで、その半分の値までレベルシフ トされます。OPA376の最大入力電圧のオフセットとドリフトは それぞれ±25µVと±1µV/Cなので、R1/R2抵抗のマッチングが 0.01%以内である限り、結果として得られる1.25V電圧リファレ ンスの初期精度とドリフトはREF5025の性能に一致します。

この1.25Vリファレンスは、±1.35V~±2.75Vの電源で動作で きます。また、合計電源電圧がOPA376の最大電源電圧である 5.5Vを超えない限り、+1.35V/-4.15Vや+4.15V/-1.35V、または その間にある任意の値の非対称電源でも動作できます。



図1.1.25V 高精度電圧リファレンスの作成



図 2. デュアル出力高精度電圧リファレンス用に INA149 を使用



図3. 非対称高精度電圧リファレンス用に OPA192 と REF5050 を使用

図2に示すように<u>REF5010</u>を<u>INA149</u>差動アンプとともに使用 すれば、より出力精度の高い電圧リファレンスを作成できます。 INA149は、最大ゲイン誤差が0.02%、最大V<sub>os</sub>およびドリフトが それぞれ1,100µV、15µV/℃である高精度ユニティ・ゲイン差動ア ンプなので、10Vの高精度電圧リファレンスと組み合わせて使用 すると、入力オフセット関連誤差は0.011%(1,100µV/10V\*100%)、 温度ドリフトは1.5ppm/℃(15µV/℃/10V\*1E+6)という結果にな ります。これらのパラメータは規定されているREF5010の最大初 期精度と温度ドリフトの範囲内なので、図2に示すデュアル出力高 精度電圧リファレンスでは、REF5010の構成要素の初期精度とド リフトが厳密に保持されます。

電源に関しては、図2に示す回路構成は+5.2V (REF5010の最 大ドロップアウト電圧である200mVによって制限される) と-6.5V (INA149の出力は負電源電圧の1.5V下まで線形動作できる)の 最小電源電圧で動作できます。High 側での正電源電圧の最大値 は13V (REF5010の最大合計電源電圧である18Vによって制限さ れる)ですが、一方で負電源電圧のVeeは、INA149の最大合計 電源電圧である36Vにしか制限されないため、30.8V ( $V_{cc} = 5.2V$ の場合)または23V ( $V_{cc} = 13V$ の場合)から動作できます。

**図2**に示すような差動または計装アンプ(INA) を優れたレー ザー・トリム内部抵抗や温度ドリフト係数のマッチングとともに 使用することで、通常は、0.1%以内のマッチング要件では高コ ストとなる可能性のある外部抵抗を使用した方法(**図1**)に比べ、 高性能かつ低コストのソリューションが得られます。

より高い電源電圧での動作が必要な場合は、REF5050などの 電圧リファレンスを OPA192のような高電圧高精度アンプとと もに使用すれば、事実上どのような精度の電圧リファレンスでも 構築できます。R1 ~ R4の各抵抗(図3)のサイズを適切に設定 することにより、基本リファレンス・ブロックの公称基準電圧を 任意の望ましい値に分割できます。OPA192は最大入力電圧オ フセットが±25µV、ドリフトが±0.5µV/Cなので、外部抵抗の比 率に対する0.01%のマッチング要件が制限要因にならない場合、 結果として得られる高精度電圧リファレンス(図3)でREF5050 の基本構成要素の初期精度とドリフトを確実に維持できます。

図3に示す回路の線形動作の場合、最小正電源電圧の+1.2V は、REF5050のドロップアウト電圧である200mVによって制 限されています。最小負電源電圧の-4.3Vは、OPA192につい て規定されている、負のレールを300mV上回る出力スイングに 基づく値です。最大正電源電圧の14VはREF5050の最大合計 電源電圧である18Vによって制限されていますが、一方で最大 負電源電圧の制限はOPA192の最大合計電源電圧である36V だけなので、-34.8V ( $V_{cc}$  = +1.2Vの場合)または-22V ( $V_{cc}$  = 14Vの場合)まで大きくすることができます。 高精度電圧リファレンスのレベルシフトにはさまざまな方法があ り、事実上どのような出力電圧でも必要に応じて作り出すことが できます。ただし、設計にあたっては特別な注意が必要であり、 オペアンプ、INA、抵抗などの外付け部品を適切に選択するだ けでなく、最小/最大動作電源電圧が原因で元の回路の総合性 能が低下することのないように確認することも大切です。

# 5. 可変シャント電圧リファレンス

Jose Gonzalez Torres

好きなデザート2種類のうち、どちらか1つを選ばなければいけな いような状況で、「なぜ両方ではだめなのか」と思ったことはない でしょうか。プログラマブル電圧リファレンスを設計しているエン ジニアは、毎日のように、これと同じような選択を迫られています。

エンジニアに共通する目標は、温度を検知する機能やコンピュー タに電源を入れる機能、あるいは好みのスイーツを提供する機 能を、消費電力の非常に低い設計で実現することです。しかし、 そのような消費電力の低い動作を実現するために、エンジニア が他の利点を犠牲にしていることはご存じですか。低消費電力 を達成するために、たいていは電流値が非常に低い電圧リファ レンスを使用して設計することが必要になりますが、その場合、 動作温度範囲にわたって低下する精度に悩まされることになり ます。このような場合に、低消費電力と高精度を両立できる設 計方法はないのでしょうか。答えは、ご存じのとおりです。

まずは、分析をスムーズに進めるために一般的な**TL431**を使用 して、電圧リファレンスの精度の重要性と精度に直接影響する 条件について見ていきましょう。図1のような回路がある場合、 R1とR2を設定すれば、電圧リファレンスに基づく必要なカソー ド電圧 V<sub>KA</sub>の出力が得られます。詳しい方法については、こち らの<u>アプリケーション・ノート</u>をご覧ください。



図1. 電源電流制限回路

 $V_{REF}$ は常に公称値を維持しているわけではありません。実際 には、必ずデバイスの動作条件に基づくオフセットがあります。 **表1**は、 $V_{REF}$ に直接影響するTL431の仕様をまとめた表です。

 $V_{KA} = 5V$ 、カソード電流2mAでの動作を想定した場合、式1を 使用して、これらのパラメータ(標準値)の総体的な影響を追加 することにより、有効 $V_{REF}$ を計算できます。

$$V_{REF} = V_{NOM} + \left[ \left( I_{KA} - I_{NOM} \right) x Z_{KA} \right] + \left[ \left( V_{KA} - V_{NOM} \right) x \frac{\Delta V_{REF}}{\Delta V_{KA}} \right]$$
(1)

計算結果から、TL431での有効 $V_{REF}$ は2.4899V(0.2%精度)で あり、明らかに大きな差はないことがわかります。しかし、通常 は高温条件下で生じる最大値を確認すると、得られる有効 $V_{REF}$ は2.539V(1.78%精度)となります。

					TL431C, TL432C			
				MIN	ТҮР	MAX	UNIT	
V <sub>REF</sub>	Reference voltage	$V_{KA} = V_{REF}$ , $I_{KA} = 10 \text{ mA}$	V <sub>KA</sub> = V <sub>REF</sub> , I <sub>KA</sub> = 10 mA			2550	mV	
V <sub>I(DEV)</sub>	Deviation of reference voltage over full	$V_{KA} = V_{REF}, I_{KA} = 10 \text{ mA},$	SOT23-3 and TL432 devices		6	16	mV	
	$I_{A} = 0^{\circ}C$ to $70^{\circ}C$	All other devices		4	25			
$\Delta V_{REF}$ /	Ratio of change in reference voltabe to	$L = 10 m \Lambda$	$\Delta V_{KA}$ = 10 V – V <sub>REF</sub>		- 1.4	- 2.7	mV/V	
$\Delta V_{KA}$	the change in cathode voltage	IKA – TO IIIA	$\Delta V_{KA}$ = 10 V – V <sub>REF</sub>		_ 1	- 2		
I <sub>REF</sub>	Reference input current	l <sub>κA</sub> = 10 mA, R1 – 10 kΩ	e, R2 = ∞		2	4	μA	
I <sub>(DEV)</sub>	Deviation of reference input current over full temperature range	I <sub>KA</sub> = 10 mA, R1 – 10 kΩ , R2 = ∞, T <sub>A</sub> = 0°C TO 70°C			0.4	1.2	μA	
I <sub>MIN</sub>	Minimum cathode current for regulation	V <sub>KA</sub> = V <sub>REF</sub>			0.4	1	mA	
I <sub>OFF</sub>	Off-state cathode current	V <sub>KA</sub> = 36 V, V <sub>REF = 0</sub>			0.1	1	μA	
ZKA	Dynamic impedance	$V_{KA} = V_{REF}, f \le 1 \text{ kHz}, I_{KA}$	= 1 mA to 100 mA		0.2	0.5	Ω	

表1. TL431 の電気的特性

#### システムにはどのように影響するのでしょうか?

アナログ環境では、オペアンプをトリガするためのスレッショルド として電圧ドリフト全体が避けがたい場合がありますが、そのよ うな場合、最大44.5mV/最小6mVのオフセットはレギュレーショ ンとスタンバイの分岐点を意味し、それがシステム障害につなが る可能性もあります。しかし、これが特に大きな問題になるのは、 TL431をアナログ/デジタル・コンバータ(ADC)用のリファレンス として使用する場合です。最下位ビット(LSB)電圧はコンバータ のビット数の精度に基づいています。同じ5Vの条件と8ビットの ADCを想定すると19.53mVのLSBが得られますが、これは標 準動作時であれば問題ない値です(式2を参照)。しかし、温度 条件が異なれば動作は変化し、システムが誤ったデータを読み 取ったり、誤った動作をしたりする可能性があります。

$$LSB = \frac{5V}{2^8} = 19.53 \, mV \tag{2}$$

では、精度に関する問題を解消しつつ、低消費電力での動作 も維持するには、どうすればよいのでしょうか。解決策の1つ が、低消費電力動作を特徴としながら精度も大幅に向上さ せる、ATL431です。前述したものと同じ条件と設計パラメー タでATL431を使用した場合、得られる有効V<sub>REF</sub>は2.499V (0.95mV)、精度は0.03%です。これにより、アナログ動作を考慮 すると、はるかに大きな誤差マージンを確保できるようになります が、それ以上に重要なのが、大幅に高分解能のADCが使用で きるようになるという点です(式3)。

$$2^N = \frac{5V}{0.95mV} = 50263.16\tag{3}$$

#### $N \sim 12$ bits

最終的には、適切な方向に少し変更を加えることで、TL431を中 心とした、どちらかといえば本来の設計との妥協点に近い結果が 得られます。ATL431は、十分な省電力効果を提供するとともに 精度も向上させるソリューションの1つであり、一方を実現するた めにもう一方を犠牲にする必要はありません。ある程度の妥協 は必要ですが、最後には省電力と精度、両方の観点で最高の結 果を得ることができます。

# 第2章:電圧リファレンス・アプリケーション

# 1. 電圧リファレンスがADC性能に影響する仕組み: ADCの基本動作

Bonnie Baker, Miro Oljaca

ミクスト・シグナル・システムを設計する際、設計者の多くは検 討や最適化を部品ごとに個別に行う傾向があります。実用的な 設計を目指している場合、このような視野の狭い手法では、結 局のところ限定的な結果しか得られません。システム内にさま ざまな部品が並んでいることを考えれば、設計者は個々の部品 だけでなく、それらがシステム全体の性能に与える影響について も十分に把握しなければなりません。

設計にアナログ/デジタル・コンバータ (ADC) が含まれている 場合は、そのデバイスと電圧リファレンスや電圧リファレンス・ バッファがどのように影響し合っているのかを理解することが非 常に重要です。このシリーズの第1部では、設計者の多くが実践 しているのとまったく同じ方法でADCの基本動作を確認し、そ の後はシステムの精度や再現性に影響する性能特性について見 ていきます。第2部では、電圧リファレンス・デバイスについて深 く掘り下げ、第1部と同様にその基本動作とADC性能への影 響の詳細を調べます。第3部では、電圧リファレンス・バッファと それに続くコンデンサの影響、およびアンプを確実に安定させ る方法について調査します。測定結果に対する仮定と結論を比 較し、駆動アンプ、電圧リファレンス、コンバータ間の相互作用 を簡単に分析した後、ADCの変換結果に含まれる誤差要因を 調べます。

#### ADCの基本

図1は、この3部構成のシリーズで検討していく逐次比較型 (SAR) ADC用の電圧リファレンス・システムを示しています。 名前からわかるように、このADCはアナログ電圧をデジタル・ コードに変換します。システム全体の精度と再現性は、コンバー タがこの処理をどれくらい効果的に実行できるかによって決まり ます。

変換精度は静的仕様、再現性は動的仕様によって定義できま す。ADCの一般的な静的仕様は、オフセット電圧誤差、ゲイ ン誤差、遷移ノイズです。ADCの動的仕様は、信号対雑音比 (SNR)、全高調波歪み(THD)、スプリアス・フリー・ダイナミッ ク・レンジ(SFDR)です。



図1. SAR ADC 用の電圧リファレンス・システム

#### 静的特性

図2は、3ビットADCの理想的な伝達関数と実際の(理想的で ない)伝達関数を示しています。実際の伝達関数にはオフセッ ト電圧誤差とゲイン誤差が含まれています。アプリケーション 回路の例では、ADCゲイン誤差、遷移ノイズ、SNRのみが考慮 されています。



図 2. 理想的な ADC 伝達関数と、オフセットおよびゲイン誤差を含む実際の ADC 伝達関数

次の式1は、理想的な(誤差のない)ADCの標準的な伝達関数 を表しています。

$$Code = V_{IN} x \frac{2^n}{V_{REF}}$$
(1)

Codeは10進数形式のADC出力コード、 $V_{IN}$ はアナログ入力電 E(V)、nはADCの分解能(出力コードのビット数)、 $V_{REF}$ は 電圧リファレンスのアナログ値(V)です。 **式1**は、ADCの出力コードがアナログ入力電圧に正比例し、電 圧リファレンスに反比例することを表しています。また、出力コー ドがビット数(コンバータの分解能)に依存している点も、式1に 示されています。

理想的でないADCのDC誤差はオフセット電圧誤差とゲイン誤 差です。オフセット電圧誤差を伝達関数に導入するには、式1を 次の**式2**として記述し直す必要があります。

$$Code = \left(V_{IN} - V_{OS\_ADC}\right) x \frac{2^n}{V_{REF}}$$
(2)

V<sub>OS\_ADC</sub>はADCの入力オフセット電圧です。ゲイン誤差はゼロ からフルスケールまでの理想的な勾配と実際の勾配の差に等し くなります。ゲイン誤差の表記は10進数またはパーセンテージ です。(オフセット電圧誤差を除く)ゲイン誤差のみのADCへ の影響を考慮した場合、式1を次の**式3**として記述し直すことが できます。

$$Code = V_{IN} x \frac{2^n}{V_{REF} \left( I - GE_{ADC} \right)}$$
(3)

GEADCはゲイン誤差であり、次の式で表されます。

$$GE_{ADC} = \frac{Actual \ Gain - Ideal \ Gain}{Actual \ Gain}$$

式3から、ゲイン誤差因子がV<sub>REF</sub>の初期精度に追加されること がわかります。出力コードは電圧リファレンスとゲイン誤差の組 み合わせに反比例します。電圧リファレンスのチップから発生 するノイズによるDC誤差は、ADCのゲイン精度に対して逆方 向に影響します。電圧リファレンスの誤差の影響については、こ のシリーズの第2部で具体的に説明します。

式2と式3を組み合わせて得られる最終的な伝達関数は、次の 式4として表されます。

$$Code = \left(V_{IN} - V_{OS_{-}ADC}\right) x \frac{2^n}{V_{REF} \left(I - GE_{ADC}\right)}$$
(4)

ADCの遷移ノイズは、ADCの伝達曲線上のコード遷移点を調 べることで分析できます。コード遷移点とは、アナログ入力電圧 の変化に応じてデジタル出力があるコードから次のコードに切り 替わるポイントです。コードからコードへの遷移点は、単一のス レッショルドではなく小さな不確定領域です。

図3は、内部コンバータのノイズによってこれらの遷移点に生じ る不確定性を示しています。不確定領域は、コードからコード へと繰り返されるコード遷移を測定することによって定義されま す。ADCの遷移ノイズはコンバータのSNRに直接影響します。 この現象を理解することが重要なので、このシリーズの第2部で 電圧リファレンスのノイズ特性をさらに詳しく見ていきます。



図3.3ビットADCでの遷移ノイズ

#### 動的特性

図1の回路から生じる総システム・ノイズは、固有のADCノイ ズ、アナログ入力バッファ回路からのノイズ、リファレンス入力 電圧ノイズから成る複合ノイズです。図4は、簡略化されたSAR ADCの内部回路を示しています。ADCの動的特性は、コンバー タの出力データの高速フーリエ変換(FFT)プロットを使用し、 一定間隔で収集された一連のコンバータ出力のFFTプロット を計算することにより特定できます。このFFTプロットにより、 SNR、ノイズフロア・レベル、SFDRが得られます。



図 4. SAR ADC の概略トポロジ

アプリケーション回路の例で重要な点はSNR仕様だけです。図5 は、これらの仕様のFFTプロットを示しています。ADC回路内 のノイズの特定方法としては、図5のSNRを調べる方法が便利 です。SNRとは、ノイズ電力の二乗平均平方根(RMS)に対す る信号電力のRMSの比率です。FFT演算結果のSNRは、い くつかのノイズ源の組み合わせで構成され、ADC量子化誤差 やADC内部ノイズが含まれる場合もあります。外部では、電圧 リファレンスとリファレンス駆動アンプがシステム全体のノイズの 一因となっています。SNRの理論上の制限は6.02n + 1.76dBに 等しくなります(nはADCのビット数)。



図 5.16 ビット・コンバータの 8,192 個のデータ・サンプルを使用した FFT プロット

システム内の歪みの量はTHDによって定量化されます。THD とは、入力信号電力に対する高調波成分(スプリアス)の電力 の二乗和平方根(RSS)の比率です。たとえば**図5**では、高調波 成分が「2nd」~「6th」に分類されています。RSS演算は、い くつかの値の二乗の和の平方根としても知られています。ADC の非直線性に起因するスプリアスは、入力信号の周波数(基本 周波数)の整数倍ごとに発生します。ほとんどのメーカーでは、 THDの計算に最初の6~9個の高調波成分を使用しています。

ADCがFFTプロット内にスパイクを発生させている場合は、 おそらくコンバータに積分非直線性の誤差がいくらか生じてい ます。また、スプリアスは信号源からの入力信号に由来する場 合も、リファレンス駆動アンプに由来する場合もあります。原因 が駆動アンプの場合は、アンプにクロスオーバー歪みがあるか、 またはアンプの安定性が不足している、スルーレートが制限され ている、帯域幅が制限されている、ADCを駆動できないといっ た可能性が考えられます。 デジタル・クロック・ソースや商用電源の周波数など、回路の他 の場所から侵入したノイズも、スプリアスとしてFFT結果に影 響する可能性があります。コンバータのSNRとTHDを組み合 わせることで、デバイスの信号対ノイズ + 歪み比率 (SINAD) を特定できます。設計者の多くはSINADを「THD + ノイズ」 や「全歪み」と呼んでいます。SINADはSNRとTHDのRSS 演算結果であり、つまりサンプリング周波数の半分を下回る他 のすべてのスペクトル成分 (DCを除く)の合計RMSに対する、 基本入力信号のRMS振幅の比率です。SARコンバータの理論 上の最小SINADは理想的なSNR、つまり6.02n + 1.76dBに等 しく、実用上のSINADは次の**式5**のようになります。

$$SINAD(dB) = -20 \log \sqrt{10^{-SNR/10} + 10^{THD/10}}$$
(5)

単純な計算(式6)によって有効ビット数(ENOB)を算出できる ことから、SINADは重要な性能指数です。

$$ENOB = \frac{SINAD - 1.76\,dB}{6.02}\tag{6}$$

コンバータ・データのFFT表現における平均ノイズ・フロア(図5 を参照)は、入力信号と信号高調波を除く、FFTプロット内のす べてのFETビンのRSSの組み合わせです。対象とするすべて のスプリアスをノイズ・フロアが下回るように、ADCのビット数 とサンプル数の比率を選択することができます。以上を考慮す ると、理論上の平均FFTノイズ・フロア(dB)は次のようになり ます。

FFT Noise Floor = 
$$6.02n + 10 \log \left(\frac{3M}{\pi x ENBW}\right)$$

MはFFTのデータ点の数、ENBWはFFT窓関数の等価雑音 帯域幅です。12ビット・コンバータのFFT用として妥当なサン プル数は4,096なので、理論上のノイズ・フロアは-107dBとなり ます。

#### まとめ

図1のアプリケーション回路に影響するADC仕様はゲイン誤差、 遷移ノイズ、SNRです。このシリーズの第2部では、電圧リファ レンスのDC精度とノイズがシステム性能に与える影響について 調べます。

# 2. 電圧リファレンスがADC性能に影響する仕組み: SAR ADC向け電圧リファレンス・システムの 設計と性能

#### Miro Oljaca, Bonnie Baker

電圧リファレンスに依存しないアナログ/デジタル・コンバータ (ADC)の基本動作を確認し、システムの精度と再現性に影響す る性能特性について分析したので、次は逐次比較型(SAR)ADC 向け電圧リファレンス・システムの設計と性能に重点を絞って見て いきましょう。また、8~14ビットADC向けに適切な外部リファレ ンスを設計する方法の例についても確認していきます。

#### 適切なV<sub>REF</sub>トポロジの選択

電圧リファレンスは2端子シャント構成または3端子シャント直列構 成で使用できます。図1の左側は、シャント・リファレンスの集積回 路(IC)チップ全体が負荷に対して並列に動作する、2端子シャント 電圧リファレンスを示しています。シャント電圧リファレンスがある ので、入力電圧はカソードに接続されている抵抗に印加されます。 このデバイスの標準的な初期電圧精度は最小で0.5%、最大で5% であり、温度ドリフト係数は約50 ~ 100μV/℃です。このシャント 電圧リファレンスを使用して、正または負のリファレンス電圧や、フ ローティング・リファレンス電圧を作成できます。



図1. 電圧リファレンス構成

3端子直列電圧リファレンス(図1の右側)は負荷に対して直列に 動作します。このリファレンスの出力電圧は、内部バンドギャッ プ電圧と内部アンプの組み合わせによって生成されます。この 直列電圧リファレンスは、出力とグランドの中間の出力電圧を生 成する一方で、外部負荷に適切な出力電流を供給します。負荷 電流が増減しても、直列リファレンスがV<sub>OUT</sub>での電圧を維持し ます。 直列リファレンス・デバイスの標準的な初期電圧精度は最小で 0.05%、最大で0.5%であり、温度ドリフト係数は最低2.5ppm/℃ です。直列リファレンスは初期出力電圧と温度変化に応じた性 能が優れているため、このタイプのデバイスを使用して高精度 ADCのリファレンス・ピンを駆動することができます。最下位 ビット(LSB)のサイズがそれぞれ0.4%、0.006%となる8または 14ビットを超える分解能では、外部直列電圧リファレンスを使用 することにより、コンバータの目標精度を確実に達成できます。

直列電圧リファレンス向けの一般的なアプリケーションとして、 他にはセンサ・コンディショニングがあります。直列電圧リファ レンスは、特にブリッジ・センサ・アプリケーションや、熱電対、 サーモパイル、pHセンサを備えたアプリケーションで使用する と便利です。

ADCアプリケーションでの初期精度の高さから、直列電圧リ ファレンスは変換プロセス向けの汎用リファレンスとして役立ち ます。出力電圧の初期精度は、ハードウェアやソフトウェアで較 正できます。また、電圧リファレンスの出力精度が変化する原因 としては、温度ドリフト係数、ライン・レギュレーション、負荷レ ギュレーション、長期的ドリフトが挙げられます。直列電圧リファ レンスは、これらすべてのカテゴリにおいて優れた性能を実現 できます。

#### 基準電圧ノイズについて

このシリーズの第1部の内容から、ADCは、入力電圧と基準電 圧を比較する機能、つまり入力信号と基準電圧に基づき出力 コードを生成するという単一の機能のみを備えていると結論付 けることができます。第1部では、ADCの基本的な伝達関数と デバイスのノイズ特性を表す図や式を紹介しました。次の式1は、 図2に示す理想的なADCの標準的な伝達関数を表しています。

$$Code = V_{IN} x \frac{2^n}{V_{REF}} \tag{1}$$

Codeは10進数形式のADC出力コード、V<sub>IN</sub>はADCへのアナロ グ入力電圧、nはADCの出力ビット数、V<sub>REF</sub>はADCへの基準 電圧のアナログ値です。



図2. 理想的な3ビットADCの伝達関数

式1は、基準電圧のすべての初期誤差やノイズがADCのコード出 力のゲイン誤差に変換されることを示しています。ADCの負のフ ルスケール入力から正のフルスケール入力までの複数のポイントを 測定すると、リファレンス・ノイズの影響がADC入力電圧の関数 であることが明確になります。電圧リファレンス・ノイズをノイズ全 体とともに評価するには、負のフルスケールと正のフルスケールの 近い両方のノイズを測定する必要があります。

図3は、システム内のリファレンス・ノイズとADCノイズの測定結 果を示しています。ノイズ全体は一定ではありませんが、ADCの アナログ入力電圧に線形に依存しています。このタイプのシステム を設計する場合は、リファレンス・ノイズをADCの内部ノイズより も低く維持してください。図1のリファレンス・トポロジは、どちらも 各周波数で同等のノイズを生成します。直列電圧リファレンス内の 電圧ノイズは主にバンドギャップと出力アンプに由来します。これ らの素子はどちらも1/f領域と広帯域領域のノイズを発生させます (図3を参照)。



図 3. ADC 入力電圧の関数として示した ADC 出力での総ノイズ

## 電圧リファレンスの1/f領域のノイズ

ほとんどの直列リファレンス・デバイスのデータシートには、図4 の1/f領域を含む0.1~10Hzの周波数範囲で出力電圧ノイズの 仕様が記載されています。さらに高い周波数ドメインでは、「ピ ンク・ノイズ」と呼ばれることの多い1/f領域のノイズが広帯域 ノイズに置き換わります。



図4. 周波数ドメイン内の電圧ノイズ領域

#### 電圧リファレンスの広帯域領域のノイズ

メーカーによっては、電圧リファレンスの出力ノイズ密度に関す る仕様がデータシートに記載されている場合があります。この 種の仕様は、通常は10kHzでのノイズ密度など、広帯域領域の ノイズを対象としています。より広帯域の周波数にわたって存在 する広帯域ノイズは、「ホワイト・ノイズ」や「熱ノイズ」とも呼ば れています。

カットオフ周波数が極めて低いローパス・フィルタを追加する ことにより、リファレンスの出力での広帯域ノイズが低下しま す。このフィルタは、コンデンサ、コンデンサの等価直列抵抗 (ESR)、リファレンスの出力アンプの開ループ出力インピーダン ス(RO)スを利用して設計されています(図5を参照)。



図 5. 直列電圧リファレンス -ADC 間のローパス・フィルタ

**表1**は、周波数帯域幅や外部コンデンサの値と種類が異なるさま ざまな条件でTIの<u>REF5040</u>から測定されたノイズを示していま す。これらの測定値から、ESRが約0.1Ωと低いセラミック・コンデ ンサには、ESRが標準的な約1.5Ωであるタンタル・コンデンサに 比べてノイズを増加させる傾向があることがわかります。こうした 傾向は、リファレンスの出力アンプの安定性の問題やゲイン・ピー キングによるものです。

	MEASURED NOISE ( $\mu V_{RMS}$ ) BANDWIDTHS						
CAPACITOR	22 kHz	30 kHz	80 kHz				
	(low-pass	(low-pass	(low-pass	>500 kHz			
	5-pole)	3-pole)	3-pole)				
GND	0.8	1	1.8	4.9			
1 <sub>μ</sub> F (tantalum)	37.8	41.7	53.7	9017			
2.2 µF (ceramic)	41.7	46.2	55.1	60.8			
10 μF (tantalum)	33.4	33.4	35.2	38.5			
10 µF (ceramic)	37.1	37.2	37.8	39.1			
20 µF (ceramic)	33.1	33.1	33.2	34.5			
47 μF (tantalum)	23.2	23.8	24.1	26.5			

**表 1.** さまざまな帯域幅、コンデンサ値、コンデンサ・タイプで REF5040 から測定されたノイズ

前述したように、基準電圧における2つのノイズ源は内部出力ア ンプとバンドギャップです。図6に示す REF5040の内部回路図 を見ると、TRIM ピンからバンドギャップに直接アクセスできる ことがわかります。TRIM ピンに外部コンデンサを追加すると、 約-21dBのバンドギャップ広帯域減衰を実現するローパス・フィ ルタが形成されます。たとえば、小型の1μFコンデンサを使用 すると、14.5Hzに極が、160Hzにゼロが追加されます。さらに フィルタを追加する必要がある場合は、1μFコンデンサの代わ りに大きな値のコンデンサを使用することもできます。たとえば、 10μFのコンデンサからは1.45Hzの3dBカットオフ周波数が生 成されます。このローパス・フィルタにより、バンドギャップ・ノ イズが低下します。1μFのコンデンサをREF5040のTRIM ピ ンに接続すると、出力二乗平均平方根 (RMS) ノイズの合計が 1/2.5に低下します。



図 6. TRIM ピンを使用した REF5040 バンドギャップ・ノイズのフィル タリング

#### まとめ

図7は、8~14ビット・コンバータで構成されたリファレンス・シ ステムの完全な回路図です。このシステムでは電圧リファレンス の精度が重要になりますが、初期精度が低い場合はハードウェ アやソフトウェアで較正できます。一方で、リファレンス・ノイズ を除去したり削減したりするには、特性評価やハードウェア・フィ ルタリングの技術がある程度必要になります。



図8.8~14ビット・コンバータ用の電圧リファレンス回路

# 3. 電圧リファレンスがADC性能に影響する仕組み: 16ビット・コンバータ向け 電圧リファレンス・システムの設計

Bonnie Baker, Miro Oljaca

ここからは、16ビット以上のコンバータに適した電圧リファレン ス回路の設計という課題に取り組んでいきます。また、ノイズ・ フィルタリングを強化し、強化したフィルタによって生じる損失 を補償するための手法も検討します。

#### 電圧リファレンス・ノイズの削減方法の基本

このシリーズの第2部で説明したように、基準電圧における2つ のノイズ源は内部出力アンプとバンドギャップです。まずは、第 2部で紹介した、8~14ビットのアナログ/デジタル・コンバータ (ADC)で構成された電圧リファレンス回路を使って説明してい きます。

5Vシステム内のすべてのコンバータの最下位ビット(LSB)のサ イズは5V/2<sup>N</sup>に等しくなります(Nはコンバータのビット数)。こ の環境での8ビットのLSBサイズは19.5mV、14ビットのLSBサ イズは305µVです。電圧リファレンス・ノイズの目標値は、これ らのLSB値より小さくする必要があります。第2部で紹介した回 路のバンドギャップ・ノイズは、外部コンデンサを出力に追加し てローパス・フィルタを作成することによって低下しました。別 のコンデンサをパッシブなローパス・フィルタとして追加すると、 この回路の出力ノイズをさらに削減できます。 図1は、TIのREF5025ファミリの電圧リファレンスを使用した設 計例です。この設計では、1μFのコンデンサC1を使用し、内部バ ンドギャップ・リファレンスにおいて最小21dBのノイズ低減を実現 しています。C2と電圧リファレンスの内部アンプの開ループ出力抵 抗ROとの組み合わせにより、V<sub>REF\_OUT</sub>ピンにおける電圧リファレ ンスの出力ノイズがさらに低下します。この場合、10μFセラミック・ コンデンサC2の等価直列抵抗(ESR)は200mΩに等しくなります。



図1.8~14ビット・コンバータに適した電圧リファレンス設計

図2は、図1に示した回路の出力信号の高速フーリエ変換(FFT) プロットです。約9kHzで出力ノイズ・レベルにピークが生じて いる原因は、容量性負荷C2に対する回路の内部アンプの応答 です。このピークが、測定されるノイズ全体の主な要因となって います。



**図 2.** 図 1 に示した回路の V<sub>REF\_OUT</sub> 信号の FFT プロット

最大80kHzに及ぶ周波数範囲にわたってアナログ・メーターで 測定した出力ノイズは、約16.5 $\mu$ V<sub>RMS</sub>です。電圧リファレンス回 路をADCの入力に接続した場合、65kHzの周波数範囲で測定 されるノイズは138 $\mu$ V<sub>PP</sub>になります。このノイズ・レベルにより、 **図1**のソリューションは8 ~ 14ビット・コンバータに適した設計と なっています。

16ビット以上のADCでの電圧リファレンス・ノイズの低減

図1の電圧リファレンス回路から16ビット以上のコンバータに伝 わるノイズが多すぎるので、別のローパス・フィルタを追加すれ ば、電圧リファレンスの出力ノイズをさらに削減できます。この フィルタは、図3に示すように、10k Ωの抵抗 R1と追加のコンデ ンサ C3で構成されています。この追加した RC フィルタのコー ナー周波数1.59Hz により、広帯域ノイズや極めて低い周波数の ノイズが低下します。



図3. R1 と C3 をフィルタとして追加した電圧リファレンス回路

**図4**は、R1とC3の追加が、このシステムの出力ノイズに大きく影響することを示しています。9kHzのノイズ・ピークは消えていま す。この信号応答により、**図3**のリファレンス回路の出力ノイズ は90%近く低下し、2.2µV<sub>RMS</sub>または15µV<sub>PP</sub>となります。こうし た改善の結果、ノイズ・レベルは十分に制御できるようになり、 電圧リファレンス回路はADCの最大20ビットの分解能に適し た回路となっています。

一方で、R1を介してADCのリファレンス・ピンから電流を供給 した場合は、ADCのリファレンス・ピンからの平均電荷レベル に等しい電圧降下が引き起こされて、変換精度が低下すること になります。結果として、この新しい回路の出力ではADCの電 圧リファレンス入力を十分に駆動できなくなります。この問題を 解決するには、ローパス・フィルタにバッファを追加する必要が あります。



図4. RC フィルタが追加された回路の VREF\_OUT 信号の FFT プロット

#### 電圧リファレンス回路へのバッファの追加

図5は、変換中に発生する可能性のあるADCリファレンス駆動 電流の変動の例を示しています。この信号は、ADC電圧リファ レンス・ピンの入力とV<sub>REF\_OUT</sub>の間にある10kΩの抵抗 R1での 電圧降下を明らかに示すために、低容量プローブを使用して取 得されています。図5の上の波形は、新しい変換を開始するため にコンバータが受信するトリガ信号を示しています。ADCの電 圧リファレンス回路では、変換の開始と各コードの決定に異なる 大きさの電流が必要になります(下の波形)。そのため、ADC に接続されている電圧リファレンスのアナログ回路は、コンバー タ用の堅牢な電圧リファレンスを維持しながら、こうした高周波 数の変動にも効率的に対応できなければなりません。



図 5. ADC のリファレンス入力に必要な駆動電流

図6は、高分解能のADCを適切に駆動する電圧リファレンス回路を示しています。この回路には、図3の回路用にR1とC3を使用して作成したローパス・フィルタの後に続くバッファとして、TIのOPA350が配置されています。OPA350は、10µFのフィルタ・コンデンサC4とADCの電圧リファレンス入力ピンを駆動します。 図6のOPA350の出力で測定されるノイズは4.5µVRMSまたは42µVPPです。OPA350の入力バイアス電流は25℃で10pAです。この電流とR1を流れる電流の組み合わせにより、100nVの一定のDC電圧降下が発生します。この電圧降下がADCのビット判定に応じて変化することはありません。OPA350の入力バイアス電流が温度とともに変化することはありますが、予想される最大電流値は125℃で10nA以下です。この値によって生じる変化は、100℃の温度範囲で100µVとなります。



図6. バッファと出力フィルタを追加した電圧リファレンス回路

では、R1での電圧降下をさらに広い視点で見てみましょう。こ の電圧降下は、REF5025とOPA350に起因する誤差に加算さ れます。REF5025出力の初期誤差は±0.05%、温度変化による 誤差は3ppm/℃です。4.096Vのリファレンス(**REF5040**)の場 合、初期リファレンス誤差は室温で2.05mVに等しく、125℃で 1.23mVが加算されます。このため、リファレンス出力誤差は、 R1やOPA350のオフセットおよび入力バイアス電流の変動に よって生じる誤差より大幅に大きくなります。

#### アンプの安定性

最後に、図6の回路について注意すべきことがあります。C4と OPA350の開ループ出力抵抗(RO\_OPA350)によってオープン ループ電圧ゲイン(AOL)曲線が変化し、不十分な安定状態が 作り出された場合は、OPA350の安定性が損なわれる可能性が あります。この現象を説明するために、図7には、0.2Ω ESRの 出力コンデンサC4とOPA350の開ループ出力抵抗(43Ω)によっ てOPA350のAOL曲線が変化する仕組みを示しています。これ らの曲線を利用すれば、回路の安定性をすばやく判断できます。 安定性に優れた回路は、オペアンプの変化した AOL 曲線と閉 ループ電圧ゲイン (ACL) 曲線の接近率が20dB/ディケードとな る回路です。OPA350の開ループ出力抵抗は43Ω、C4のESR (RESR\_C4) は200m Ωです。これらの値によって形成される 極とゼロの周波数位置は次のとおりです。

 $\frac{I_{SINKN}}{I_{SINK1}} = \frac{V_{SN}/R_{SETN}}{V_{REF}/R_{SET1}} = \frac{V_{SN}}{V_{REF}} \cdot \frac{R_1}{R_N} = \frac{V_{SN}}{V_{REF}} \cdot M_{RN} = M_{A}$ 

図7によると、図6の回路は安定しています。



図7. RC 負荷を使用したバッファの周波数応答

残念ながら、この記事の電圧リファレンス設計は、不要な温度ド リフトや初期ゲイン誤差を追加してADC性能を低下させる可能 性があります。21ビット以上のより高性能のシステムでは、これら の問題に対処できる電圧リファレンス設計が必要になる場合が あります。

## 4. SAR ADCのPCBレイアウト: リファレンス・パス

#### Luis Chioye

高性能データ収集システムを設計する場合は、高精度アナログ/ デジタル・コンバータ(ADC)や、アナログ・フロントエンド・コ ンディショニング回路に必要なその他の部品を、慎重に選択す ることになるでしょう。数週間をかけて設計、シミュレーション の実行、回路図の最適化を行った後、厳しい設計期限に間に合 うように基板レイアウトをすばやく組み立てます。1週間後、最 初のプロトタイプ基板のテストが行われます。しかし驚いたこと に、回路が期待どおりに動作しません。このような経験はおあ りでしょうか。 期待する性能をADCから引き出すには、最適なプリント基板 (PCB)レイアウトが不可欠です。ミクスト・シグナル・デバイス を使用した回路を設計する際には、常に優れたグランド方式に 基づいて設計を開始し、その設計を最適な部品配置と信号配 線によってアナログ部、デジタル部、電源部に分離する必要が あります。

ADCのレイアウトでは、すべての変換が基準電圧の関数になる ので、最も重要なのはリファレンス・パスです。従来の逐次比較 型 ADC (SAR ADC) アーキテクチャでは、リファレンス・ピン がリファレンス・ソースに対する動的負荷となるため、リファレン ス・パスは最も影響を受けやすい部分でもあります。

変換のたびに基準電圧が数回サンプリングされるので、ビット 判定に応じてADCの内部コンデンサ・アレイの切り替えと充電 が行われる端子には、大きな過渡電流が生じます。各変換クロッ ク・サイクル中の基準電圧は、安定状態を維持し、必要なNビッ ト分解能に整定されていなければなりません。そうでないと、直 線性誤差やミッシング・コード誤差が生じる可能性があります。

図1は、従来型の12ビットSAR ADCのリファレンス端子における変換フェーズ中の過渡電流を示しています。



図 1. 12 ビット SAR ADC のリファレンス・ピンでの過渡電流

このような動的電流が生じるため、リファレンス・ピンには、高品 質バイパス・コンデンサCREFを使用した適切なデカップリング が必要です。このバイパス・コンデンサは、高周波数過渡電流 の発生時に即座に電荷を供給できる電荷蓄積素子として使用さ れます。CREFは可能な限りリファレンス・ピンに近付けて配置 し、低インダクタンスの短い配線で接続する必要があります。

図2は、2つの独立した内部電圧リファレンスを備えた14ビット・ デュアルADC、ADS7851の基板レイアウト例です。



図 2. 2 つの独立した内部リファレンスを備えたデュアル ADC のレイア ウト例

この4層PCBの例では、デバイスの直下にソリッド・グランド・ プレーンを使用して基板をアナログ部とデジタル部に分割し、 影響を受けやすい入力やリファレンス信号をノイズ源から遠ざ けています。REFOUT-AおよびREFOUT-Bの各リファレンス 出力を10μF、X7Rクラス、0805サイズのセラミック・コンデンサ (CREF-x)でパイパスすることにより、性能を最適化しています。 小型の0.1Ω直列抵抗を使用してコンデンサをデバイスに接続し ているので、高周波数での全体的なインピーダンスが低く、か つ一定に保たれます。また、幅の広いパターンを使用している ので、インダクタンスが低下します。

CREFは、ADCと同じ層に配置することを強くお勧めします。 また、リファレンス・ピンとバイパス・コンデンサの間には、ビア (PCB内の1つの層または隣接する複数の層を貫通し、層間を電 気的に接続する穴)を配置しないようにしてください。ADS7851 の各リファレンス・グランド・ピンにはグランドへの独立したビ ア接続があり、各バイパス・コンデンサにはグランド・パスへの 個別の低インダクタンス接続があります。

外部リファレンス・ソースを必要とするADCを使用している場合は、リファレンス・バッファ出力から始まり、バイパス・コンデンサを介してADCのリファレンス入力に至るリファレンス信号パス内のインダクタンスを最小限に抑える必要があります。

図3は、外部リファレンスおよびバッファを使用した18ビットSAR ADC、ADS8881のレイアウト例です。リファレンス・コンデン サをREFピンから0.1インチ以内に配置し、その接続に幅広い 20ミルのパターンと複数の15ミルのグランド接続ビアを使用する ことで、コンデンサとREFピンの間のインダクタンスを2nH未満 に抑えます。10µF、X7Rクラス、0805サイズで定格10V以上の セラミック・コンデンサを使用することをお勧めします。

高速のセトリング応答を確保するために、リファレンス・バッファ 回路からREFピンへのパターンの長さは可能な限り短くします。 最適な性能を得るには、REFピンを適切にデカップリングす ることが不可欠です。また、リファレンス・パス上の接続を低 インダクタンスに維持することで、リファレンス駆動回路を変換 フェーズ中に安定かつ整定された状態に維持できるようになり、 目標とする結果に一歩近づきます。



図3. 外部リファレンスおよびバッファを使用した ADC のレイアウト例

ADS8881およびADS7851データシートのレイアウト・ガイドラ インでは、このトピックについてさらに詳しく解説しています。

#### 5. ADC向け電圧リファレンス回路の設計

#### Peggy Liska

高精度データ収集システムは、データ・コンバータのリファレンス 入力におけるスイッチング過渡現象から生じる誤差など、各種シ ステム構成部品による誤差を最小限に抑えるよう設計されてい ます。逐次比較型アナログ/デジタル・コンバータ(SAR ADC) の場合、変換サイクル中のデータ・コンバータの内部回路が異な る容量性負荷への接続や切断を行うときに、スイッチング過渡 現象を引き起こします。また、その他のデルタ-シグマADCや デジタル/アナログ・コンバータ(DAC) などのデータ・コンバー タも、リファレンス・ピンでのスイッチング過渡現象を引き起こ す可能性があります。

図1は、SAR ADCアーキテクチャの概略図です。動作中は、 ADC内部のスイッチS1とS2が収集および変換サイクルを制御 します。S1が閉じてS2が開くときはインピーダンスが変化する ため、入力で過渡状況が発生します。シングルエンド・マルチ プレクス・アプリケーション向け16ビット1MSPSデータ収集のリ ファレンス・デザインに関するユーザー・ガイドなど、入力回路 の最適化によって入力過渡の影響を最小化する方法を詳しく記 載した技術資料が提供されています。しかし、ここでは、システ ム・レベルの設計において見落とされることの多い、基準電圧 入力ピン(V<sub>REF</sub>)で発生する過渡現象と、それがシステム性能に 及ぼす影響に重点を絞って見ていきます。



**図 1.** SAR ADC 内部アーキテクチャの概略図

SAR ADCのV<sub>REF</sub>ピンは、**図1**に赤色で示した容量性DAC (CDAC) に内部で接続されています。**図2**は、CDAC構造の概 略図をさらに詳しく示したものです。CDACは、基準電圧との 比較によって入力電圧に最も近いデジタル値を判定する、バイ ナリ加重コンデンサ・アレイです。ここで重要なのは、リファレ ンス入力ピンがバイナリ加重コンデンサ・アレイに接続されてい ることにより、変換サイクル中にV<sub>REF</sub>ピンに印加される基準電 圧に変動が生じる可能性があるという点です。アレイ内のコン デンサがリファレンスと同じ電位にならないので、コンデンサを 外部リファレンスに接続した場合に突入電流による大きな高速 スパイクが生じます。



図 2. 内部 CDAC のアーキテクチャ:スイッチト・キャパシタ負荷

図3は、変換サイクル全体を通して発生するリファレンス入力電流でのスパイクを示しています。このスパイクは、場合によっては最大10mAまで増加し、継続時間が非常に短くなります(ナノ秒)。



図3. SAR ADCの VREF ピンでのスイッチング過渡電流

精度を最適に保つためには、SARの入力に接続されている電 Eリファレンスが高速の大電流スパイクに応答する必要があり ます。このような高速スイッチング過渡電流は、電圧リファレン スの高い出力インピーダンスで電圧降下を引き起こす可能性が あります。この電圧降下がリファレンスの出力電圧に直接影響 した結果、ADCのV<sub>REF</sub>ピンへの入力電圧にその影響が及び、 ADCによる入力信号の変換に誤差が生じることになります。

これらのスイッチング過渡現象によって生じる誤差を最小限に 抑えるため、電流スパイクが発生するたびに電圧リファレンスの 出力電圧を期待される値に再整定する必要があります。スタン ドアロンの電圧リファレンスは、負荷が非常に軽く、動きも遅い 場合には極めて正確かつ安定した電圧を供給するよう設計され ています。これらの電流スパイクは継続時間が非常に短く、か つ大電流であることから、通常はリファレンスを高速オペアンプ によってバッファします(図4を参照)。また、ピンにコンデンサを 配置することにより、必要なすべての瞬時電流を供給できます。

過渡の観点で見ると高速オペアンプは有効ですが、通常は、オ フセット電圧、直線性、ドリフトなどのDC精度向けには最適化 されていません。そのため、DC精度の要件を満たし、過渡動 作にも優れたバッファは、簡単には見つからない可能性がありま す。場合によっては、2つのアンプで構成されたアンプ・トポロ ジが、この難しい課題の解決策となります。前述したデータ収 集リファレンス・デザインに関するユーザー・ガイドでは、このト ポロジを詳しく解説し、電圧リファレンスやバッファ・アンプ、関 連するフィルタ部品の選択肢も紹介しています。



図4. 高速アンプを使用した電圧リファレンス回路

リファレンス・ピンでのスイッチング過渡現象の影響を最小化す るうえで必要になるシステム・レベルの設計作業を簡易化する ために、TIの**REF6000**電圧リファレンス・ファミリでは、リファ レンス・バッファと電圧リファレンスが統合されています。**図5**は、 この統合をデータ収集システムの概略図で示したものです。最 適化された内部バッファは、データ・コンバータのリファレンス・ ピンで発生するタイプの過渡現象に対して適切に応答します。 この内部バッファはDC性能向けにも最適化されています。こ の統合された電圧リファレンスとリファレンス・バッファの組み 合わせを使用することで、回路の占める基板面積がさらに縮小 します。



図 5. 統合された電圧リファレンスとリファレンス・バッファを使用した電 圧リファレンス回路

統合を利用したこの手法では、高帯域幅、低出力インピーダン スのDCに最適化されたソリューションを活用してV<sub>REF</sub>ピンへ の入力を行うことにより、ADCの性能が向上します。

表1では、理想的なADCと、電圧リファレンス回路構成の異な る各ADCについて、ノイズおよび歪み性能を比較しています。 リファレンス駆動バッファを備えていないケースでは性能が低く なっていることがわかります。統合されたリファレンス・バッファ と外部バッファを比較すると、最も高性能となるのはバッファが 統合されたリファレンスです。

CONFIGURATION	Ideal ADC (no V <sub>REF</sub> fluctuation)	REF6045 with integrated buffer	REF5045 with external buffer	REF5045 without buffer
Average reference pin voltage (V)	4.5	4.501	4.502	4.502
Peak-to-peak variation in V <sub>REF</sub> (µV)	0	76.8	153.6	472.5
Signal-to-noise ratio (SNR) (dB)	109.7	109.8	109.6	109.7
Total harmonic distortion (THD) (dB)	-133.4	-123.7	-118.8	-92.5
Spurious-free dynamic range (SFDR) (dB)	128	124.5	119	92.5
Signal-to-noise and distortion ratio (SINAD) (d	109.7	109.6	109.2	92.4
Reference circuit quiescent current (mA)	N/A	0.8	1.925	1

**表 1.** 1MSPS、10kHz 入力周波数でサンプリングする 18 ビット ADC を使用した各種バッファ構成の ADC 性能

# 第3章:柔軟な低ドリフト DC 電圧または電流ソースとして機能する電圧リファレンス

# 1. デュアル出力電圧リファレンス

#### Ying Zhou

低ドリフト・システムの開発は、特にバイポーラ入力信号を使用 すると非常に難しくなる場合があります。双方向電流センシング などのアプリケーション(図1を参照)には、2つの適切にマッチ ングした低ドリフト基準電圧を使用する必要があります。最初 の電圧 V<sub>REF</sub>は、アナログ/デジタル・コンバータ(ADC)のフル スケール範囲を定義しています。バイアス電圧 V<sub>BIAS</sub>は、バイポー ラ信号のレベルシフトに必要な電圧です。V<sub>BIAS</sub> = V<sub>REF</sub>/2とす ることが望ましく、そうすることで、ADC での正と負のスイング が等しくなります。ここでは、2つの基準電圧を生成するための 3種類のトポロジについて説明します。



**図 1.** 低ドリフト、双方向、単一電源のローサイド電流センシング・シス テム

図2は、2つの独立した電圧リファレンスを使用した単純な手法 を示しています。



図 2. ソリューション No. 1:2 つの独立したリファレンス

図1のアプリケーションでは、V<sub>REF</sub>とV<sub>BIAS</sub>がそれぞれ3.0V、1.5V です。表1は、2つの低ドリフト・リファレンスの情報を一覧にまと めたものです。ドリフト、精度、コストを考慮した場合、3V基準 電圧に適した選択肢はREF5030Aとなります。低ドリフトの固 定1.5Vリファレンスは、残念ながら簡単には入手できません。こ の場合、正の範囲と負の範囲のバランスは釣り合わなくなります が、LM4140Bなどの1.25Vのリファレンスを選択できます。

Voltage (V)	Reference voltage	Drift (typ), ppm/ºC	Drift (max), ppm/ºC	Initial accuracy (%)
2	REF5030	2.25	3	0.05
3	REF5030A	3	8	0.10
1.25	LM4140A-1.25	-	3	0.10
1.20	LM4140B-1.25	-	6	0.10

表1.低ドリフト電圧リファレンス製品のドリフトと精度の比較

分圧回路を使用した3V電圧リファレンスを前提とした場合、図3 に示すような第2のソリューションが考えられます。



図 3. ソリューション No. 2: リファレンス + 分圧回路 + バッファ

次の**式1**に示すように、 $V_{BIAS}$ のドリフトはリファレンス $\delta_{REF}$ 、抵抗分割回路 $\delta_{RDIV}$ 、バッファ・アンプ $\delta_{BUF}$ のドリフトに由来します。

$$\delta_{V_{BIAS}} = \sqrt{\delta_{REF}^{2} + \delta_{RDIV}^{2} + \delta_{BUF}^{2}}$$
(1)

同等の低ドリフト・ソリューションにするため、許容誤差が0.1%、 温度ドリフトが5ppm(100万分の5)/℃の抵抗を選択します。ア ンプのフルスケール範囲が1.5Vであることを考慮すると、バッ ファ・アンプのオフセットはそれほど大きな値にはなりません。 入力オフセット電圧による0.1%の誤差と1ppm/℃のドリフト誤 差を目標とした場合、アンプのオフセット電圧は1.5mV未満、ド リフトは1.5μV/℃未満になる必要があります。

表2は、このソリューション向けに選択したデバイスを示していま す。部品選択の詳細については、TI Designsリファレンス・デ ザイン・ライブラリの『Low-Drift Bidirectional Single-Supply Low-Side Current Sensing Reference Design』を参照してください。

Voltage (V)	Device	Part number	Performance	
3	Reference veltage	REE5030A	Initial accuracy: 0.1%	
5	Telerence vollage	ILLI JUJUA	Drift: 8 ppm/ºC (max)	
1.25			Tolerance: 0.1%	
	Resistor	PCF0603-13-4K99BT1	Drift: 5 ppm/℃	
			Resistance: 4.99 kΩ	
	Amplifier	1 M1/021	Vos: 1.0 mV (max)	
	Ampimer	LIVI VOJ I	Drift: 1.5 μV/⁰C (max)	

表 2. ソリューション No. 2 の部品(リファレンス + 分圧回路 + バッファ)

ここで提案した2つのソリューションを簡単に振り返ってみましょう。

- ソリューションNo.1は単純な手法ですが、固定されたリファレンス出力という制限があります。V<sub>BIAS</sub>がV<sub>REF</sub>/2であるとは限りません。
- ソリューション No. 2は1つのリファレンスしか使用しないため、 VBIASのドリフトはVREFのドリフトに追従します。状況に応じて抵抗を調整できるので、このソリューションはV<sub>BIAS</sub> # V<sub>REF</sub>/2の場合に極めて有効です。一方で、このソリューション にはより多くの部品が必要になるという欠点もあります。

図4は、デュアル出力電圧リファレンス(REF2030)を使用して $V_{REF} \geq V_{BIAS}$ の両方を1つのチップから供給する、3つ目のソリューションを示しています。2つの独立したバッファにより、バンドギャップ電圧から $V_{REF} \geq V_{BIAS}$ が生成されます。内部抵抗は、 $V_{BIAS} = V_{REF}/2 \geq ccc$ るような大きさに設定されています。表3は、REF2030の主な仕様を一覧にまとめたものです。



図 3. ソリューション No. 3 (REF2030 デュアル出力基準電圧)

Voltage (V)	Device	Performance
3, 1.25	REF2030	Initial accuracy: 0.05% Drift: 8 ppm/°C (max) Drift: 3 ppm/°C (typ) Drift tracking: 7 ppm/°C (max) over –40°C to 125°C

表 3. REF2030 の仕様

2つの基準電圧を生成する3種類のトポロジを確認したので、次 はこれらのソリューションの性能を、合計誤差、ドリフト追従、 出力間のマッチングという3つの観点から比較してみましょう。

#### 合計誤差

次の**式2**では、パーセンテージで与えられた仕様をppmに変換 しています。

$$ppm = 10000x\%$$
 (1) (2)

各電圧出力の合計誤差性能指標は、次の**式3**で表されるように、 動作温度範囲にわたる初期精度とドリフトによって決まります。

$$E_{Total\_error} = \sqrt{E_{Initial\_accuracy}^{2} + E_{temp\_drift}^{2}}$$
(3)

ソリューションNo. 1では、LM4140Bのデータシートに標準的 なドリフトが記載されていないため、70℃の温度範囲での最 大ドリフト仕様を計算に使用しました。ソリューションNo. 2で は、REF5030A、抵抗回路、バッファによってV<sub>BIAS</sub>が生成され ます。そのため、初期精度とドリフトは**式1**に示すように、これ ら3つの誤差源の二乗和平方根(RSS)で表すことができます。 REF2030と REF5030A はボックス法を使用してドリフトを判定 しているため、計算用の温度範囲は動作範囲全体か、または 165℃です。

**表4**は、ソリューションNo. 1でのV<sub>REF</sub>の性能がソリューション No. 2と同等である一方、そのV<sub>BIAS</sub>出力には、はるかに多くの 誤差があることを示しています。ソリューションNo. 2でのV<sub>BIAS</sub> の誤差には、V<sub>REF</sub>からの誤差も含まれています。両方の出力で 初期精度が高く、温度ドリフトが低いソリューションNo. 3は、3 つのソリューションの中で最も誤差が少なくなっています。

Solution	Voltage (V)		tage (V) Error source Initial accuracy		Temperature		Total error		
				error	(ppm)	drift erro	or (ppm)	(ppm)	
1	V <sub>REF</sub>	3	REF5030A	10	00	49	95	1116	
V <sub>BIAS</sub> 1.25		1.25	LM4140B-1.250	1000		560		1146	
	V <sub>REF</sub>	3	REF5030A	10	00	49	95	1116	
2		V <sub>BIAS</sub> 1.5	REF5030A	1000		495			
	Vaua		LM V831	167	1424	33	704	1590	
	VBIAS		PCF0603-13-				704	1009	
			4K99BT1	1000		500			
2 V <sub>REF</sub>		3	DEE2020	500		405		704	
3 V <sub>BI</sub>	VBIAS	1.25	NEF2030	500		495		704	

表4. 出力電圧ごとの誤差への寄与度の比較

#### ドリフト追従とマッチング

このデュアル出力システムにとって重要なもう1つの仕様が、特定 の温度範囲にわたる2つの電圧間の精度のマッチングを表すド リフト追従であり、式4で表されます。図5は、REF2030の標準 的なドリフト追従性能を示しています。



図 5. 温度に対する V<sub>REF</sub> と V<sub>BIAS</sub> の追従

ソリューションNo. 1では2つの独立した電圧リファレンスを印加し ているので、理論上、2つのリファレンスは互いに直接追従しない 可能性があります。そのため、追従は各電圧リファレンスの最大 温度ドリフト(11ppm/℃)のRSS値となります。LM4140Bは0 ~ 70℃の範囲だけが指定されているので、このドリフト追従はこの温 度範囲にのみ適用されます。

ソリューションNo. 2では、 $V_{REF}$ の誤差が両方の出力に共通するの で、 $V_{REF} \geq V_{BIAS}$ の間のドリフト追従 ( $\delta_{Tracking}$ ) は、次の**式5**で表 されるように、抵抗回路 ( $\delta_{RES}$ ) とバッファ ( $\delta_{BUF}$ ) からのドリフト にのみ依存します。

$$\delta_{Tracking} = \sqrt{\delta_{RES}^2 + \delta_{BUF}^2}$$
(5)

初期精度誤差を考慮すれば、次の式6に示すように、RSSによる 出力のマッチング(25℃時)を計算することもできます。

 $Output \_Matching = \sqrt{E_{V_{REF}\_Initial\_accuracy}^{2} + E_{V_{MAX}\_Initial\_accuracy}^{2}}$ (6)

表5は比較結果の概要です。ソリューションNo. 2のドリフト追従 と出力マッチングは、抵抗の精度に大きく依存します。ソリューショ ンNo. 2は、ソリューションNo. 3に比べて2つの出力の追従がやや 優れている一方、出力のマッチングが大幅に劣っています。具体的 な数字では、ソリューションNo. 3が約900ppm優れています。こ れはつまり、ドリフトは2ppm/℃しか違わないため、ソリューション No. 2が No. 3より高精度のソリューションとなるには450℃の温度 変化が必要になるということです。

Solution	Error sources	Output matching (at 25ºC, ppm)	Drift tracking (ppm/ºC)	
1	REF5030A	1414	11	
Ι	LM4140B-1.250	1414		
2	LMV831	1014	5	
2	PCF0603-13-4K99BT1	1014	5	
3	REF2030	100	7	

表 5. 出力マッチングとドリフト追従の比較

この比較結果から、ほとんどのケースでソリューションNo. 3の全体性能が最も優れていることがわかります。ただし、実際の設計では、性能以外の点も考慮する必要があります。次は、スペース消費とコストに関してこれら3つの手法を比較した場合に、どのような

優劣があるのかを見ていきましょう。

#### スペース消費とコスト

高密度アプリケーションでは、システム性能とは別に、プリント基板(PCB)の実装面積の要件が極めて重要になる場合があります。 図6を見ると、各ソリューションの総PCBスペース(デカップリング・ コンデンサは考慮しない)をひと目で把握できます。



図 6.3 つのソリューションの総プリント基板スペース

表6は、必要なスペース(本体寸法のみを考慮)の簡単な計算を示 しています。パッケージ・サイズが4.64mm2の1つの統合ソリュー ションからデュアル出力を供給することにより、REF2030の総ス ペースは、ソリューションNo. 1の占有スペースに対して83%、ソ リューションNo. 2に対して67%縮小しています。コストの観点から 見ると、REF2030のコストはソリューションNo. 1に比べて52%、ソ リューションNo. 2に比べて30%低くなっています。

Solution	Device	Package	Body size (mm x mm)	Total size (mm <sup>2</sup> )	Cost (USD)
1	REF5030A	VSSOP-8	3 x 3	29.11	1.35
1	LM4140B-1.250	SOIC-8	2.9 x 4.9	20.11	1.55
	REF5030A	VSSOP-8	3 x 3		1.35
2	LMV831	SC70-5	1.25 X 2	14.06	0.40
	2 x PFC0603-13-4K99BT	0603 (1608 metric)	1.6 X 0.8 (each)	1	0.48
3	REF2030	DDC-5	1.6 x 2.9	4.64	1.4

表6.3 つのソリューションすべてのスペース消費とコスト

#### まとめ

表7では、3つのソリューションすべてを比較しています。2つの独 立した電圧リファレンスによって構築されたソリューションNo.1は、 非常に単純かつ実装しやすいソリューションです。ただし、使用で きる電圧の選択肢に制限があり、出力間での直接のドリフト追従 がないという明らかな欠点もあります。また、2つの低ドリフト高精 度リファレンスを使用しているので、非常に高コストです。

Solution	Voltage (V)	Device	Initial accuracy error (ppm)	Temperature drift error (ppm)	Total error (ppm)	Matching (at 25°C, ppm)	Drift tracking (ppm/ºC	Body size (mm <sup>2</sup> )
1	V <sub>REF</sub> = 3	REF5030A	1000	495	116	1414	16	28.11
	$V_{BIAS} = 1.25$	LM4140B-1/25	1000	560	1146	1414		
2	V <sub>REF</sub> = 3	REF5030A	1000	495	1116		5	14.06
	V <sub>BIAS</sub> = 1.25	LMV831	167	33	1590	1014		
		PCF0603-13-4K99BT1	1000	500	1009			
3	V <sub>REF</sub> = 3 V <sub>REF</sub> = 1.25	REF2030	500	495	704	100	7	4.64

表7.3 つのソリューションすべての最終的な比較

ソリューションNo. 2は、より多くの部品と基板スペースを消費 しながらも、ソリューションNo. 1に比べてコストが低く、ドリフ ト追従に優れています。ただし、ソリューションNo. 2のV<sub>BIAS</sub> の精度はV<sub>REF</sub>、分圧回路、バッファ・アンプのドリフトによって 決まるので、ソリューションNo. 1より劣っています。一方で、ソ リューションNo. 2には、V<sub>BIAS</sub>  $\neq$  V<sub>REF</sub>/2の場合に異なるバイア ス電圧を柔軟に設計できるという利点もあります。

ソリューションNo. 3との最も顕著な違いは、No. 3が1チップ・ ソリューションであるという点です。この設計は低コストでPCB スペースの使用面積が小さいことに加え、初期精度が最も優れ ています。実際、ソリューションNo. 3は、No. 2に比べて出力マッ チング率が90%高く、消費スペースが67%小さく、コストが30% 低くなっています。つまり、低ドリフト・システムを目標とし、低 コストで高精度の性能を確保したいという場合は、ソリューショ ンNo. 3 (REF2030) が適しているかもしれません。

#### 2. 高精度単出力電流リファレンス

Zachary Richards

電流ソースおよびシンクは、アクティブなアナログ回路のバイア スといった単純なものから電流コンデンサ積分器のリセットお よび発振器アーキテクチャに至るまで、すべてのアナログ設計に 欠かすことのできない構成要素です。電流ソースおよびシンクを 実装するための便利なトポロジとして、オペアンプによって駆動 する電界効果トランジスタ(FET)を使用し、小型の直列抵抗の 帰還から電流を生成するトポロジがあります。図1は、このトポ ロジを表しています。



図1.帰還による電流ソースおよびシンク生成回路

図1に示すように、どちらの回路でも負帰還を使用して R<sub>SET</sub>抵抗に電圧を印加しており、それによって以下のソース電流とシンク電流(式1と式2)が生成されます。

$$I_{SOURCE} = \frac{(V_{IN} - V_X)}{R_{SET}}$$
(1)

$$I_{SINK} = \frac{V_X}{R_{SET}}$$
(2)

これらの電流をDCとして利用するには、式1と式2の分子が定数でなければなりません。これを実現する方法としては、図2に示すように、シャント電圧リファレンスを使用する方法が最も簡単です。



図2. 電圧リファレンスからの帰還による電流ソースおよびシンク生成回路

図2からわかるように、R<sub>LIM</sub>抵抗が過剰な入力電圧を降下させ、 電圧リファレンスを流れる電流を制限しています。さらに、カソー ド-リファレンス間が接続された可変電圧リファレンス(LMV431 など)により、帰還電圧が最小値に引き下げられます。これによっ て得られる重要な利点については、後ほど説明します。式1およ び式2を、以下の式3および式4として記述し直します。

$$I_{SOURCE} = \frac{(V_{IN} - V_X)}{R_{SET}} = \frac{(V_{IN} - (V_{IN} - V_{REF}))}{R_{SET}} = \frac{V_{REF}}{R_{SET}}$$
(3)

$$I_{SINK} = \frac{V_X}{R_{SET}} = \frac{V_{REF}}{R_{SET}}$$
(4)

**式3**と**式4**は等しいので、それらを組み合わせて次の**式5**にまと めると、任意のソースまたはシンク電流 I<sub>SET</sub> を生成するために必 要な R<sub>SET</sub> の値を求めることができます

$$\mathbf{R}_{SET} = \frac{V_{REF}}{I_{SET}} \tag{5}$$

このトポロジの出力電圧範囲は、FETとRSET抵抗で維持し なければならないヘッドルームによって制限されます。印加され る帰還電圧を最小限に抑えることで、有効な出力電圧範囲が最 大になります。次の**式6**と**式7**は、電流ソースおよびシンクの、有 効な出力電圧範囲内および範囲外での動作をそれぞれ表して います。



可変電圧リファレンスの内部 V<sub>REF</sub> はどれも約1.24V です。バン ドギャップ・リファレンスを介して生成されるこの電圧が、最終 的にこのトポロジ全体の制限を決めることになります。例として、 図3には R<sub>SET</sub> 値124Ωでの電流シンク特性 (リニア電流ドロップ アウトを含む)を示しています。



図3. 出力電圧に対するシンク電流の特性

このトポロジのFETの代わりにバイポーラ接合トランジスタ (BJT)を使用した場合、ヘッドルーム要件はわずかに高くなる 場合がありますが、最終的にはほぼ同一の動作となります。

理想電流ソースは、回路理論の基本となる要素です。物理的 実装は常に理想を下回るものですが、そうした不足を軽減した り防止したりするためには、その背景となるメカニズムを理解す ることが大切です。このトポロジに関しては、出力電圧範囲が 出力電流に与える影響と、それを最小限に抑えるために電圧リ ファレンスの選択がどれだけ重要かという点を確認しました。

#### 3. 単一帰還デバイスの電流リファレンス・ネットワーク

#### Zachary Richards

任意の大きさのDC電流の生成は、オペアンプ帰還と電圧リファ レンスを使用した単純かつ簡単なプロセスです。ただし、たと えば任意の数(Nとします)の電流シンク(または電流ソース)を 生成する必要があると考えてみてください。この電流シンクまた はソースは、いくつかの複雑なアナログ回路から成る各段をバイ アスするために、それぞれ任意の大きさが設定されているとしま す。リファレンス電圧は単一の実装だけで生成できますが、一 方でシンクの帰還部全体を繰り返し実装すれば、コストや設計 領域の増大につながる可能性があります。そこで次のような疑 問が生じます:このようなバイアス回路を、単一の帰還ソースを 使用して実装することは可能なのでしょうか。設計がいくらか 複雑になり、特定の条件を満たす必要もありますが、答えは「は い」です。図1は、そのような回路(ここではシンクのみ)を示し ています。



金属酸化膜半導体電界効果トランジスタ(MOSFET)のソース 電圧 $V_s \ge R_{SET}$ 抵抗によって各レグのシンク電流が決まります。 外側のシンク・レグ(つまり1を超えるすべてのN)からの帰還を 除去すると、 $V_{SN}$ を直接制御できなくなります。そのため、任意 のN番目のレグの目標とするシンク電流 $I_{SINKN}$ を生成するには、  $R_{SETN}$ を慎重に選択しなければなりません。

図1を検討することで得られる次の式1は、バイアス回路の最初 のレグの電流に対するN番目のレグの電流の比率を定義してい ます。

$$\frac{SINKN}{SINK1} = \frac{V_{SN}/R_{SETN}}{V_{REF}/R_{SET1}} = \frac{V_{SN}}{V_{REF}} \cdot \frac{R_1}{R_N} = \frac{V_{SN}}{V_{REF}} \cdot M_{RN} = M_{IN}$$
(1)

 $R_1 \ge R_N$ の抵抗比 $M_{RN}$ を求めるために式1を変形すると、次の式2が得られます。

$$\boldsymbol{M}_{\boldsymbol{R}\boldsymbol{N}} = \frac{\boldsymbol{V}_{\boldsymbol{R}\boldsymbol{E}\boldsymbol{F}}}{\boldsymbol{V}_{\boldsymbol{S}\boldsymbol{N}}} \cdot \boldsymbol{M}_{\boldsymbol{I}\boldsymbol{N}} \tag{2}$$

では、バイアス回路のN番目のレグのMOSFETソース電圧 V<sub>SN</sub> とは何なのでしょうか。飽和領域で動作するNチャネル金属酸 化膜半導体 (NMOS)のドレイン電流の式 (次の**式3**) について 考えてみましょう。

$$I_{Dn} = \frac{1}{2} \cdot K_n \cdot (V_{GS} - V_T)^2 \cdot (1 + \lambda \cdot V_{DS})$$
(3)

ドレイン電圧の上昇が原因で増加したドレイン電流はR<sub>SET</sub>抵抗 を介して減少し、結果としてソース電圧が上昇するので、ここで のチャネル幅変調の影響はほとんど無視できます。MOSFET で任意の電流をどのような値にでも維持できるようにするには、 ゲート電圧をソース電圧とスレッショルド電圧の合計より大きく しなければなりません。つまり、固定ゲート電圧の場合、最終的 にソース電圧は少なくともスレッショルド電圧降下分だけそれを 下回る値にクランプされ、ドレイン電圧の上昇によってドレイン 電流が増加することはなくなります。そのため、このクランプを 確実に実行するためにR<sub>SET</sub>が十分に大きくなる動作条件を定め ることで、以下のような仮定が行えます。次の**式4**をご覧くださ い。

$$(1 + \lambda \cdot V_{DSN}) \approx 1 \tag{4}$$

式3と式4を基にすると、式1で表された比率は次の式5として記述し直すことができます。

$$M_{IN} = \frac{I_{SINKN}}{I_{SINK1}} = \frac{\frac{1}{2} \cdot K_n \cdot (V_{GSN} - V_T)^2}{\frac{1}{2} \cdot K_n \cdot (V_{GS1} - V_T)^2} = \frac{(V_G - V_{SN} - V_T)^2}{(V_G - V_{REF} - V_T)^2} = \left(\frac{V_G - V_{SN} - V_T}{V_G - V_{REF} - V_T}\right)^2$$
(5)

式5を簡略化するために、次の項を式6として定義します。

$$\boldsymbol{V}_{\boldsymbol{GT}} = \boldsymbol{V}_{\boldsymbol{G}} - \boldsymbol{V}_{\boldsymbol{T}} \tag{6}$$

この代入と**式5**の各項の変形を行うと、次のV<sub>SN</sub>の式 (**式7**と **式8**) が得られます。

$$\boldsymbol{V_{GT}} - \boldsymbol{V_{SN}} = \sqrt{M_{IN}} \cdot (\boldsymbol{V_{GT}} - \boldsymbol{V_{REF}}) \tag{7}$$

$$\boldsymbol{V}_{SN} = \left(\boldsymbol{1} - \sqrt{\boldsymbol{M}_{IN}}\right) \cdot \boldsymbol{V}_{GT} + \sqrt{\boldsymbol{M}_{IN}} \cdot \boldsymbol{V}_{REF} \tag{8}$$

式8を式2に代入すると、次の式9と式10が得られます。

$$M_{RN} = \frac{V_{REF}}{V_{SN}} \cdot M_{IN} = \left(\frac{V_{SN}}{V_{REF}}\right)^{-1} \cdot M_{IN} = \left[\frac{(1 - \sqrt{M_{IN}}) \cdot V_{GT} + \sqrt{M_{IN}} \cdot V_{REF}}{V_{REF}}\right]^{-1} \cdot M_{IN}$$
(9)

$$\boldsymbol{M}_{RN} = \left[ \left( \mathbf{1} - \sqrt{M_{IN}} \right) \cdot \frac{\boldsymbol{V}_{GT}}{\boldsymbol{V}_{REF}} + \sqrt{M_{IN}} \right]^{-1} \cdot \boldsymbol{M}_{IN}$$
(10)

では、ゲート駆動電圧とスレッショルド電圧の差異、V<sub>GT</sub>とは何 なのでしょうか。この値は、最終的にはバイアス回路の最初の レグの帰還によって決まります。基本的には目標のI<sub>SINK1</sub>電流を 維持するために必要な電圧であり、次の**式11**で表されます。

$$I_{SINK1} = \frac{1}{2} \cdot K_n \cdot (V_{GT} - V_{REF})^2 = \frac{V_{REF}}{R_{SET1}}$$
(11)

**式11**の各項を変形すると、次のV<sub>GT</sub>の式 (**式12**と**式13**) が決まります。

$$\frac{2 \cdot V_{REF}}{K_n \cdot R_{SET1}} = (V_{GT} - V_{REF})^2$$
(12)

$$V_{GT} = V_{REF} + \sqrt{\frac{2 \cdot V_{REF}}{K_n \cdot R_{SET1}}}$$
(13)

式13を式10に代入すると、次の式14が得られます。

$$\boldsymbol{M}_{RN} = \boldsymbol{M}_{IN} \cdot \left[ \left( \mathbf{1} - \sqrt{\boldsymbol{M}_{IN}} \right) \cdot \left( \frac{\boldsymbol{V}_{REF} + \sqrt{\frac{2 \cdot \boldsymbol{V}_{REF}}{\boldsymbol{K}_n \cdot \boldsymbol{R}_{SET1}}}}{\boldsymbol{V}_{REF}} \right) + \sqrt{\boldsymbol{M}_{IN}} \right]^{-1} \boldsymbol{C}$$
(14)

最終的には、抵抗比M<sub>RN</sub>を、単にM<sub>IN</sub>(およびバイアス回路デバイスのいくつかの物理定数)の関数として次の**式15**のように記述できます。

$$M_{RN} = M_{IN} \cdot \left[ \left( 1 - \sqrt{M_{IN}} \right) \cdot \left( 1 + \sqrt{\frac{2}{K_n \cdot R_{SET1} \cdot V_{REF}}} \right) + \sqrt{M_{IN}} \right]^{-1}$$
(15)

では、**式15**についてはどのようなことが言えるでしょうか。まず、  $M_{IN}$ 比率が1の場合は、対応する $M_{RN}$ 比率も予想されるとおりに 1となります。次に、 $M_{IN}$ の値が1を超える場合は、**式15**の分母 の2つの項が異なる符号になることがわかります。つまり、関連 する特定の物理量(Kn、 $R_{SET1}$ 、 $V_{REF}$ )に応じて、 $M_{RN}$ は任意の 大きな値になる可能性があるということです。そのため、すべて のNについて  $I_{SINKN}$ が $_{ISINK1}$ 以下になるようにすることで、この領 域を回避し、代わりに $M_{IN} \leq 1$ 領域を優先することが必要です。 式15のルートの項の分母 (Kn、R<sub>SET1</sub>、V<sub>REF</sub>の積)を大きな値 にすると、M<sub>RN</sub>とM<sub>IN</sub>が極限で1対1の直線関係になります。最 終的に、この積を大きくするためにV<sub>REF</sub>とR<sub>SET1</sub>がとることので きる使用可能な値の範囲は、シンクに必要なヘッドルームによっ て制限されます。ただし、I<sub>SINK1</sub>が固定値の場合、V<sub>REF</sub>を大きく するためにはR<sub>SET1</sub>も同様に大きくする必要があります。この積 の最後の変数 Kn は MOSFET のプロセス・トランスコンダクタ ンスであり、デバイスを適切に選択することで最大化できます。 図2は、M<sub>RN</sub>とM<sub>IN</sub>の直線関係に対するK<sub>n</sub>の影響を(5桁に及 ぶ範囲のK<sub>n</sub>値ごとに)表しています。



図2. プロセス・トランスコンダクタンスごとの電流比率に対する抵抗比率

プロセス・トランスコンダクタンスは、キャリア移動度、酸化膜 誘電率、酸化膜厚(μ、εοx、tox)といった材料およびプロセス 特性への依存性から、この名前で呼ばれています。次の式**16**を ご覧ください。

$$K_{n} = k_{n}' \cdot \frac{W}{L} = \mu_{n} \cdot C_{ox} \cdot \frac{W}{L} = \mu_{n} \cdot \frac{\varepsilon_{ox}}{t_{ox}} \cdot \frac{W}{L}$$
(16)

しかし、プロセス・トランスコンダクタンスはデバイスの幅と長さの比率にも依存しているので、一般に大型のデバイスの動作は、 式15の線形増加動作になります。ほとんどのデータシートには K<sub>n</sub>についての記載がありませんが、g<sub>m</sub>またはg<sub>FS</sub>として記載さ れることの多い一般的なデータシート・パラメータである順方向 トランスコンダクタンスから、K<sub>n</sub>を算出できます。

$$\boldsymbol{g}_{m} = \boldsymbol{g}_{FS} = \frac{\partial I_{Dn}}{\partial V_{GS}} = \frac{\partial}{\partial V_{GS}} \left( \frac{1}{2} \cdot K_{n} \cdot (V_{GS} - V_{T})^{2} \right) = K_{n} \cdot (V_{GS} - V_{T})$$
(17)

次の、飽和領域で動作するNMOSのドレイン電流の式を思い出 してください。

$$I_{Dn} = \frac{1}{2} \cdot K_n \cdot (V_{GS} - V_T)^2 \cdot (1 + \lambda \cdot V_{DS})$$
(18)

チャネル長変調を無視して式18の各項を記述し直すと、次の 式19が得られます。

$$V_{GS} - V_T = \sqrt{\frac{2 \cdot I_D}{K_n}} \tag{19}$$

結果を**式17**に代入し、最終的に次の**式20**と**式21**を使用してK<sub>n</sub> を求めます。

$$\boldsymbol{g}_{\boldsymbol{m}} = \boldsymbol{K}_{\boldsymbol{n}} \cdot \sqrt{\frac{2 \cdot \boldsymbol{I}_{\boldsymbol{D}}}{\boldsymbol{K}_{\boldsymbol{n}}}} = \sqrt{2 \cdot \boldsymbol{I}_{\boldsymbol{D}} \cdot \boldsymbol{K}_{\boldsymbol{n}}}$$
(20)

$$K_n = \frac{g_m^2}{2 \cdot I_D} \tag{21}$$

式21を使用すれば、バイアス回路に最適なMOSFETデバイス を選択できます。さらに、この値を式15で使用すれば、目標の I<sub>SINKN</sub>電流を生成するために必要なR<sub>SETN</sub>抵抗値を(より正確に) 算出できます。

式15では、 $M_{IN} \leq 1$ 領域の $R_{SETN}$ 抵抗の推定値が大きめに算出 される傾向があるため、結果として得られる電流は目標値より も低くなります。ただし、理想的なトランジスタのケース ( $M_{IN} = M_{RN}$ )では、この領域の $R_{SETN}$ 抵抗の推定値が常に実際より小 さくなります。つまり、これら2つの値を計算すると、最終的に はちょうど必要な値が得られることになります。

ランダムに選択した2つのNチャネル電界効果トランジスタ (NFET)、NチャネルMOSFET AとNチャネルMOSFET B について検討してみましょう。これらのNFETの $g_{FS}$ 値は、それ ぞれ5.5S (ID = 9A時)、15S (ID = 31A時)と記載されていま す。これらのNFETを使用して1/4の $M_{IN}$ 比率を実装すると考 えてみてください。**表1**は、(いくつかの単純な設計値とともに)**式 15**を使用して計算した修正後の $R_{SETN}$ と $M_{RN}$ 比率を示していま す。

	g <sub>FS</sub> (S)	I <sub>D</sub> (A)	$K_N (A/V^2)$	V <sub>REF</sub> (V)	I <sub>SINK1</sub> (A)	I <sub>SINKN</sub> (A)	M <sub>IN</sub>	R <sub>SET1</sub> (Ω)	$R_{SETN}$ ( $\Omega$ )	M <sub>RN</sub>
N-channel MOSFET A	5.5	9	1.68	1.25	1.0	0.25	0.25	1.25	7.18	0.174
N-channel MOSFET B	15	31	3.63	1.25	1.0	0.25	0.25	1.25	6.48	0.193

表 1. MIN = 1/4 での回路パラメータと算出した RSETN および MRN



図 3. R<sub>SETN</sub>の理想値、修正値、平均値(シンク電流 対 ドレイン電圧)

	Ideal			Corrected			Average			
	$R_{SETN}(\Omega)$	I <sub>sinkn</sub> (A)	Error (%)	$R_{SETN}$ ( $\Omega$ )	I <sub>sinkn</sub> (A)	Error (%)	$R_{SETN}(\Omega)$	I <sub>sinkn</sub> (A)	Error (%)	
N-channel MOSFET A	5.0	0.304	21.6	7.2	0.218	-12.8	6.1	0.254	1.5	
N-channel MOSFET B	5.0	0.283	13.2	6.5	0.221	-11.6	5.7	0.248	-0.8	

表 2. RSETN の計算方法と算出された精度

図3は、表1に記載されているNチャネルMOSFET Bトランジス タの条件を使用し、理想的なケース(これらの条件下では5Ω)、 修正後のケース(式15)、および2つのケースの平均から算出さ れたR<sub>SETN</sub>値で実装した、図1に示す回路のTINA-TIソフトウェ ア・シミュレーションの結果を表しています。

**表2**は、NチャネルMOSFET AとNチャネルMOSFET Bを 使用した、前述の3つのR<sub>SETN</sub>値でのシミュレーション結果を、 対応するパーセンテージ誤差の計算結果とともにまとめたもの です。

最初の帰還駆動レグの電流が回路内で最も大きく、各レグで適 切なヘッドルームが維持されているという条件を満たしている限 り、最終的には単一帰還デバイスを使用して任意の値のバイア ス回路を得ることができます。つまり、バイアス回路を単一の電 圧リファレンスから構築できます。

#### 4. 単純な高精度電流シンク・アーキテクチャ

Zachary Richards

任意の大きさのDC電流の生成は、オペアンプ帰還と電圧リファレンスを使用した単純かつ簡単なプロセスです。個々の電流ソー

スおよびシンクや、それらの回路網を実現するために利用でき る外部オペアンプ・アーキテクチャがいくつか存在します。

ここでは、電圧リファレンス自体からの帰還を使用したアーキテ クチャについて見ていきましょう。図1に示すような電圧リファレ ンスの記号と実際の機能ブロック図を考えてみてください。





電圧リファレンスの動作は基本的にツェナー・ダイオードと同じ なので、この図にはツェナー・ダイオードの記号を使用しました。 ただし、この動作を実現するには、単純なデバイスの物理特性 を考慮するだけでなく、巧妙な設計が必要になります。図2に示 す自己参照(カソード-リファレンス間が接続された)構成につい て考えてみましょう。



図2. 電圧リファレンスの標準的動作

この構成については、どのようなことが言えるでしょうか。まず 第一に、図2のすべての電流を使用することで、次の式1に示すよ うに状況を大幅に単純化して定義することができます。

$$I_{BIAS} = I_0 + i_B + i_C = I_0 + i_E \tag{1}$$

I<sub>BIAS</sub>はオペアンプの静止電流 I<sub>Q</sub>と、バイポーラ接合トランジスタ (BJT)のエミッタ電流 i<sub>E</sub>の合計です。次の**式2**では、オペアン プの静止電流が通常動作時のエミッタ電流に比べて無視できる 程度であるという認識に基づき、式1をさらに簡略化しています。

$$I_{BIAS} \approx i_E$$
 (2)

次の**式3**と式4では、ベース-エミッタ接合部のダイオード式と公称理想係数を用いた順方向バイアス動作によりエミッタ電流を 定義しています。

$$\mathbf{i}_E = \mathbf{I}_S \cdot (\mathbf{e}^{\frac{v_{BE}}{\mathbf{n} \cdot V_T}} - \mathbf{1}) \approx \mathbf{I}_S \cdot \mathbf{e}^{\frac{v_{BE}}{V_T}}$$
(3)

$$I_{BIAS} \approx I_S \cdot e^{\frac{v_{BE}}{V_T}} \tag{4}$$

式4に示されているとおり、 $I_{BIAS}$ を維持するためにベース-エミッ タ間電圧がいくらか存在していなければなりません。つまり、図2 の $v_{ref} \geq V_{REF}$ の間にはゼロでない差異があることになります。次 の式5で、 $V_{REF}$ と小さな摂動電圧 $\varepsilon_v$ によって $v_{ref}$ を定義し、この 差異を明らかにしましょう。

$$\boldsymbol{v}_{ref} = \boldsymbol{V}_{REF} + \boldsymbol{\varepsilon}_{\boldsymbol{v}} \tag{5}$$

これで、次の**式6**と**式7**に示すとおり、ベース-エミッタ電圧とオペアンプ・ゲインによって ε<sub>ν</sub>を定義できます。

$$\boldsymbol{v}_{BE} = \boldsymbol{A} \cdot (\boldsymbol{V}_{REF} + \boldsymbol{\varepsilon}_{\boldsymbol{v}} - \boldsymbol{V}_{REF}) = \boldsymbol{A} \cdot \boldsymbol{\varepsilon}_{\boldsymbol{v}} \tag{6}$$

$$\varepsilon_{v} = \frac{v_{BE}}{A} \tag{7}$$

理想的なオペアンプのケースでは $\varepsilon_v$ がゼロに低下することが明らかですが、ここではごく控えめな値をいくつか検討してみましょう。次の**式8**では、I<sub>BIAS</sub>を維持するために必要な $v_{BE}$ が0.5V、オペアンプのゲインが標準的な104であると仮定して**式7**を解いています。

$$\varepsilon_{\nu} = \frac{0.5V}{10^4} = 50\mu V \tag{8}$$

1.25Vの電圧リファレンスの場合、これは4,000分の1パーセント (40ppm)程度の誤差を意味しますが、そのような誤差は無視で きる値と見なしても問題ありません。

では、入力電圧を大きくして  $I_{BIAS}$ を増加させた場合に $\varepsilon_v$ がどう なるのかを検討してみましょう。具体的には、次の**式9**と**式10**に 示すように、 $I_{BIAS}$ を任意の動作点から2倍に増やします。

$$I_{BIAS1} = I_S \cdot e^{\frac{v_{BE1}}{V_T}} \tag{9}$$

$$I_{BIAS2} = I_S \cdot e^{\frac{v_{BE2}}{V_T}} = 2 \cdot I_{BIAS1}$$
(10)

次の式11 ~ 13に示すように、式10を式9で割って各項を簡略 化することにより、 $I_{BIAS}$ を2倍にするために必要な $V_{BE}$ の変化量 が得られます。

$$\frac{I_{BIAS2}}{I_{BIAS1}} = \frac{I_S \cdot e^{\frac{v_{BE2}}{V_T}}}{I_S \cdot e^{\frac{v_{BE1}}{V_T}}} = \frac{e^{\frac{v_{BE2}}{V_T}}}{e^{\frac{v_{BE1}}{V_T}}} = 2$$
(11)

$$\frac{v_{BE2}}{V_T} - \frac{v_{BE1}}{V_T} = \ln \left(2\right) \tag{12}$$

$$V_{GT} = V_{REF} + \sqrt{\frac{2 \cdot V_{REF}}{K_n \cdot R_{SET1}}}$$
(13)

最終的には、次の**式14**と**式15**に示すとおり、 $I_{BIAS}$ を2倍にする ために必要な $\varepsilon_v$ の変化量を求める式が得られます。

$$\Delta v_{BE} = A \cdot \varepsilon_{v2} - A \cdot \varepsilon_{v1} = A \cdot \Delta \varepsilon_{v}$$
(14)

$$\Delta \varepsilon_{\nu} = \frac{\Delta \nu_{BE}}{A} = \frac{V_T \cdot \ln(2)}{A}$$
(15)

熱電圧  $V_{\rm T}$ の室温値を代入し、ここでも標準的なオペアンプ・ゲインを10<sup>4</sup>と仮定すると、**式15**を解くことで、I<sub>BIAS</sub>を2倍にするために必要な $\Delta \varepsilon_v$ の控えめな値を求めることができ、次の**式16**が得られます。

$$\Delta \varepsilon_{\nu} = \frac{V_T \cdot ln(2)}{A} = \frac{17.92mV}{10^4} = 1.792\mu V$$
(16)

この場合、I<sub>BIAS</sub>が2倍になるごとにv<sub>ref</sub>の電圧は1.792µVしか増加しません。これは、ツェナー・ブレークダウンの動作を模倣するベース・エミッタ・ダイオードの指数関数的IV特性とオペアン プ・ゲインの乗算です。

次の図3に示すように、電圧リファレンスの接続方法を変えると、 その内部オペアンプを活用して単純な電流シンクを生成できます。



図3. 電圧リファレンスから生成される単純な電流シンク

ここで行われている動作を視覚的に把握するため、図4に示す、 記号の代わりに挿入した機能図について考えてみましょう。



図4. 単純な電流シンクの機能図

V<sub>IN</sub>、R<sub>BIAS</sub>、BJT 回路は基本的にオペアンプの反転出力段とし て機能するので、それらの組み合わせを、**図5**に示すように、新 しいゲインを持ち入力極性が反転した新しいオペアンプ記号 AT にまとめることができます。



図 5. 単純な電流シンクの機能図と等価回路

# 5. 絶縁型 DC/DC コンバータ・シャントの 安全性のための設計

#### Ron Michallick

お使いのシャント・レギュレータが危険な状態にあることをご存 じでしたでしょうか。でも大丈夫です。費用をかけずに修正で きるので、ご心配には及びません。

絶縁型DC/DCコンバータ・アプリケーションで使用されるごく 一般的な帰還回路では、ATL431などのシャント・レギュレータ と光アイソレータを、パルス幅変調回路 (PWM) コントローラへ の出力電圧の帰還用に使用しています。この回路は効果的で 使いやすい回路です。ただし、ご存じないかもしれませんが、 この回路には静電放電 (ESD) や電気的オーバーストレス (EOS) の危険が潜んでいます。

ー見したところ、図1のシャント・レギュレータにEOSの影響は なさそうです。V<sub>OUT</sub>で過電圧が生じるとカソード電圧が低下し、 リファレンス・ピンの電圧は、カソード・ピンとの間にある内部ダ イオードによって上昇しません。直列抵抗がリファレンス・ピン とカソード・ピンの両方で電流を制限してシャントを保護します。 整流器が電圧をクランプし、直列抵抗がシャントへの電流を制 限するので、負電圧のV<sub>OUT</sub>によってシャントに悪影響が及ぶこ とはありません。



図 1. 絶縁型 DC/DC コンバータのエラー・アンプ回路

ただし、ESD事象の発生中に絶縁部にかかる電圧が大きくな りすぎると、シャント・レギュレータが損傷を受ける可能性があ ります。絶縁部で最も弱い部分は、通常は光アイソレータのリー ドです。

光アイソレータのギャップが破壊された場合にESDが最も放電 しやすいパスは、図2に赤線で示したシャント・レギュレータを 通るパスです。



図 2. 光アイソレータのリード間の電気アークを含む ESD パスを示す赤線

抵抗R1を光アイソレータのアノードからカソード側に移動することで、絶縁破壊時にシャントが保護されます。抵抗の移動による性能や安定性への影響はありません。抵抗の移動が有効なのは、この移動により、光アイソレータの絶縁破壊時にグランドへのパスとして出力コンデンサが優先されるようになるからです。 図3の赤線は新しいESDパスを示しています。



図 3. 光アイソレータのリード間の電気アークを含む新しい ESD パスを 示す赤線

これでシャント・レギュレータは主要なESDパス上の部品では なくなったので、ESDによって損傷することがなくなります。電 流はコンデンサに流れますが、コンデンサはシャント・レギュ レータの耐性を大幅に上回るESDエネルギーに耐えられま す。電気アークが通過する光アイソレータ上のピンによっては、 PWMコントローラに大きな危険が及ぶ可能性が残り、光アイソ レータ自体もある程度の危険にさらされます。 スペースに制限のある設計では、別の危険が生じる可能性もあ ります。図4に示すように、シャントやそのノード・パターンを配 置する場所が絶縁された(ホット・グランド)パターンに近すぎ ると、電気アークがシャントやその回路パターンに直接発生する 可能性があります。この場合、抵抗R1を移動してもシャントは 保護されません。この問題を解決するには、アノード(グランド) が絶縁ギャップの反対側にあるパターンに最も近いノードとなる ように、シャントを回転させます。



図4.シャント・リファレンスに対する電気アーク(赤線)の影響

これ以上の保護が必要な場合は、意図的なスパーク・ギャップ を追加して、ESD事象を一方のグランドからもう一方のグランド にアーク放電させることもできます。このスパーク・ギャップは、 必要な降伏電圧が大幅に低いため、アークが別のパスを選ばな いように確実に誘導できます。スパーク・ギャップ間のアークが 部品にストレスを与える可能性がないことは、図5を見れば明ら かです。



図5.スパーク・ギャップ保護部品(赤線は電気アーク)

ご覧のように、簡単な変更によってESD性能を大幅に向上させ ることができます。また、前述したように費用はかかりません。 ここで紹介した帰還安全回路は、TIのATL431/2、TL431/2、 TLVH431を含むすべての共通アノード可変シャント・レギュ レータに適用できます。

# リソース

- テキサス・インスツルメンツの電圧リファレンス・ランディング・ ページ:www.tij.co.jp/vref
- シャント電圧リファレンスの外部抵抗クイック・スタート・カ リキュレータ:www.tij.co.jp/tool/jp/shunt\_voltage\_ reference\_resistor\_calculator
- 電圧リファレンスに関する技術記事 https://e2e.ti.com/blogs\_/japan/tags/vref
- 電圧リファレンス・トポロジの選択方法に関する記事:http:// embedded-computing.com/ar ticles/ shunt-versus-series-how-to-select-a-voltagereference-topology/#

S-0107

ご注意:

本資料に記載された製品・サービスにつきましては予告なしにご提供 の中止または仕様の変更をする場合がありますので、本資料に記載さ れた情報が最新のものであることをご確認の上ご注文下さいますよう お願い致します。 TIは製品の使用用途に関する援助、お客様の製品もしくはその設計、

ソフトウェアの性能、または特許侵害に対して責任を負うものではあ りません。また、他社の製品・サービスに関する情報を記載していて も、TIがその他社製品を承認あるいは保証することにはなりません。



#### 重要なお知らせと免責事項

TIは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや 設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供してお り、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的に かかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションが適用される各種規格や、その他のあ らゆる安全性、セキュリティ、またはその他の要件を満たしていることを確実にする責任を、お客様のみが単独で負うものとします。上 記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリ ケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載する ことは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自 身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は 一切の責任を拒否します。

TI の製品は、TI の販売約款 (https://www.tij.co.jp/ja-jp/legal/terms-of-sale.html)、または ti.com やかかる TI 製品の関連資料などのいずれか を通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保 証の放棄の拡大や変更を意味するものではありません。

> 日本語版 日本テキサス・インスツルメンツ合同会社 Copyright © 2021, Texas Instruments Incorporated