

Application Note

グリッド変電所通信向けの **Sitara** プロセッサ上による **HSR/PRP** ソリューション

概要

テキサスインスツルメンツの AM64x/AM243x プロセッサは、PRU_ICSSG サブシステムをサポートしています。このサブシステムは、AM3x/AM4x プロセッサの PRU_ICSS サブシステムとの主な違いとして、100 Mbps に制限されるのに対し、最大 1 Gbps の帯域幅をサポートできることが挙げられます。本稿では、PRU_ICSSG サブシステムが HSR/PRP テクノロジーを実装する方法について詳細に説明し、HSR/PRP プロトコルを必要とするアプリケーションで PRU_ICSSG を使用する主な利点についても紹介します。

目次

1 スマートグリッド変電所でのイーサネット冗長性.....	2
1.1 高可用性シームレス冗長性 (HSR).....	3
1.2 並列冗長性プロトコル (PRP).....	4
2 Sitara プロセッサにおける HSR/PRP の実装.....	6
2.1 PRU_ICSSG の概要.....	6
2.2 PRU_ICSSG HSR/PRP アーキテクチャ.....	7
2.3 PRU_ICSSG HSR/PRP の特長.....	8
2.4 PRU_ICSSG HSR/PRP ファームウェア.....	8
2.5 PRU_ICSSG HSR/PRP の利点.....	10
2.6 Linux HSR/PRP ソリューション.....	10
2.7 RTOS HSR/PRP ソリューション.....	11
3 HSR/PRP SDK のサポート.....	13
4 まとめ.....	14
5 参考資料.....	15
6 改訂履歴.....	15

図の一覧

図 1-1. 代表的な電気スマートグリッド.....	2
図 1-2. プロセスバスとステーションバスの比較.....	3
図 1-3. 代表的な HSR ネットワークポロジ.....	4
図 1-4. 代表的な PRP ネットワークポロジ.....	5
図 2-1. PRU_ICSSG 機能ブロック図.....	6
図 2-2. HSR/PRP ソフトウェアブロック図.....	7
図 2-3. PRU_ICSSG HSR/PRP ファームウェアブロック図.....	9
図 2-4. HSR ネットワークで使用される AM64x の例.....	10
図 2-5. Linux ハードウェアオフロード HSR/PRP のブロック図.....	11
図 2-6. RTOS ハードウェアオフロード HSR/PRP のブロック図.....	12

表の一覧

商標

すべての商標は、それぞれの所有者に帰属します。

1 スマートグリッド変電所でのイーサネット冗長性

デジタルやスマートグリッドの変電所が登場する以前は、従来の変電所でアナログシステムと手動操作によって電力供給の監視と制御を行っていました。より効率的、柔軟、かつ信頼性の高い電力供給管理システムへの必要性が高まっているため、業界ではデジタルグリッドインフラに移行しました。デジタルグリッドは、高度なセンサとネットワークを使用してデータを収集し、処理します。この業界の変革により、従来のグリッドとは異なり、リアルタイム監視と自動制御が可能になりました。スマートグリッドは、高度な分析、管理、意思決定機能を備えたデジタルグリッドをさらに進化させ、より広範囲にわたるグリッドパフォーマンスの最適化を可能にします。

スマートグリッド変電所は、配電網全体の高電圧発電施設から、住宅や企業に供給する低圧フィーダーまで、あらゆる場所に配置されている電力グリッドインフラの重要な構成要素です。変電所は、送電の電圧レベルを変換し、電力網の効率と信頼性を維持するためにサブシステムの切り替え、監視、保護などの重要な機能を実行する主要な要素です。これらの重要な機能を満たすためには、オペレータがコスト効率と信頼性の高い運用を達成できるよう支援する、高速で耐障害性のある通信が必要です。変電所ネットワークには、ネットワーク内の単一障害によるダウンタイムが発生しない、冗長性と時刻同期を組み込んだ通信が必要です。障害が発生した場合、ネットワークは短時間で回復する必要があります。冗長性により、送信元と宛先の間に複数の経路が構築作成され、障害発生時にトラフィックを迂回できます。



図 1-1. 代表的な電気スマートグリッド

オペレータは、ネットワークの状態を継続的に監視し、効率的な運用を維持するための措置を講じる必要があります。この必要性により、オペレーターの制御センターと変電所などの高価値ノードとの間で、信頼性が高く低いレイテンシ遅延の通信が求められます。ステーションとプロセスバスネットワークの要件が異なるため、それぞれの性能特性に応じて、異なるプロトコルを実装する必要があります。

変電所内には、ステーションレベル、ベイレベル、およびプロセスレベルの 3 つの主要な異なる通信レベルが存在します。「ステーションバス」はステーションレベルとベイレベル間の通信を処理し、「プロセスバス」はベイレベルとプロセスレベル間の通信を処理します。3 つの主要なレベル内の各バスは、保護リレー、ベイコントローラなどのさまざまなインテリジェント電子デバイス (IED) とスマート制御 /SCADA システムを接続するイーサネットネットワークを伝送します。ステーションバスネットワークは、主にシステムを監視するためのイベント駆動型イーサネットメッセージを伝送するために使用され、変電所全体を相互接続し、中央管理装置とベイレベルの個々の IED 間の接続を提供します。ステーションバスは通常、GOOSE (汎用オブジェクト指向変電所イベント) トラフィックと TCP/UDP トラフィックを伝送します。ステーションバス内のトラフィックは、フレーム損失を許容できます。

プロセスバスは GOOSE メッセージも伝送しますが、主にサンプリング値 (SV) トラフィックの形で測定トラフィックを伝送するためにも使用されます。これらは、合体ユニットによって送信される測定値を伝送する小さなイーサネットフレームです。たとえば、合体ユニットは、変電所内にある計器用変圧器からの電流信号と電圧信号を測定するデバイスです。SV トラフィックはフレーム損失を許容しないため、メディア冗長性は中断せずに機能する必要があります。

プロセスバスは、高可用性シームレス冗長性プロトコル (HSR) やパラレル冗長性プロトコル (PRP) などを通じて、ステーションバスに冗長的に接続されます。プロセスバストラフィックは、分析および追加の監視のためにステーションバスに送信されます。




図 1-2. プロセスバスとステーションバスの比較

高性能、高い信頼性、予測可能なイーサネットネットワークの必要性を満たすことで、IEC 62439 規格は、冗長性を組み込んだ低コストで保守が容易で相互運用可能な共通ネットワークインフラストラクチャを構築することが目的です。

1.1 高可用性シームレス冗長性 (HSR)

IEC 62439-3 第 5 条は、変電所自動化のための冗長プロトコルとして、高可用性シームレス冗長化 (HSR) プロトコルが定義されています。HSR は、リングトポロジネットワークを介したメッセージフレームの二重伝送する独立した冗長プロトコルです。そのため、1 つの接続に障害が発生しても、2 つ目の接続で伝送は成功します。ネットワークには、再構成時間や通信パスの再学習は不要です。

HSR ネットワークでは、ネットワーク障害が発生しても通信は中断することなく継続されるため、HSR はプロセスバスアプリケーションに適しています。

HSR フレームは、HSR タグによって一意に識別されます。フィールドデバイスは、ダブルアタッチノード HSR (リングトポロジーの DANH) に接続され、DANH 準拠のノードのみが HSR ネットワークに接続できます。その他の標準イーサネットデバイス (シングルアタッチノード、SAN) は、HSR ネットワークで動作するために、冗長ボックス (RedBox) を介して接続する必要があります。HSR タグは、HSR ネットワーク内の重複フレームによってもたらされる冗長性を管理するために使用されます。




図 1-3. 代表的な HSR ネットワークトポロジ

DANH ノードは、並列に動作する 2 つのポートを持ち、通信スタックの上位層 (図では「ホスト」で表されています) とリンク冗長エンティティ (LRE) で構成されています。LRE は、上位層に対して、冗長化されていないネットワークアダプタと同じインターフェースを提示することで、上位層が冗長性を認識しないようにします。送信元 DANH は、上位層から渡されたフレーム (図 1-3 では、「C フレーム」で表されます) に HSR タグを付けてフレームの重複を識別し、各ポートから各フレームの同じコピーを送信します (赤いポートからは「A フレーム」、緑のポートからは「B フレーム」)。図の赤と緑のポートは、各 DANH ノード上の 2 つの異なるポートを表していることに注意してください。

障害のない状態では、宛先 DANH は、一定間隔内に 2 つの同一フレーム (各ポートから 1 つずつ) を受信します。最初のフレーム (図 1-3 の例では「B フレーム」) の HSR タグを削除してから上位層 (図の例では「D フレーム」) に渡し、重複するフレーム (図の例では「A フレーム」) を破棄します。

ノードは IEEE 802.1D ブリッジ機能をサポートし、同じ方向に同じフレームをすでに送信している場合を除き、一方のポートから他方のポートへフレームを転送します。特に、ノードはリングに注入されたフレームを転送しません。ユニキャストフレームの宛先ノードは、テスト以外の唯一の宛先であるフレームを転送しません。リング内を循環するフレームは、ソースによって挿入された HSR タグを (シーケンス番号を含む) が含まれます。中間ノードまたは「転送」ノード (つまり、送信元ノードと宛先ノードのどちらでもない) の場合、フレームは HSR タグを削除せずに直接転送されます。これは、HSR タグの削除は宛先ノードの責任であるためです。ダブルレット (送信元 MAC アドレス、シーケンス番号) は、同じフレームのコピーを一意に識別します。重複フレームを廃棄することで、ネットワークが不要なトラフィックで溢れるのを防ぎます。

1.2 並列冗長性プロトコル (PRP)

PRP は、必要なネットワークインフラストラクチャを単純に 2 倍にし、IEC 62439-3 第 4 項で定義されています。この冗長ネットワークインフラストラクチャを利用する必要があるすべてのデバイスは、2 つの冗長 LAN A および B のいずれかにそれぞれ接続された 2 つのインターフェイスを接続するデュアルアタッチメントネットワークインターフェイスで接続する必要があります。両方のネットワークは同時に使用され、両方のネットワークは、DANP (デュアルアタッチメント PRP) によ

て冗長送信される同じデータを伝送します。各 DANP は、LAN A と LAN B の両方を通過するネットワークトラフィック全体を複製します。

PRP はスタートポロジをサポートしており、インフラストラクチャのコストを抑えながら固定ホップ遅延を保証します。

2 つの LAN のいずれかに障害が発生した場合でも、ネットワークトラフィックは中断することなくもう一方の LAN を経由して伝送されます。PRP はプロセスバスのオプションとしても使用できます。これは、一方のネットワークに障害が発生した場合でも、SV トラフィックがもう一方のネットワークを経由して安全に宛先まで伝送できるためです。

DANP ノードには、並行に動作する 2 つのポートがあり、それらはリンク冗長エンティティ (LRE) を介して通信スタックの同じ上位層に接続されています。基本通信の場合、LRE は上位層に非冗長ネットワークアダプタと同じインターフェイスを提示するため、上位層は冗長性を認識しません。LRE には、重複の処理と冗長性の管理という 2 つのタスクがあります。ノードの上位層からフレームを受信すると、LRE はシーケンス番号を含む冗長チェックトレーラー (RCT) をフレームに追加し、ほぼ同時に両方のポートからフレームを送信します。2 つのフレームは、LAN 識別子 (およびチェックサム) を除いてほぼ同じです。




図 1-4. 代表的な PRP ネットワークポロジ

2 つのフレームは 2 つの LAN を異なる遅延で通過し、理想的には宛先ノードにほぼ同時に到着します。ネットワークからフレームを受信すると、LRE はペアの最初に受信したフレームをノードの上位層に転送し、重複したフレームを破棄します (受信した場合)。必要に応じて RCT を削除します。

図 1-4 に、4 つの DANP ノードで構成される PRP ネットワーク例の概略図を示します。各ノードには LRE (前述のように、非冗長ネットワークアダプタと同じインターフェイスを上位層に提示するために必須) と、通信スタックの上位層を表すホストが含まれていると想定できます。

2 Sitara プロセッサにおける HSR/PRP の実装

本稿では、テキサスインスツルメンツの AM64x/AM243x マイクロプロセッサの PRU_ICSSG サブシステムが HSR/PRP 機能を実装する方法について説明します。以下のセクションでは、まず PRU_ICSSG サブシステム、HSR/PRP のアーキテクチャ、機能、ファームウェアの概要について説明します。最後に、HSR/PRP の PRU_ICSSG 実装をオフローディングする主な利点の概要と、テキサスインスツルメンツの Linux および RTOS 向け SDK (ソフトウェア開発キット) が HSR/PRP をどのように実装するかを説明します。

2.1 PRU_ICSSG の概要

AM64x/AM243x SoC は、お客様がシステムに HSR-PRP デュアル接続ノードのサポートを追加できる PRU_ICSSG 技術を統合しています。プログラマブルリアルタイムユニットおよび産業用通信サブシステム — ギガビット (PRU_ICSSG) は、6 つの 32 ビット RISC コア (プログラマブルリアルタイムユニット、PRU)、データおよび命令メモリ、内部ペリフェラルモジュール、割り込みコントローラ (INTC) で構成されています。PRU_ICSSG のプログラマブルな性質と、ピン、イベント、およびすべての SoC リソースへのアクセスにより、高速リアルタイム応答、特殊なデータ処理操作、カスタムペリフェラルインターフェイスを実装し、システムオンチップ (SoC) の他のプロセッサ コアからタスクをオフロードする柔軟性が得られます。




図 2-1. PRU_ICSSG 機能ブロック図

各 PRU_ICSSG のコアは、VBUSM インターフェイスコントローラポート経由で SoC 上のすべてのリソースにアクセスできます。さらに、外部ホストプロセッサは、VBUSP インターフェイスターゲットポートから PRU_ICSSG リソースにアクセスできます。

XFR2VBUS を使用すると、VBUSM コントローラ ポートを使用して、256 ビット バーストで SoC CBASS0 インターコネクトとの間で BroadSide 32 バイトのデータ転送が可能になります。32 ビットの内部 CBASS インターコネクトバスは、PRU_ICSSG 内部すべて部品間の主要な相互接続になります。

各 PRU_ICSSG には、SLICE0 および SLICE1 と呼ばれる 2 つの 対称型の部分があります。各スライスには複数のリソースを共有しながら、互いに独立して動作できます。各スライスには、2 セットの XFR2VBUS があります。XFR2VBUS ハードウェアアクセラレータは、SLICE0 の PRU0 と RTU_PRU0 の間で共有され、SLICE1 でも同じ構成が有効です。TX_PRU0 および TX_PRU1 コアには、XFR2VBUS ハードウェアアクセラレータも接続されています。

INTC はシステム入力イベントを処理し、デバイスレベルのホスト CPU にイベントを返します。PRU コアは、小規模で決定論的な命令セットを使用してプログラムされます。各 PRU は、独立して動作することも、互いに協調して動作することもでき、デバイス レベルのホスト CPU と連携して動作することもできます。プロセッサ間のこの相互作用は、PRU のインストラクションメモリに負荷されるファームウェアの性質によって決まります。

PRU_ICSSG には、FDB (フィルタデータベース)、XFR2PSI、MII_G_RT (リアルタイムメディア非依存インターフェイス) などの部品も含まれており、これらは HSR および PRP 機能を実装するための重要なコンポーネントです。

PRU_ICSSG の詳細については、「[AM64x/AM243x テクニカルリファレンスマニュアル](#)」プログラマブルリアルタイムユニットおよび産業用通信サブシステム — ギガビット (PRU_ICSSG) を参照してください。PRU の詳細については、[PRU アカデミー トレーニング モジュール](#) を参照してください。

2.2 PRU_ICSSG HSR/PRP アーキテクチャ

この実装は、PRU_ICSSG ファームウェア、ドライバ (Linux/RTOS)、アプリケーション、SNMP サポートで構成されています。LRE は、主に PRU_ICSSG ファームウェアおよびドライバで処理されます。メインコア (Cortex-Ax および Cortex-Rx) は、ドライバとアプリケーションコードを実行します。テキサスインスツルメンツは PRU_ICSSG HSR ファームウェアおよびドライバ (Linux および FreeRTOS) を提供していますが、プロトコルとアプリケーションの開発はお客様が行います。本稿では、「RTOS」と「FreeRTOS」という用語は同じ意味で使用されていることにご注意ください。

次のに、ファームウェア、ドライバ、プロトコル、アプリケーションで構成された Sitara デバイスの HSR/PRP スイッチアーキテクチャを示します。




図 2-2. HSR/PRP ソフトウェアブロック図

ファームウェア層は PRU_ICSSG で実行され、カットスルー転送、複製生成と破棄ロジック、HSR タグの挿入と除去などの機能を実装しており、HSR と PRP を有効にします。PRU_ICSSG は、IEEE 802.1CB (フレームの複製と排除による信頼性 FRER) のサポートも実装できます。ドライバ層は、ファームウェアをプロトコル層に接続し、ノードテーブル、SNMP サポートなどの機能を実装します。プロトコル層は、IEC 61850、PTP デフォルトプロファイルなどの機能を実行し、アプリケーション層とのインターフェイスを提供します。プロトコル層はテキサスインスツルメンツによって提供されていないことにご注意ください。

2.3 PRU_ICSSG HSR/PRP の特長

- HSR エンドノード (DANH) は、IEC 62439-3 第 3 版第 5 項に準拠
- PRP エンドノード (DANP) は、IEC 62439-3 第 3 版第 4 項に準拠
- 10/100/1000 Mb/s 全二重イーサネットインターフェイス
 - 1000 Mbps は Linux SDK 10.1 以降の SDK で利用可能
- HSR 機能を搭載した強化型 ICSSG カットスルースイッチ
 - 1 Gbps リンク速度で 2.5µs 未満のスウィッチング時間を実現
- 出力 (ホストからイーサネット) と入力 (イーサネットからホスト) の両方のパスで IEEE 802.1Q QoS トラフィック優先順位付けを維持
- IEEE 802.1Q ブリッジングルールのサポート (フィルタデータベース (FDB): 静的およびエージング可能なエントリ、RSTP ポート状態 (ポートブロック、無効化、学習) など)
- IEEE 1588 - 1-PPS 対応の PTP タイムスケールタイマ
- ベストエフォートトラフィックのレートを制限することにより、ストームトラフィックを防止するレート制限
- ホストが受信したすべてのフレームのトラフィックキャプチャ (統計情報) 機能を備えたノードテーブル

2.4 PRU_ICSSG HSR/PRP ファームウェア

FreeRTOS および Linux の HSR/PRP 実装では、共通のファームウェアが使用されています。PRU_ICSSG ファームウェアは、カットスルー転送、ポートからホスト / ポートへの重複検出と除去、HSR/PRP タグの挿入と除去、パケット複製などの機能に対応します。

PRU_ICSSG は、6 つの PRU コアをすべて使用してリンク冗長性エンティティ (LRE) を実行し、ホストが高度なスタックおよびユーザーアプリケーションを管理できるほか、必要なプラットフォームの初期化にも対応します。

図 2-3 に、PRU_ICSSG ファームウェアが HSR/PRP ロジックを実装する方法の詳細を示します。




図 2-3. PRU_ICSSG HSR/PRP ファームウェアブロック図

2.5 PRU_ICSSG HSR/PRP の利点

HSR/PRP 向けの PRU_ICSSG サブシステムを使用する主な利点は、HSR/PRP の主要機能を PRU コアにオフロードできることです。たとえば、HSR の場合、AM64x/AM243x は、ポート間転送、送信 HSR フレームの複製、HSR フレームを識別するための固有タグの挿入、HSR タグの削除といったタスクをオフロードできます。これにより、HSR ネットワーク内の転送デバイス上のアプリケーションコア (AM64x/AM243x マイクロプロセッサの A コアまたは R コア) の CPU 負荷軽減などの改善が実現します。さらに、オフロードモードでは、転送デバイスの転送レイテンシも減少されるため、HSR ネットワークでは特に効果的です。

図 2-4 に、HSR トポロジを使用したシステム例におけるオフロードの適用例を示したブロック図です。このアプリケーションノートの紹介のセクションで述べたように、IED は保護リレーからベイコントローラまで、あらゆるデバイスを指します。これらのデバイスは、保護、制御、メーターなどの機能を処理しています。ICSSG モジュールは、前述の HSR オフロードタスクをサポートします。




図 2-4. HSR ネットワークで使用される AM64x の例

2.6 Linux HSR/PRP ソリューション

AM243x マイクロプロセッサは主に ARM Cortex R コアを搭載しており (A コアは搭載していません)、A コア 向けの Linux SDK をサポートしているため、HSR/PRP 向けの Linux 機能をサポートしているのは AM64x マイクロプロセッサ (A コアと R コアの両方を搭載) のみです。

AM64x Linux プロセッサ SDK は、Linux PRU_ICSSG イーサネットドライバから PRU_ICSSG ファームウェアへの HSR/PRP ハードウェアのオフロードをサポートしています。HSR/PRP ファームウェアが負荷されると、PRU イーサネットドライバは適切なファームウェア構成を実行し、**netdev** 機能フラグにオフロード機能を示します。現在、Linux HSR/PRP ドライバスタックはこの機能フラグを使用して、下位層のイーサネットドライバでハードウェアオフロードがサポートされているかどうかを判断し、その層での処理を無効にします。Linux カーネルは、**netdev** 機能フラグ内で、**hsr** オフロード用の以下のタグを提供します:**hsr-dup-off**、**hsr-fwd-off**、**hsr-tag-ins-off**、および **hsr-tag-ins-off**。これらのタグの詳細な定義については、[Linux カーネルのドキュメント](#)を参照してください。

「ハードウェア非オフロード HSR」とラベル付けされた図 2-5 の左側の部分に、PRU_ICSSG に機能をオフロードせず、HSR/PRP 機能を実装する Linux HSR/PRP ドライバの部品を示しています。図の右側の「ハードウェアオフロード HSR」セクションには、それぞれの HSR 機能が PRU_ICSSG にオフロードするために使用されていないグレー表示されている Linux コンポーネントをしめします。

一般的に、この図は、非オフロードとオフロードの両方において、イーサネットパケットが通過する可能性のある 3 つの異なるパスを示しています。送信されたパケットは、図の「Tx パケットパス」を通過します。受信したパケットは、「ホスト Rx パス」を通過します。最後に、転送されたパケットは「転送 Rx パス」を通過します。




図 2-5. Linux ハードウェアオフロード HSR/PRP のブロック図

Linux HSR/PRP オフロードソリューションの機能、セットアップ、テスト手順、パフォーマンスに関する詳細については、[HSR オフロード](#)または[PRP オフロード](#)に関する最新の **AM64x Linux** ソフトウェアドキュメントをご覧ください。

2.7 RTOS HSR/PRP ソリューション

AM64x 向けの産業用通信 SDK と **AM243x 向けの産業用通信 SDK** は、RTOS を使用する HSR と PRP のサポートを備えています。産業用通信 SDK パッケージは、産業用プロトコルとドライブ設計に適した単一スケーラブルなソフトウェアプラットフォームであり、さまざまなプロセッサとマイコンで効率的な開発を実現します。このパッケージは、さまざまな HSR/PRP ソリューションを開発するための基礎的なソフトウェアを提供します。また、このパッケージには、1G HSR/PRP を実装するソフトウェア / ハードウェアの能力を示すサンプルデモアプリケーションも付属しています。産業用通信 SDK を効果的に動作させるには、必要な **MCU+ SDK** パッケージをインストールする必要があります。産業用通信 SDK を使用して HSR と PRP をテストする方法に関するクイックスタートガイドについては、[1G HSR](#) と [1G PRP](#) を参照してください。

図 2-6 に、SDK 提供のする RTOS ソリューションが HSR/PRP 機能を PRU_ICSSG ファームウェアにオフロードする方法を示します。現在の SDK 提供の RTOS ソリューションにおける「ハードウェア非オフロード HSR」は、HSR/PRP 機能が完全に無効化されており、R コア上で HSR/PRP を直接実行するという概念がないことを意味します。そのため、「ハードウェア非オフロード HSR」の図には、タグ付け、タグ削除、パケット複製、重複廃棄が行われる場所が示されていません。ただし、経験豊富な RTOS 開発者は、R コア上で実行する独自の HSR/PRP スタックを実装が可能です。




図 2-6. RTOS ハードウェアオフロード HSR/PRP のブロック図

3 HSR/PRP SDK のサポート

[セクション 2.6](#) および [セクション 2.7](#) で説明したようにテキサスインスツルメンツは、Linux 用と RTOS 用のプロセッサ Linux SDK と産業用通信 SDK を提供しています。どちらの SDK パッケージにも、AM64x と AM243x のマイクロプロセッサで HSR と PRP を実装およびテストする方法に関するサンプルと資料が付属しています。

両 SDK パッケージは以下のもので構成されています。

- 1G HSR/PRP LRE を実装するための PRU_ICSSG ファームウェア
- 関連ドライバ
- スタック適応層
- 選択したプロトコルに対応するプロトコルスタックライブラリの評価版
- クイックスタート例

AM3x/AM4x マイクロプロセッサに関しては、HSR/PRP 機能もサポートされています。これらのデバイスには、PRU-ICSS サブシステムを備えています。PRU-ICSS と PRU_ICSSG の主な違いは、PRU-ICSS が最大 100Mbps の帯域幅のみをサポートできることです。HSR/PRP の PRU-ICSS 実装に関するリソースは、[こちら](#)からご覧いただけます。

4 まとめ

テキサスインスツルメンツは、重要なトラフィックの高信頼性が求められるリアルタイム・ネットワーキングアプリケーション向けに、高可用性シームレス冗長化 (HSR) と並列冗長プロトコル (PRP) をサポートしています。これらのプロトコルは、高速で耐障害性のある通信が重要な要件であるスマートグリッド変電所で冗長性を実現します。Sitara マイクロプロセッサは、PRU_ICSSG サブシステムを使用して、AM64x/AM243x デバイス向けに Linux および RTOS HSR/PRP ソリューションを提供しています。PRU_ICSSG サブシステムを使うと、主要な HSR/PRP 機能の負荷をオフロードし、CPU 負荷と転送レイテンシを低減できます。

5 参考資料

- [AM64x/AM243x テクニカルリファレンスマニュアル](#)
- [PRU アカデミートレーニング](#)
- [AM64x Linux プロセッサ SDK](#)
- [Linux カーネル Netdev ドキュメント](#)
- [AM64x 向け産業用通信 SDK](#)
- [AM243x 向け産業用通信 SDK](#)
- [PRU-ICSS HSR/PRP ファームウェア](#)

6 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision * (April 2018) to Revision A (January 2026)	Page
• PRU-ICSSG の概要セクションを追加.....	6
• 最新のテクノロジーサポートを反映して図を更新.....	6
• 1Gbps の帯域幅をサポートする PRU-ICSSG サブシステムについて、HSR/PRP をサポートする AM64x および AM243x プロセッサの情報を追加.....	7
• テキサスインスツルメンツのオフロード技術の価値を強調した「PRU-ICSSG HSR/PRP の利点」セクションを追加...	10
• HSR/PRP Linux および RTOS のサポートセクションを拡張。.....	10
• 「HSR/PRP のサポート」セクションを更新し、AM3x/AM4x マイクロプロセッサに加えて AM64x および AM243x ファミリーを追加。.....	13

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月