

Application Note

ADS131M0x による位相補償と複数デバイスの同期

Josh Brown

概要

電流トランスやシグナル コンディショニング回路などの測定ハードウェアによって生じる電力測定システムに位相誤差があると、電圧と電流の計算が正常に実行できません。位相誤差が 0.1° であっても 0.3% の測定誤差が発生します。この誤差は、エネルギー計測アプリケーションでは大きく蓄積されることになります。ADS131M0x は、高精度の電力測定向けに設計された、2、3、4、6、8 チャンネル、同時サンプリング、24 ビットのデルタシグマ ADC ファミリです。このアプリケーションノートは、エネルギー計測、モーター制御、電力品質監視システムを開発するシステム設計者を対象としています。ADS131M0x に組み込まれた位相補償機能を使用して、外部測定ハードウェアによって生じる位相誤差をキャリブレーションする方法と、複数の ADS131M0x デバイスを同期してデバイス間の位相オフセットを除去する方法について説明します。この資料のガイダンスに従うと、単一デバイスおよび複数デバイスの ADS131M0x ベースのシステムで、正確かつ信頼性の高い電力測定を実現できます。



目次

1 概要	3
2 位相シフトと位相誤差とは何か	4
3 ADS131M08 を使用して位相誤差のキャリブレーションを行う方法	7
3.1 位相誤差を決定する	7
3.2 時間ドメインに変換する	7
3.3 変調器クロック サイクルに変換する	7
3.4 バイナリへの変換と PHASEn[9:0] ビットへの書き込み	8
3.5 位相キャリブレーションに関する検討事項	8
3.6 位相キャリブレーション プロセスのまとめ	9
3.7 位相キャリブレーション機能を使用する	9
4 ADS131M0x を同期する	12
4.1 ADS131M0x の SYNC/RESET ピン	12
4.2 クロック信号のルーティングの重要性	12
5 まとめ	14
6 参考資料	15

商標

すべての商標は、それぞれの所有者に帰属します。

1 概要

エネルギー測定、モーター制御、電力品質監視システムにおける高精度の電力測定では、電圧チャンネルと電流チャンネルの間で正確な位相整合が必要です。電流トランス (CT) やシグナル コンディショニング回路などの測定ハードウェアや、ADC タイミングの不一致は、このようなチャンネル間に位相誤差を引き起こし、電力の計算を破綻させる可能性があります。

ADS131M0x は、高精度の電力測定向けに設計された、2、3、4、6、8 チャンネル、同時サンプリング、24 ビットのデルタシグマ ADC ファミリーです。ADS131M0x ベースのシステムには、位相誤差に対応する主要な機能を 2 つ備えています。

- **位相補償** - CHn_CFG レジスタの PHASEn[9:0] ビットは、チャンネルごとにプログラム可能な位相シフトを適用し、外部測定ハードウェアによって生じる位相誤差を補償します。
- **複数デバイスの同期** - 複数の ADS131M0x デバイスを必要とするチャンネル数の多いシステムでは、同じクロックソースを共有している場合でも、デバイス間に未知の位相シフトが発生します。すべてのデバイスの SYNC/RESET ピンに同時にパルスを送ると、このデバイス間の位相シフトが排除され、同時変換のための共通の時間基準が確立されます。

このアプリケーション ノートでは、位相誤差の発生源と影響、ADS131M08 の位相補償機能の使用方法、複数の ADS131M0x デバイスを同期してデバイス間の位相シフトを除去する方法について説明します。

2 位相シフトと位相誤差とは何か

位相シフトとは、 x 軸に沿った正弦波の水平シフトを指します。式 1 は、原点を中心とした、位相シフトなしの標準的な正弦波方程式を指定します。

$$1 \ A(t) = A_{\max} \sin(\omega t) \quad (1)$$

ここで:

- $A_{\max}$ は波の最大振幅です
- ωt は波形の角周波数です

図 2-1 では、この方程式を単一の正弦波として図示しています。




図 2-1. 標準正弦波式のグラフ

位相シフトは、測定される 2 つの正弦波信号の間に存在することになります。この位相シフトは ϕ で表され、位相シフトがある正弦波の式は式 2 で与えられます。

$$2 \ A(t) = A_{\max} \sin(\omega t \pm \phi) \quad (2)$$

ここで:

- $A_{\max}$ は波形の最大振幅です
- ωt は波形の角周波数です
- ϕ は 2 つの波形間の負荷位相角 (度またはラジアン単位) です

図 2-2 に、2 つの正弦波の間に ϕ の位相シフトをプロットしたものを示します。




図 2-2. ϕ のシフトによる 2 つの正弦波グラフ

たとえば、電力測定システムの電圧波形と電流波形の間に、負荷位相角が存在することがあります。この位相シフトは、次の 2 つの異なる成分に分かれます。

- 負荷位相角 (ϕ) – 負荷の反応特性によって発生が予測される位相シフトです。負荷位相角を使用して、力率と実際の電力の計算を決定します。
- 位相誤差 ($\Delta\phi$) – CT、シグナル コンディショニング回路、ADC タイミングの不一致など、測定ハードウェアによって生じる不要な位相シフト。負荷位相角とは異なり、この成分は電力測定を妨害するため、補償が必要となります。

図 2-3 に示す一般的な電力測定システムの波形では、緑の電圧信号 $V(t)$ と赤の電流信号 $I(t)$ が使用されています。




図 2-3. シフトによる電圧と電流のグラフ: ϕ

図 2-3 の信号は次のように表すことができます。

$$3 \quad V(t) = V_{\max} \sin(\omega t) \quad (3)$$

$$4 \quad I(t) = I_{\max} \sin(\omega t - \phi) \quad (4)$$

ここで:

- $V_{\max}$ は最大電圧振幅です
- $I_{\max}$ は最大電流振幅です

式 4 は、角周波数 $\omega t - \phi$ から負荷位相角が減算されることを示しています。この減算は、図 2-3 に示すように、 $I(t)$ を $V(t)$ に対し x 軸に沿って右にシフトします。この関係は、 $V(t)$ 遅れ $I(t)$ と呼ばれ、誘導性負荷の場合に一般的です。位相シフトは $(\omega t + \phi)$ のように表され、 $I(t)$ を左方向に $V(t)$ に対して x 軸に沿ってシフトします。この関係は、 $I(t)$ が $V(t)$ より先行しているとみなされ、容量性負荷で一般的です。純粋な抵抗性負荷では、 $\phi = 0$ で、2 つの波形が揃います。負荷の反応成分が増加するにつれて、 ϕ が増加し、波形間のずれが大きくなります。

式 5 は式 3 と式 4 を使用して、瞬時電力 (任意の単一時点における電力) を計算します。

$$5 \quad P(t) = V_{\max} \sin(\omega t) * I_{\max} \sin(\omega t - \phi) \quad (5)$$

式 5 は、負荷位相角のみから生じる位相シフトを持つ、理想的な瞬時電力を計算します。ただし、すでに説明したように、位相誤差は合計位相シフトにも寄与します。式 6 は、負荷位相角と位相誤差の両方から生じる位相シフトによる瞬時電力を計算します。

$$6 \quad P(t) = V_{\max} \sin(\omega t) * I_{\max} \sin(\omega t - \phi - \Delta \phi) \quad (6)$$

ここで:

- $\Delta \phi$ is the phase error from the system measurement hardware (7)

式 6 は、電圧と電流の波形が発振するにつれて変化する、単一時点での電力値を提供します。したがって、実際の電力測定システムでは、動作中の負荷によって実際に消費される電力を決定するために、サイクル全体にわたって瞬時電力を平均化する必要があります。サイクル全体にわたる平均化式 6 により、式 7 に示す実際の平均電力の式が得られます。

$$7 \quad P_{\text{real}} = V_{\text{rms}} * I_{\text{rms}} * \cos(\phi + \Delta \phi) \quad (8)$$

位相誤差である $\Delta \phi$ が、キャリブレーションなしでシステム内に残っていると、電力測定に系統的誤差が生じます。式 8 は、位相誤差が原因で発生する電力測定誤差を計算します。

$$8 \quad \text{Error} = \frac{\cos(\phi + \Delta \phi) - \cos(\phi)}{\cos(\phi)} * 100\% \quad (9)$$

たとえば、力率 0.5 (位相角 60°) の 50Hz のシステムに式 8 を適用し、0.1° の位相誤差が電力測定に及ぼす影響を観測します。

$$\% \text{ Error} = \frac{\cos(60 + 0.1) - \cos(60)}{\cos(60)} * 100\% \quad (10)$$

$$\% \text{ Error} = \frac{-0.0015}{0.5} * 100\% \quad (11)$$

$$\% \text{ Error} = -0.3\% \quad (12)$$

位相誤差が 0.1° である場合、実際の電力と比較して 0.3% の測定電力誤差が発生します。1° の位相誤差 (一般的に、力率 0.5 のクラス 1.0 CT) は、実際の電力と比較して 3% の測定電力誤差が発生させます。正確な電力測定を確実に実行するには、位相誤差のキャリブレーションが重要です。

3 ADS131M08 を使用して位相誤差のキャリブレーションを行う方法

ADS131M08 は、8 チャンネル、24 ビット同時サンプリング デルタ シグマ ADC です。以降のセクションでは ADS131M08 を例として使用しますが、この情報は ADS131M0x ファミリのすべてのデバイスに適用されます。ADS131M08 には、CT などの外部測定ハードウェアによって生じる位相誤差を補償する機能が内蔵されています。CHn_CFG レジスタの PHASEn[9:0] ビットが位相補償を実装します。PHASEn[9:0] の n を特定のチャンネル番号に置き換えて、対象のチャンネルに位相調整を適用します。このセクションの残りの部分では、目標の位相シフトの計算方法と、CHn_CFG レジスタの PHASEn[9:0] ビットへの書き込み方法について説明します。

3.1 位相誤差を決定する

ADS131M08 位相補償機能を実装する最初の手順として、システムの位相誤差を決定します。CT、電位トランス (PT)、フロントエンド回路 (アンプや RC フィルタなど) は、位相誤差を発生させる可能性があります。このアプリケーション ノートでは、位相キャリブレーション プロセスを示すために CT を例として使用しますが、ADS131M08 の位相キャリブレーション機能では、このような誤差の発生源に対する補償ができます。CT は、一般的に電力測定システムの AC 電流測定に使用されます。ただし CT は本質的に、コアの磁気特性により、測定された電流と実際の電流との間に位相シフトを発生させます。通常、CT メーカーは、位相誤差を分角または度で規定しています。表 1 に、複数の CT 精度クラスの位相誤差を示します。

精度クラス	分角単位の位相誤差	度単位の位相誤差
0.1	±5 分	±0.083°
0.2	±10 分	±0.0167°
0.5	±30 分	±0.5°
1.0	±60 分	±1°
3.0	±180 分	±3°

表 1. 一般的な CT 仕様、精度クラス別

収益グレード メーターでは、精度クラス 0.2、位相誤差±0.0167° の CT を使用します。

3.2 時間ドメインに変換する

位相誤差が決定されたら、次の手順はその誤差を時間ドメインに変換することです。式 9 に、CT の位相誤差を時間ドメインに変換する方法を示します。

$$\Delta t = \frac{\Delta \phi}{f \times 360^\circ} \quad (13)$$

ここで:

- Δt は時間遅延 (秒) です
- $\Delta \phi$ は CT の位相誤差 (度) です
- f は電源ラインの周波数 (通常は 50Hz または 60Hz) です

電源ラインの周波数を 50Hz と仮定し、CT クラス 0.2 の仕様を式 9 に適用すると、時間シフト 9.28 が得られます。

$$\Delta t = \frac{0.0167^\circ}{50\text{Hz} \times 360^\circ} = 9.28\mu\text{s} \quad (14)$$

9.28μs は、標準のクラス 0.2 CT の位相誤差によるシステムの時間シフトを表します。

3.3 変調器クロック サイクルに変換する

PHASEn[9:0] レジスタに、要求される変調器のクロック周期 t_{MOD} のバイナリ表現として、位相補償値を書き込みます。式 10 を使用して t_{MOD} を、式 11 を使用して変調器の周波数 f_{MOD} を計算します。

$$10 \ t_{\text{MOD}} = \frac{1}{f_{\text{MOD}}} \quad (15)$$

$$11 \ f_{\text{MOD}} = \frac{f_{\text{CLK}}}{2} \quad (16)$$

ここで:

- f_{CLK} はマスター クロック周波数です (通常、ADS131M08 の高分解能モードの場合は 8.192MHz)
- f_{MOD} 変調器のクロック周波数です
- t_{MOD} は変調器のクロック周期です

式 12 は、CT、 Δt 、 t_{MOD} の時間遅延を使用して、変調器のクロック サイクル数を決定します。

$$12 \ N = \frac{\Delta t}{t_{\text{MOD}}} \quad (17)$$

ここで:

- N は CHn_CFG レジスタの PHASEn[9:0] ビットに書き込まれる変調器のクロック サイクル数です
- Δt は CT の時間遅延 (秒) です
- t_{MOD} は変調器のクロック周期です

9.28 μ s のクラス 0.2 CT 時間シフトを使用し、式 10、11、12 を組み合わせると、38 t_{MOD} に相当する位相遅延が得られます。

$$13 \ N = \left(\frac{9.28\mu\text{s}}{\frac{2}{8.192\text{MHz}}} \right) = 38 \quad (18)$$

3.4 バイナリへの変換と PHASEn[9:0] ビットへの書き込み

ADS131M08 の PHASEn[9:0] ビットは、10 ビットの 2 の補数値を受け入れます。この補数値は、計算されたクロック サイクルをバイナリに変換する必要があります。式 13 の $N=38 \ t_{\text{MOD}}$ を使用すると、バイナリの

値は 00 0010 0110b になります。また、ADS131M08 のオーバーサンプリング レート (OSR) は、PHASEn[9:0] ビットに書き込むことができる値の範囲を定義することで、位相キャリブレーションに影響を与えます。クロック サイクル数が OSR で許容される位相シフト範囲内であることを確認するには、ADS131M08 データシートの「異なる OSR 設定の位相キャリブレーション設定の制限」の表を参照してください。

前の手順を完了した後、変換されたバイナリ値を、シリアル ペリフェラル インターフェイス (SPI) 経由で CHn_CFG レジスタの PHASEn[9:0] ビットに書き込みます。

3.5 位相キャリブレーションに関する検討事項

ADS131M08 の位相キャリブレーション機能を使用する場合は、いくつかの重要な検討事項を適用します。負の位相シフトを必要とするアプリケーションでは、PHASEn[9:0] ビットに負の値を書き込むことができます。ただし、負の位相シフトを行うには、MODE レジスタに DRDY_SEL[1:0] ビットを設定する追加の手順が必要です。これらのビットは、DRDY をさまざまなチャネル条件と変換データの可用性に基づいてアサートするように設定します。デフォルトでは、DRDY_SEL = 00b となり、DRDY は、最大の正の位相キャリブレーション設定を持つチャネルに新しい変換結果があるとアサートします。PHASEn レジスタに負の値を書き込んでいる間、DRDY_SEL を変更せずに保持すると、DRDY はオフセットなしでトリガします。DRDY_SEL = 10b または 11b に設定すると、DRDY は、最大の負の位相キャリブレーション設定に新しい変換データがあるチャネルの場合にアサートするように設定されます。DRDY_SEL ビットの詳細については、ADS131M08 データシートの「データ準備完了 (DRDY)」セクションを参照してください。

グローバルチョップ モードを使用すると、ADS131M08 の位相キャリブレーション機能は無効化されます。グローバルチョップ モードは、入力極性が変化するたびに ADC のデジタル フィルタをリセットし、位相キャリブレーションを無効化します。これは、ADS131M08 データシートの「グローバルチョップ モード」セクションで説明しています。

位相シフトがサンプル期間の半分を超える場合、2048 未満の OSR に特定の手順が必要です。これらの手順については、ADS131M08 データシートの「チャネル位相キャリブレーション」セクションを参照してください。

3.6 位相キャリブレーション プロセスのまとめ

以下の手順により、ADS131M08 位相補償機能を有効化できます。

1. 表 1 に示すセンサの位相誤差を決定します。通常は角度または分角で指定します。
2. 式 9 を使用して位相誤差を時間ドメインに変換し、時間遅延を決定します。
3. 式 10、11、12 を使用して、時間遅延を変調器のクロック サイクルに変換します。
4. 変調器のクロック サイクルを、10 ビットの 2 の補数に変換します。
5. ターゲット チャンネルに対応する `CHn_CFG` レジスタの `PHASEn[9:0]` ビットに 10 ビットの 2 の補数値を書き込みます。注: 負の位相シフト値を書き込む場合、`DRDY_SEL[1:0]` を 10b または 11b に設定します。

3.7 位相キャリブレーション機能を使用する

以下の例では、位相キャリブレーションが有効な ADS131M08 チャンネルを、プログラムされた位相キャリブレーションがない ADS131M08 チャンネルと比較します。図 3-1 に、2 つの ADS131M08 チャンネルの `DRDY` 信号を再現したものを示します。ADS131M08 (0) が赤、ADS131M08 (1) が黒です。




図 3-1. 位相キャリブレーションが適用されていない 2 つのチャンネルの `DRDY` 信号

この `DRDY` のタイミングの差は、図 3-2 に示す波形と同じものをデジタルで示しています。ここでは負荷位相角 φ と位相誤差 $\Delta\varphi$ が両方存在しています。




図 3-2. シフトによる 2 つの測定信号: $\varphi + \Delta\varphi$

この $\Delta\varphi$ は不要な位相誤差であるため、ADS131M08 チャンネルに位相シフトを適用して除去する必要があります。

式 13 の `38tMOD` ($9.28\mu\text{s}$) がバイナリに変換され、ADS131M08(0) の `PHASE0[9:0]` レジスタにプログラムされていると仮定します。図 3-3 に `DRDY` 信号を示します。ここでは $9.28\mu\text{s}$ の正の位相シフトを ADS131M08 (0) に適用しています。




図 3-3. チャンネル 0 に 9.28μs の位相シフトを適用した 2 つのチャンネルの DRDY 信号

位相誤差を補償すると、結果として得られる信号が補正されます。図 3-4 に、位相補償適用後の 2 つの測定信号を示します。Δφ成分が除去され、目的の負荷位相角φのみが残ります。




図 3-4. φ のシフトによる 2 つの測定信号

3.7.1 位相キャリブレーションに関する検討事項の例

負の位相シフトの書き込みの詳細については、「位相キャリブレーションに関する検討事項」のセクションを参照してください。負の位相シフトの適用前に、DRDY_SEL[1:0] ビットを正しく設定します。これを設定しない場合、DRDY信号が正しくアサートされず、位相シフトは未適用と同じ状態になります。図 3-5 に、DRDY_SEL[1:0] が正しく設定されていない図 3-1 の ADS131M08(0) に、負の位相シフトを適用した結果を再現したものを示します。




図 3-5. 負の位相シフトを適用した場合と DRDY_SEL[1:0] ビットが正しくない場合の DRDY 信号

DRDY_SEL[1:0] が正しく設定されないと、DRDY信号が正しくアサートされず、ADC 間の位相シフトがなくなります。DRDY_SEL[1:0] を 10b または 11b に設定すると、DRDY信号は、最大の負のキャリブレーションのチャンネルでアサートされ、プログラムされた位相シフトを正確に反映します。図 3-6 は、-9.28 位相シフトを ADS131M08(0) にプログラムし、DRDY_SEL[1:0] ビットが正しく設定された場合の図 3-1 の 2 つのDRDY信号の位相差を再現したものを示しています。




図 3-6. -9.28μs 位相キャリブレーションが適用され、DRDY_SEL[1:0] ビットが正しい場合の DRDY 信号

4 ADS131M0x を同期する

複数の非同期 ADC を使用する場合、ADC を含む測定ハードウェアが位相誤差を発生させることがあります。たとえば、より多数のチャンネルが要求されるマルチストリング ソーラー設備では、複数の ADS131M08 デバイスを並列接続する必要があります。

複数の ADS131M08 デバイスを使用するシステムでは、データ収集前に ADC の同期を必要とします。同期により、共通の時間基準が確立され、確実にすべての ADC が同時に変換を開始できるようになります。その結果、異なるデバイスのチャンネル間で正確な位相の比較が可能になります。同期を行わない場合、各デバイスは、同じクロックソースを共有していても、他のデバイスと異なるタイミングで変換サイクルを開始する可能性があります。この場合、キャリブレーションが確実に補償できないデバイス間で、未知の位相シフトが発生します。図 4-1 に、同期なしで同じ外部クロックを共有する 2 つの ADS131M08 デバイスの DRDY 信号を再現したものを示します。同期を行っていない信号の立ち上がりエッジ間の遅延に注目してください。




図 4-1. 同じ外部クロックを使用する 2 つの ADS131M0x 間の DRDY 信号 (同期なし)

4.1 ADS131M0x の SYNC/RESET ピン

ADS131M08 は、SYNC/RESET ピンを備えており、システム内のすべてのデバイス間で共通の時間基準を確立するハードウェア機構を実現できます。システム内のすべての ADS131M08 の SYNC/RESET を Low に同時にパルスを送ると、各デバイスの内部デジタル フィルタがリセットされ、すべてのデバイスが SYNC/RESET パルスに整合されます。グローバルチョップ モードでは、リセット時にデバイスがすぐに変換を開始し、同期パルスと最初のサンプルの間に遅延が発生しなくなるため、この同期は特に重要です。同期により、すべての位相キャリブレーション設定が維持されるため、以前に補償された測定ハードウェア位相誤差 (CT またはアンプによる誤差など) をすべてのデバイスで確実に補正できます。同期の後、すべてのデバイスはまったく同時に入力をサンプリングするため、デバイス間の位相誤差を排除し、位相に対応した測定が可能になります。図 4-2 に、同期された 2 つの ADS131M08 デバイスの信号を示します。この信号には立ち上がりエッジの間に遅延が見られません。




図 4-2. 同じ外部クロックを使用して同期した 2 つの ADS131M0x 間の DRDY 信号

4.2 クロック信号のルーティングの重要性

複数 ADC の同時サンプリング システムでは、すべての ADC がそれぞれの入力信号を同時にサンプリングする必要があります。すべてのチャンネルで、共有クロック信号がこのサンプリングを同期します。PCB クロック パターン長の違いに起因する、ADC 間のクロック到着時間の不一致があると、サンプリングされたチャンネル間の時間スキューが発生します。クロ

ック信号のルーティングには 2 つのオプションがあります。すべての ADC を駆動させるシングル クロック バッファと、1 つのクロック ソースから個別の ADC をそれぞれ駆動させる個別のクロック バッファです。

どちらのクロック ツリー設計でも、信号の立ち上がり時間が 5cm/ns 以下の短いクロックトレース長には、通常、ソース終端直列抵抗は必要ありません。このクロック長を超えた場合、マイクロストリップトレースの特性インピーダンス (バッファ出力インピーダンスの特性インピーダンスを減算したもの) に一致させるために、直列抵抗を使用してクロックトレースのソース終端処理を行います。ソース終端抵抗は、高インピーダンス クロック入力から反射エネルギーを吸収するため、このエネルギーが入力に跳ね返らないようにし、ノイズ マージン (High または Low の入力ロジック スレッシュホールド間の差) を低減できます。高速クロックドライバを使用する場合、立ち上がり時間は 1ns よりもはるかに短くなる可能性があります。より大きな抵抗値で PCBトレースを過剰に減衰させてクロック信号のオーバーシュートとアンダーシュートを低減すると、クロック信号のノイズ マージンが増大する可能性があります。

テキサス・インスツルメンツでは、複数の ADC 間のタイミング変動を低減するために、 1ns のクロック立ち上がり時間を推奨しています。これらのタイミング変動は、プロセスの許容誤差によってクロック入力のロジック スレッシュホールドレベルが異なった結果です。

4.2.1 シングル クロック バッファ

単一のクロック バッファを使用して、4 チャンネル構成など、少数チャンネルのシステム内ですべての ADC を駆動します。シングル クロック バッファレイアウトでは、ADC 間のサンプリング スキューを最小限に抑えるため、クロック バッファから ADC までの PCBトレースのパス長を等しくする必要があります。マイクロストリップ PCB 設計の標準的な伝搬遅延が 60ps/cm である場合、クロックトレースの差は 5cm で、ADC 間のサンプリング スキューは 300ps になります。このサンプリング スキューは、入力信号に追加の群遅延 0.3ns として現れ、チャンネル間の位相角が重要である場合は測定誤差バジェットに含める必要があります。サンプリング スキューに加えて、整合 PCBトレース長では、ADC クロック入力からの複数のライン反射も低減されます。複数のライン反射があると、過剰なリンギングやオーバーシュートが発生する可能性があり、発生した場合はクロック信号のノイズ マージンが減少します。

4.2.2 複数のクロック バッファ

テキサス・インスツルメンツでは、4 チャンネルを超えるシステムの場合、ADC ごとに個別のクロック バッファを使用することを推奨しています。ただし、クロック バッファによってチャンネル間クロック スキューが生じ、そのために ADC 間でサンプリング スキューが発生します。LMK1C1104 などの高速クロック バッファには、チャンネル間出力スキューの仕様 50ps が適切に指定されています。汎用ロジック バッファには、多くの場合、出力スキューの仕様が指定されていないか、過度に大きい値 (数ナノ秒) が指定されています。これらの汎用ロジック バッファは、多くの場合、低いクロック速度で使用できますが、特定の用途要件に合わせて評価を行う必要があります。

5 まとめ

電力測定を正確に行うには、電圧チャンネルと電流チャンネルの間で高精度の位相整合が必要です。チャンネル間の位相誤差が小さい場合でも、最終的な計算で大きな誤差が発生する可能性があります。エネルギー メーター アプリケーションでは、このような誤差は時間の経過とともに蓄積され、エネルギー レポートの精度が大幅に低下する可能性があります。

ADS131M0x ファミリーは、位相キャリブレーション機能を内蔵しているため、この課題に対応できます。このドキュメントで概要を示すプロセスに従うことで、位相補償機能を使用して、電力測定システムから位相誤差を排除できます。

ADS131M0x に位相キャリブレーションを実装する際の主要な検討事項には、次のようなものがあります。

- 位相キャリブレーションによりグローバルチョップ モードを無効にする
- 負の位相シフトを行うには、MODE レジスタの DRDY_SEL[1:0] ビットを変更する必要がある
- サンプル期間の半分以上を超える位相シフトには、追加の手順が必要になる

複数の ADS131M0x デバイスが要求されるチャンネル数の多いアプリケーションでも同期が必要です。非同期デバイスは、同じ外部クロック ソースを共有している場合でも、デバイス間で未知の位相シフトが発生します。すべてのデバイスの SYNC/RESET ピンに同時にパルスを送ると、このデバイス間の位相シフトが排除され、共通の時間基準が確立されて、すべてのデバイスが同時に変換を開始するようになります。

6 参考資料

1. [ADS131M08 データシート](#)

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含みいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月