

Application Note

UCC256612 による車載 800V バッテリ LLC の設計上の考慮事項



Martin Huang, Mingrui Zhu, Jaden Ning, Daniel Gao

概要

大電力システムでは、800V バス システムが一般的になりました。データセンターのスタンバイ (およびファン) 電源や電気自動車の μ DCDC などのアプリケーションをサポートするアナログ LLC コントローラが求められていますが、大半の LLC コントローラは HV と HS で 650V の電圧定格しかサポートしていません。このアプリケーション ノートでは、アナログ LLC コントローラを使用して、450V ～約 800V の入力電圧を 48V、300W の出力電力に変換しました。外部のデプレッション モード N チャネル MOSFET を HV スタートアップ ピンにスタックし、HV ピンの電圧定格を拡張してコントローラに給電しました。アダプティブ デッドタイム検出のために、コンデンサ デバイダを使用して SW 電圧を半分に降圧しました。ハイサイド FET は、絶縁型ゲートドライバを通過する HO 信号によって駆動されています。フォトカプラをフォトカプラ エミュレータに置き換えることで、経年劣化に伴う電流伝達率 (CTR) の低下に起因する早期障害と信号劣化を軽減し、システム全体の寿命を伸ばしました。

目次

1 概要.....	2
2 詳細説明.....	3
2.1 HV スタートアップ回路の実装方法.....	3
2.2 スイッチング ノード検出およびドライブ回路の実装方法.....	6
2.3 帰還回路用フォトカプラ エミュレータの実装方法.....	9
2.4 評価結果.....	10
3 まとめ.....	12
4 参考資料.....	12

商標

すべての商標は、それぞれの所有者に帰属します。

1 概要

UCC256612 の HV および HS ピンの推奨電圧定格は 640V です。800V LLC 設計に UCC256612 を実装するには、次のような課題があります。

1. 省電力を向上させるには、通常動作状態でスタートアップ電流を遮断する必要があります。では、高い入力電圧に対応する HV スタートアップ回路をどのように実装し、スタートアップ回路の消費電力を低減すればよいのでしょうか。
2. アダプティブ デッドタイム制御に HS ピンを使用し、性能を最適化します。HS ピンの電圧定格よりも高いスイッチング電圧をサポートするために、スイッチング ノード検出と駆動回路をどのように実装すればよいのでしょうか。

寿命を伸ばすため、フォトカプラ エミュレータを使用して、フォトカプラの減衰を防ぎます。では、帰還回路に対してフォトカプラ エミュレータをどのように実装すればよいのでしょうか。

このドキュメントの最後には、まとめとリファレンス デザインのテスト結果を示します。

2 詳細説明

図 2-1 に、LLC システムのブロック図と、前のセクションで取り上げた主な機能を示します。以降のセクションでは、以下について説明します。




図 2-1. LLC システムのブロック図

2.1 HV スタートアップ回路の実装方法

UCC256612 コントローラでは、組み込みの HV ピンにより、X-cap 放電機能なしでの起動をサポートしています。HV ピンは、DC バスに直接 (または 2 つの抵抗を介して) 接続されています。内部の高電圧電流源は、システムのスタートアップ時に VCCP ピンを充電し、VCCP が VCCstartSelf (約 14V) と等しくなると、ピンをオフにします。

800V のスタートアップに対応するには、UCC256612 の内部定格 (640V) では不十分です。そのため、高電圧スタートアップを実装するには、HV ピンとスタックする追加の高電圧 MOSFET が必要です。ディブリーション モード N チャネル MOSFET を採用することで、ノーマリーオン構成を実現しているため、外付けのスタートアップ バイアス抵抗は不要です。スタートアップ電圧定格を拡張するために、BSS126 (SOT-23 パッケージ付き 600V ディブリーション MOSFET) または BSS135 (SOT-223 パッケージ付き BSS126 と同じパラメータ) を選択できます。

図 2-2 に示すように、パワーオン段において、VCCP が VCCstartSelf より低い場合、HV ピンの内部電流源によって BSS126 のソースがゲートよりも低くプルされ、BSS126 がオンになります。内部の高電圧 (HV) 電流源は、VCCP コンデンサの充電電流を最大 10mA に制限します。VCCP が VCCstartSelf をトリガすると、内部 HV 電流源がオフになり、HV ピンがフローティングのままになるため、BSS126 のソースはゲートより高くなり、VCCP が VCCstopSwitching (9.5V) に放電されて HV ピンが再度オンになるまで BSS126 がオフになります。

システムを保護するには、BSS126 の Vgs 電圧が適切にクランプされるようにする必要があります。電圧ストレスを 1V と 12 V の間に制限するため、BSS126 の Vgs の間に 1 個の抵抗と 12V ツェナー ダイオードを並列に接続しています。これは、BSS126 の最大 Vgs 定格である ±20V を下回っています。

次の目的は、BSS126 と HV ピンの Vds への電圧ストレスが許容範囲内であることを確認することです。BSS126 のゲートにプルアップ抵抗を取り付け、ツェナー ダイオードを使用して電圧をクランプします。600V の電圧定格をサポートするために、3 個の 1206 抵抗と、ゲート電圧を約 520V にクランプする 4 個の 130V ツェナー ダイオードを使用しています。抵抗の消費電力を削減するため、合計約 10MΩ のプルアップ抵抗を選択します。




図 2-2. スタートアップ能力を 800V に拡張。VG がスタートアップ回路の測定ポイント

初めてシステムに電源を投入する前に、入力電圧をブラウンイン電圧より低くし、システム全体が損傷しないようにしてから、スタートアップ回路の動作を確認します。図 2-3 に、 $V_{IN} = 50V$ で動作するスタートアップ回路を示します。ここで、VCCP と V_G を確認します。

1. V_G の低下タイミングは、VCCP の充電期間と一致しています
2. V_G の電圧は V_{IN} の約半分です

スタートアップ回路を確認するために、 V_{IN} を段階的に増加させていきます。

実用的な設計では、VG ピンと HV ピンは非常に高いインピーダンスを示すため、干渉の影響を非常に受けやすくなります。そのため、ノイズ結合を最小限に抑えるため、これらのピンの周囲から高 di/dt または dv/dt 回路を離して、PCB レイアウトを安定させることが重要です。




図 2-3. スタートアップ波形、 $V_{IN} = 50V$ CH1: V_{IN} 、CH2: V_G 、CH3: V_{5P} 、CH4: V_{CCP}

図 2-4 に、800V でのシステム スタートアップ時の波形を示します。ここでは、 V_G が約 100ms にわたって 527V にクランプされることを示しています。その後、 V_{IN} の約半分である 427V に低下します。この値は、設計目標と一致しています。




図 2-4. スタートアップ波形、 $V_{IN} = 800V$ 、 $V_{OUT} = 48V - 6.5A$ CH1: V_{IN} 、CH2: V_G 、CH3: V_{CCP} 、CH4: LO 、CH5: V_{OUT} 、CH6: I_{RES}

2.2 スイッチング ノード検出およびドライブ回路の実装方法

UCC256612 の内部 HS がサポートできるのは 640V だけです。これにより、次の 2 つの問題が生じます。

1. UCC256612 は HS ピンの入力を使用してアダプティブ デッドタイム制御を行い、システム性能を最適化します。
2. 内部ブートストラップ回路では、ハイサイド FET を駆動できません。

図 2-5 に、この問題に対する推奨の回路図を示します。応答性を維持しながら HS ピンの電圧を下げるには、2 つのコンデンサを分圧器として使用して、SW 電圧を半分に分圧し、SW のスルーレートを HS ピンに伝達し、アダプティブ デッドタイム制御を行い、HS が電圧ストレスを超えないようにします。寄生容量を低減するように容量値 (68pF など) を制限します。寄生容量により、SW ノードのスルーレートが低下する可能性があります。ローサイド FET がオンになったときに HS ピンが GND に確実に近くなるように、コンデンサと並列に別の 2 つの超高速ダイオードを使用します。




図 2-5. SW ノード検出およびドライブ回路

ハイサイド デバイスを駆動するには、外部絶縁型ゲートドライバを使用します。UCC5350 は、 3KV_{RMS} の絶縁電圧、 10A のピーク電流ドライブ能力、 100V/ns の CMTI 能力を備えており、この用途の要件を満たすことができます。入力段では、HO 信号を IN+ 入力として使用し、HB を VCC1 に使用し、VCCP から SW ノードへの 1.2KV ダイオードを備えた別のブートストラップ回路を使用して、VCC2 をサポートします。UCC256612 では、LO オン電圧、 V_{LOH} は次のとおりです。

$$V_{LOH} = V_{VCCP} - V_{DRV_ON} \quad (1)$$

V_{VCCP} は V_{CCP} ピンの電圧、 V_{DRV_ON} はドライバがオンになるときの V_{DS} 電圧で、最大電圧は 0.3V です。これは V_{CCP} に非常に近くなっています。つまり、 V_{CCP} 電圧を約 18V に設定した場合は外部 SiC FET を、12 ~ 約 15V に設定した場合は従来の MOSFET を駆動できることを意味します。PMP4113 リファレンス デザインでは、外部 SiC FET を駆動するために V_{CCP} を 18V に設定しますが、UCC5350 の V_{CC1} と $IN+$ は 15V 未満にする必要があります。この場合、2N7002 MOSFET と、200k Ω バイアス抵抗付きの 15V ツェナー ダイオードで構成されたレギュレータを使用することで、低消費電力で電圧ストレスを $15V - V_{TH}$ に制限しながら、SiC FET を直接駆動するために V_{CC2} で 18V のブートストラップを維持しています。

12V を上回る V_{VCCP} を確保できないシステム (広い出力電圧範囲のアプリケーションなど) では、信頼性の高い SiC FET ゲートドライブ動作を確保するため、外部 VDD UVLO 保護回路を追加することを推奨します。

絶縁型ゲートドライバの伝搬遅延が大きくなることで、ハイサイドとローサイドの各 FET が貫通する可能性はあるでしょうか。UCC256612 では、アダプティブ デッドタイム制御方式を採用しているため、スルーレート検出器は、HO オフから LO オンまでのデッドタイムを検出します。このデッドタイムはコピーされ、ローサイド MOSFET のオフからハイサイド MOSFET のオンまでの間に適用されます。図 2-6 は、デッドタイム検出のタイミング図を示しています。この問題を簡素化するため、ハイサイド ターンオフの合計伝搬遅延時間 (HO の High から Low へ、OUTL を含む) を t_D に設定します。ハイサイド ターンオンの合計伝搬遅延時間は同じ値と仮定します。SW の立ち下がり時間、 t_{SWF} から LO オンまでの時間 (約 40ns の検出遅延時間を含む) を t_{DET} とします。この時点で、ハイサイドのオフからローサイドのオンまでのデッドタイム、 t_{DEAD} は次のようになります。

$$t_{DEAD} = t_D + t_{SWF} + t_{DET} \quad (2)$$




図 2-6. デッドタイム検出回路のタイミング図

ローサイドのオフからハイサイドのオンまでの実際のデッドタイムは $t_{DEAD} + t_D$ で計算します。SW ピンが High から Low になるときにデッドタイムが検出され、貫通は発生しません。SW ピンが Low から High になると、システムがオーバーラップしないようにデッドタイムが遅延されます。SW ピンが Low から High になる際のデッドタイムを短縮するには、ローサイド FET のターンオフ時間のバランスを取るために、別の絶縁型ゲートドライバを配置することができます。

図 2-7 は、LO がオンになる波形で、 $t_{SWF} + t_{DET}$ は 216ns です。図 2-8 は、LO がオフになる波形で、 $t_{SWR} = 161ns$ であり、 t_{DEAD} より短くなっています。




図 2-7. LO ターン オン波形 CH1:SW、CH3:LO、CH6:I_{RES}




図 2-8. LO ターン オフ波形 CH1:SW、CH3:LO、CH6:I_{RES}

2.3 帰還回路用フォトカプラ エミュレータの実装方法

ISOM8110 フォトカプラ エミュレータは、TI 独自の二酸化シリコンベース (SiO₂) 絶縁バリア テクノロジーを使用して、エミュレーション LED を入力段として使用しており、ISOM8110 は温度、順方向電流、デバイスの経年変化に伴って性能が低下する、フォトカプラに見られる磨耗効果に耐性があります。図 2-9 に、ISOM8110 デバイスを使用した標準的な帰還回路を示します。




図 2-9. ISOM8110 フォトカプラ エミュレータによる帰還回路

フォトカプラ エミュレータとフォトカプラの主な違いは、 I_F の最小要件です。 i_F の最小要件は、ISOM8110 の場合は 0.5mA、ISO8110-Q1 の場合は 0.7mA です。次の設定を行う必要があります。

$$i_F = \frac{i_{IFP} + i_{FBP}}{CTR} \geq 0.7\text{mA} \quad (3)$$

UCC256612 では、V5P は 5V、FB 電圧は約 3.5V、 i_{FBP} は 60μA ～ 約 160μA です。ISOM8110-Q1 の CTR は 80% ～ 約 180% までです ($I_F = 2\text{mA}$)。最初に、 R_{IF} の値を次のように計算します。

$$R_{IF} \leq \frac{V_{5P} - FB}{0.7\text{mA} \times CTR_{MAX} - i_{FBP_MIN}} \quad (4)$$

ワーストケース条件を含む値を式に代入すると、 $R_{IF} \leq 1.25\text{K}\Omega$ となります。この設計では 1.24KΩ を選択し、システムの安定性を高めるため、別の 100nF コンデンサを配置します。

2 次側では、レギュレーション電流が小さい ATL432LI-Q1 を選択します (最大値: 80μA)。ATL432LI-Q1 の最大電圧定格は 36V であるため、電圧ストレスを低減するために 18V ツェナー ダイオードを選択し、 V_{FB} は 48V - 18V = 30V です。ISOM8110-Q1 の V_F は 1.2V、 $R_{BIAS} = 10\text{k}\Omega$ で、ATL432LI-Q1 に 120μA のレギュレーション電流を供給します。この場合、2 次側の最大帰還電流は次のようになります。

$$i_{FBS_MAX} = \frac{i_{IFP} + i_{FBP_MAX}}{CTR_{MIN}} + i_{BIAS} = 1.832\text{mA} \quad (5)$$

$R_{FB} = 5.11\text{K}\Omega$ の場合、 R_{FB} の電圧降下は 9.362V であり、通常動作には十分な値です。 R_{FB} の損失は約 17.15mW で、ツェナー ダイオードは約 33mW です。この設計では、 i_{FBS_MIN} が ATL432LI-Q1 のレギュレーション電流よりも大きいので、 R_{BIAS} を除去できます。

2.4 評価結果

TI では、PMP41133 のリファレンス デザインを製作しました。このデザインでは、 $V_{IN} = 450V \sim \text{約 } 800V$ 、 $V_{OUT} = 48V/6.5A$ の設計をサポートしています。2 次巻線は、150V のショットキー ダイオードによる 2 個の整流器を備えたセンタータップで設計されています。図 2-4 に、 $V_{IN} = 800V$ および $V_{OUT} = 48V/6.5A$ でのスタートアップ波形を示します。図 2-10 に、 $V_{IN} = 450V$ 、 $V_{OUT} = 48V/6.5A$ のスイッチング波形を示します。




図 2-10. スwitchング波形、 $V_{IN} = 450V$ 、 $V_{OUT} = 48V / 6.5A$ 。Ch1: SW、CH3: LO、CH6: I_{RES}

図 2-11 に、 $V_{IN} = 800V$ および $V_{OUT} = 48V/6.5A$ のスイッチング波形を示します。




図 2-11. スイッチング波形、 $V_{IN} = 800V$ 、 $V_{OUT} = 48V / 6.5A$ 。Ch1:SW、CH3:LO、CH6:I_{RES}

図 2-12 に、電力伝送 P_{out}/P_{in} の効率結果を示します。




図 2-12. PMP41133 の効率結果

3 まとめ

800V μ DCDC を設計する場合、このような高電圧に対応できる既存の部品がないという課題に直面します。検討すべき点がいくつかあります。高電圧のスタートアップと制御では、スイッチング ノードのスルーレート検出を行う必要があります。レギュレーションをよりの確に行い、寿命を伸ばすため、ISOM8110 をフィードバックに使用します。このアプリケーション ノートでは、設計コンセプトを紹介しながら、良好な結果を得て設計目標を達成する方法を説明します。

4 参考資料

1. テキサス・インスツルメンツ、『[800V トラクション インバータ向け SiC MOSFET を使用した高密度補助電源](#)』、アプリケーション ノート
2. テキサス・インスツルメンツ、『[PMP31342 ハーフブリッジ LLC を使用する車載用 300W \$\mu\$ DC/DC コンバータのリファレンス デザイン](#)』、リファレンス デザイン。
3. テキサス・インスツルメンツ、『[ISOM811x 強化シングル チャネル フォトカプラ エミュレータ、アナログ トランジスタ出力付き](#)』、データシート

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含みいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月