

Application Note

USB2.0 High Speed ホスト送信電氣的コンプライアンスに関するガイド



Shreyas Rao

概要

このアプリケーション ノートでは、Linux™ コマンドを使用して、Jacinto™ SoC (TDA4VEN/ J722S/ TDA4AEN) 上で USB 2.0 Hi-Speed (HS、480Mbps) ホスト送信の電氣的コンプライアンス テストを実行する方法について説明します。ここでは、xHCI ポート ステータスおよび制御 (PORTSC) レジスタを書き込み、USB2.0 ポートをコンプライアンス モードにして高速テスト パケットを生成し、高速オシロスコープで差動 D+/D- アイダイアグラムをキャプチャして、その波形を USB-IF 電氣的解析ツールで後処理し、USB 2.0 仕様のアイマスクに対するコンプライアンスを確認します。また、アプリケーション ノートでは、USB2 PHY TX アナログ フロントエンド レジスタを使用して差動 TX 出力振幅を微調整する方法についても説明します。

目次

1 概要	3
2 略称と定義	4
3 USB 2.0 High Speed TX コンプライアンス動作原理	5
3.1 USB 2.0 高速信号の概要	5
3.2 xHCI ポート テスト制御およびコンプライアンス モードの開始	5
3.3 アイダイアグラムのコンプライアンス	5
4 レジスタ レファレンス	6
4.1 xHCI PORTSC - ポート ステータスおよび制御レジスタ	6
4.2 PORTPMSC ビット フィールドの説明 (USB 2.0 — xHCI 仕様)	6
4.3 コンプライアンス書き込み値デコード: 0x40000000	6
4.4 USB2 PHY TX 振幅レジスタ — USB2SS_PHY2_AFE_TX_REG1	6
5 コンプライアンス手順: TDA4VEN / J722S / TDA4AEN	7
5.1 ハードウェア要件	7
5.2 ソフトウェア要件	7
5.3 ハードウェア設定	7
5.4 物理接続	7
5.5 Device Tree Source (DTS) での USB0 の変更	8
5.6 ステップ 1: 評価基板のブートとコンソールを確認する	10
5.7 ステップ 2: xHCI レジスタを書き込み、HS テスト パケット モードを有効にする	10
5.8 ステップ 3: オシロスコープで HS テスト パケットの波形をキャプチャする	10
6 USB-IF 電氣的解析ツール: 後処理の手順	11
7 HS TX 振幅の調整	13
7.1 TX 振幅の調整手順	13
8 コンプライアンス手順: J7200/J784S4/J721S2/J742S2	15
9 トラブルシューティング	15
10 まとめ	15
11 参考資料	15

商標

Linux™ is a trademark of Linus Torvalds.

Jacinto™ is a trademark of Texas Instruments.

USB Type-C™ is a trademark of USB Implementers Forum.

Tektronix® is a registered trademark of Tektronix, Inc.
すべての商標は、それぞれの所有者に帰属します。

1 概要

USB 2.0 High Speed (HS) の電氣的コンプライアンス テストでは、デバイスが、USB 2.0 仕様 (セクション 7.1.20) と USB-IF コンプライアンス テスト仕様 (CTS) で定義されているアイダイアグラム、出力振幅、データレートの要件を満たしていることを検証します。このテストは、内部および外部マスク仕様に対するアイ開口部として測定された、ホスト ポートにおける差動送信信号 (TX) の品質を評価します。

このアプリケーション ノートでは、USB 2.0 UTMI + PHY を使用して xHCI ホスト コントローラを実装する Jacinto SoC のホスト送信 (TX) コンプライアンス手順について説明します。この手順は、TDA4VEN、J722S、TDA4AEN の各デバイスに適用できます。SERDES リンクトレーニング ステート マシン (LTSSM) を必要とする USB 3.0 ホスト準拠 (『USB3.1 Gen1 SuperSpeed ホスト送信電氣的コンプライアンスに関するガイド』アプリケーション ノートに記載) とは異なり、xHCI PORTSC レジスタのポート テスト制御フィールドをプログラムし、オプションで TX 振幅最適化のために PHY アナログ フロントエンド レジスタを調整することにより、USB 2.0 コンプライアンス モードに移行します。

TDA4VEN¹ の実践的な検討事項は、評価基板に搭載されている USB マルチプレクサと Type-C IC がもたらすシグナル インテグリティの影響です。信号路の追加の受動部品および能動部品により、アイダイアグラムが劣化し、オシロスコープ入力で内部アイマスクに違反します。最高のコンプライアンス結果を得るには、中間 IC や Type-C コネクタを使わずに、USB2.0 HS 信号を Type-A コネクタに配線することを推奨します。

¹ アプリケーション ノート全体で TDA4VEN を記述していますが、その内容は TDA4AEN にも適用されます

2 略称と定義

表 2-1. 略称と定義

略称	定義
CTS	USB-IF コンプライアンス テスト仕様
DFP	ダウンストリーム側ポート
DTS / DTB	Device Tree Source / Device Tree Blob (コンパイル済みバイナリ)
EVM	評価基板 (TI のリファレンス ハードウェア プラットフォーム)
HS	High Speed (USB 2.0、480Mbps)
HSFE	High Speed Far End
HSNE	High Speed Near End
PHY	物理レイヤ トランシーバ
PTC	ポート テスト制御 (xHCI PORTPMSC フィールド)
PORTSC	ポート ステータスおよび制御レジスタ
SDK	ソフトウェア開発キット
xHCI	拡張ホスト コントローラ インターフェイス (USB ホスト コントローラ)
USB	ユニバーサル シリアル バス
UTMI	USB トランシーバ マクロセル インターフェイス

3 USB 2.0 High Speed TX コンプライアンス動作原理

3.1 USB 2.0 高速信号の概要

USB 2.0 High Speed (HS) は、シングル差動ペア (D+, D-) を使用して 480Mbps で動作します。データは、ビット stuffing による非ゼロ復帰反転 (NRZI) でエンコードされます。HS 信号は、約 400mV のピークツーピーク差動振幅を使用します (シングルエンドの場合は 0V を中心、EOP、SOP またはリセット信号の場合は SE0、つまり両方のラインが 0V)。ホストポート出力の送信アイダイアグラムは、[USB 2.0 仕様の表 7-8](#) で規定されている内部および外部アイマスク境界を満たす必要があります。

コンプライアンステストでは、標準化されたテストパケットシーケンス (USB 2.0 セクション 7.1.20 で定義された高速テストパケット) を使用して、ワーストケースのアイ開口部を評価します。この固定長ビットパターンは、広範な遷移密度を網羅し、符号間干渉 (ISI) を最大化して、マスクテストのワーストケースのアイダイアグラムを生成するように設計されています。パターンの長さは 53 バイトです。

3.2 xHCI ポートテスト制御およびコンプライアンスモードの開始

xHCI 仕様では、ポートパワー管理ステータスおよび制御 (PORTPMSC) レジスタのビット [31:28] にポートテスト制御 (PTC) フィールドが定義されています。USB 2.0 HS ポートに PTC = 4 (TEST_PACKET) を書き込むと、UTMI + PHY は HS テストパケットを連続的に送信します。これは、すべての xHCI ベース USB 2.0 ホストコントローラがコンプライアンスモードに移行するために使用される標準的なメカニズムです。

Jacinto xHCI の実装では、USB2 ポートをテストパケットの連続送信モードにするために、次の 3 つのレジスタ書き込みを連続して実行する必要があります。

- USB2 HS ポートの xHCI ポートステータスおよび制御レジスタに書き込み、ポートの状態を初期化します
- ホストコントローラを準備するために、xHCI USB コマンドレジスタに書き込みます
- USB2 HS PORTPMSC レジスタに PTC = 4 (TEST_PACKET) を書き込みます (上位ニブル = 0x4、ビット [31:28] = 0100)

テストパケットがアクティブになると、PHY は 480Mbps で HS テストパケットを連続的に送信します。USB ホストテストフィクスチャ SMA タップを使用して、オシロスコープで差動出力をキャプチャします。

3.3 アイダイアグラムのコンプライアンス

オシロスコープは、チャンネル 1 および 2 (それぞれ D+ および D-) でテストパケットの複数の繰り返しをキャプチャします。演算トレース (チャンネル 1 - チャンネル 2) は、差動電圧の波形を表します。この差動トレースは CSV ファイルとしてエクスポートされ、USB-IF 電氣的解析ツールにロードされます。USB-IF 電氣的解析ツールでは、規定のアイマスクテンプレートが適用され、合格 / 不合格の結果が報告されます。

USB-IF で定義された 2 つのテストフィクスチャモード:

- **HSNE (High Speed Near End):** DUT とフィクスチャの間に 1m のキャプティブケーブルがありません。HSNE の内部アイマスクは、HSFE よりも厳格です。キャプティブケーブルを使用せずに DUT をフィクスチャに直接接続する場合は、HSNE を使用します。
- **HSFE (High Speed Far End):** DUT とフィクスチャの間に 1m のキャプティブケーブルがあります。HSFE の内部アイマスクは、HSNE よりも緩和されています。HSFE は、テストパスにキャプティブケーブルがある場合にのみ使用してください。

4 レジスタ レファレンス

4.1 xHCI PORTSC - ポート ステータスおよび制御レジスタ

TDA4VEN の場合、USB0 xHCI コントローラの MMIO ベースは 0x31000000 です。USB2p0 PORTSC は、オペレーショナル ベース + 0x400 にあります。

表 4-1. xHCI レジスタ アドレス (TDA4VEN USB0)

登録	アドレス(USB0)	説明
xHCI オペレーショナル ベース	0x31000020	xHCI USB コマンド (USBCMD)、
PORTSC — (USB2 HS)	0x31000420	USB 2.0 High Speed ポートのポート ステータスと制御
PORTPMSC — (USB2 HS)	0x31000424	ポート パワー マネージメントのステータスおよび制御レジスタ (USB 2.0 HS ポート)
USB2SS_PHY2_AFE_TX_REG1 (USB0)	0x0F908004	USB2 PHY TX アナログ フロントエンド レジスタ。HS TX 差動振幅を制御

4.2 PORTPMSC ビット フィールドの説明 (USB 2.0 — xHCI 仕様)

表 4-2. 主な PORTPMSC ビット フィールドの説明 (USB 2.0 HS ポート)

ビット	フィールド名	説明
[31:28]	PTC — ポート テスト制御。	テスト モードを選択します。0x0 = 通常動作。 0x4 = TEST_PACKET (HS テスト パケットの連続送信)。

4.3 コンプライアンス書き込み値デコード: 0x40000000

HS テスト パケットの連続送信を有効にするには、次の 32 ビット値を PORTPMSC (0x31000424) に書き込みます。

書き込み値: 0x40000000

バイナリ: 0100_0000_0000_0000_0000_0000_0000_0000

ビット [31:28] = 0100 = PTC = 4 = TEST_PACKET

=>xHCI は、HS テスト パケットを連続して送信するよう UTMI + PHY に指示します

その他のすべてのビット = 0 => デフォルトのポート状態が保持されます

4.4 USB2 PHY TX 振幅レジスタ — USB2SS_PHY2_AFE_TX_REG1

USB2 PHY アナログ フロント エンド TX レジスタは、差動出力振幅の昇圧を制御します。デフォルトの昇圧値は 0x08 (10 進数 8) です。このレジスタは、TDA4VEN の USB0 の 0x0F908004 にあります。

表 4-3. USB2SS_PHY2_AFE_TX_REG1 レジスタ (USB0 = 0x0F908004)

フィールド	ビット	説明	デフォルト
BOOST_EN	[0]	昇圧イネーブル。昇圧コードはビット [6:1] で制御可能	0x0 (昇圧コード = 0x8)
昇圧	[6:1]	TX 振幅の昇圧制御。値が大きいほど差動振幅が大きくなります。値が小さいほど差動振幅が小さくなります。有効範囲: 0x00 ~ 0x3F。	0x08

表 4-4. 昇圧値と TX 振幅動作との関係

BOOST 値 (16 進)	TX 振幅効果
0x00	最小振幅: アイが外部マスクを超えている場合 (オーバードライブ時) に使用します。
0x08	デフォルト (SDK デフォルト)。公称振幅
0x3F	最大振幅: 内部マスク違反が継続する場合に最大出力に使用します

5 コンプライアンス手順: TDA4VEN / J722S / TDA4AEN

5.1 ハードウェア要件

表 5-1. ハードウェア要件

項目	説明 / 部品
TDA4VEN EVM	Type-C コネクタでは、信号路の部品によりアイ振幅が小さくなる可能性があるため、Type-A コネクタを使用します。
USB 2.0 ホスト テスト フィクスチャ	D+ および D- SMA タップ コネクタを搭載した USB-IF ホスト テスト フィクスチャ
高速オシロスコープ	≥ 4GHz 帯域幅、≥ 10GSa/s サンプル レート (Tektronix® DPO/MSO70000 など)
マッチングされた SMA ケーブルペア	D+ (Ch 1) と D- (Ch 2) 接続に適した位相マッチング済み SMA ケーブル
USB-C - USB-A アダプタ	使用する基板に応じて、必要な場合にのみ使用。

5.2 ソフトウェア要件

表 5-2. ソフトウェア要件

項目	バージョン	備考
TI プロセッサ SDK Linux (ADAS)	11.02 以降	TDA4VEN 用 ADAS バリエーション。SDK のドキュメントに従って SD カードに取り付けます
USB-IF 電氣的解析ツール	USB-IF の最新バージョン	オシロスコープの CSV データの後処理を実行。 usb.org から入手可能

5.3 ハードウェア設定

5.4 物理接続

- TDA4VEN 評価基板 (USB0 ポート) 上の Type-C - Type-A アダプタを使用して、USB 2.0 ホスト テスト フィクスチャの Type-A プラグ コネクタを USB Type-C™ ポートに接続します。Type-C を使用しない場合は Type-A ポートに直接接続します
- マッチング済みの一対の SMA ケーブルを、テスト フィクスチャの D+ タップからオシロスコープのチャンネル 1 に、D- タップからチャンネル 2 に接続します
- 評価基板のメイン UART ポートを PC に接続します。TeraTerm を開き、シリアル ポートを 115200 ボーに設定します。TDA4VEN の場合、使用可能な 4 つのうち 3 番目の COM ポートを使用します。
- TI プロセッサ SDK Linux イメージを含む準備済みの SD カードを挿入します。EVM DIP スイッチを SD カード ブート モードに設定します。
- USB ホスト動作のために DIP スイッチが DFP モードに設定されていることを確認します。




図 5-1. TDA4VEN EVM の USB2.0 ホスト TX テスト構成

(Selects USB0 or USB1 HUB P4)




図 5-2. J722SEVM の USB マルチプレクサと Type-C パス

5.5 Device Tree Source (DTS) での USB0 の変更

SD カードに TI プロセッサ SDK Linux をインストールします。Linux ターミナルで `wget` コマンドを実行して ADAS SDK インストーラをダウンロードします。`chmod+x` を実行して SDK を実行可能にし、インストーラを実行します。SD カードイメージの作成方法については、[SDK のドキュメント](#)に従ってください。

デフォルトでは、TI プロセッサ SDK DTS では、USB1 が有効で USB0 が無効になっていることがあります。また、USB マルチプレクサが USB1 出力用に構成されていることがあります。評価基板上で USB0 出力を構成するには、DTS ファイルを変更して USB0 を有効にし、それに応じて USB マルチプレクサ選択信号を構成します。

<SDK_INSTALL_DIR>/board-support/ti-linux-kernel-<version>/arch/arm64/boot/dts/ti にアクセスし、J722S 用の関連する board.dts ファイルを開きます。ボードのバリエーションに応じて、USB0 ノードを有効にし、USB1 を無効にします。TDA4VEN 評価基板の回路図で USB マルチプレクサ選択の信号マッピングを確認してください。

```

};

&usbss0 {
    ti,vbus-divider;
    status = "okay";
};

&usb0 {
    dr_mode = "host";
    /*usb-role-switch;*/
    status = "okay";
};

&usb0_phy_ctrl {
    bootph-all;
};

&usbss1 {
    pinctrl-names = "default";
    pinctrl-0 = <&main_usb1_pins_default>;
    ti,vbus-divider;
    status = "disabled";
};

&usb1 {
    dr_mode = "host";
    maximum-speed = "super-speed";
    phys = <&serdes0_usb_link>;
    phy-names = "cdns3,usb3-phy";
    status = "disabled"; /* explicitly enable */
    ti,force_host = "true"; /* prevent OTG/device mode flip */
};

```

図 5-3. USB0 を有効、USB1 を無効にした DTS

```

expi: gpio@23 {
    compatible = "ti,tca6424";
    reg = <0x23>;
    gpio-controller;
    #gpio-cells = <2>;
    gpio-line-names = "TRC_MUX_SEL", "OSPI/ONAND_MUX_SEL",
        "MCASP1_FET_SEL", "CTRL_PM_I2C_OE#",
        "CSI_UIO_SEL", "USB2_0_MUX_SEL",
        "CSI01_MUX_SEL_2", "CSI23_MUX_SEL_2",
        "LMK1_OE1", "LMK1_OE0",
        "LMK2_OE0", "LMK2_OE1",
        "GPIO_RGMII1_RST#", "GPIO_AUD_RSTn",
        "GPIO_eMMC_RSTn", "GPIO_uSD_PWR_EN",
        "USER_LED2", "MCAN0_STB",
        "PCIE0_1L_RC_RSTz", "PCIE0_1L_PRSTn",
        "ENET1_EXP_SPARE2", "ENET1_EXP_PWRDN",
        "PD_I2ENET1_I2CMUX_SEL_IRQ", "ENET1_EXP_RESETZ";

    bootph-all;

    p05-hog {
        /* P05 - USB2_0_MUX_SEL */
        gpio-hog;
        gpios = <5 GPIO_ACTIVE_LOW>;
        output-high;
        line-name = "USB2_0_MUX_SEL";
    };
};

```

図 5-4. USB0 D+/D- を選択するための USB マルチプレクサ DTS 構成

DTS ファイルをコンパイルして、次のように .dtb ファイルを生成します。

```

$ cd /<sdk-install-dir>/board-support/ti-linux-kernel-<version>
$ export CROSS_COMPILE=/<sdk-install-dir>/linux-devkit/sysroots/x86_64-arago-linux/usr/bin/aarch64-
oe-linux/aarch64-oe-linux-
$ export ARCH=arm64
$ make dtbs

```

コンパイルした .dtb ファイルを SD カードにコピーします。

```
$ sudo cp arch/arm64/boot/dts/ti/k3-j722s-evm.dtb /media/<username>/root/boot/dtb/ti/  
$ sudo eject /media/<username>/root/
```

評価基板を SD カード ブート モードに設定します。評価基板の電源をオンにし、Linux がブートするまで待ちます。TeraTerm コンソールに root としてログインします。

5.6 ステップ 1: 評価基板のブートとコンソールを確認する

EVM コンソールに接続します (3 番目の COM ポート、115200 ボー)。ブート後、root としてログインします。

```
root@j722s-evm:~#
```

5.7 ステップ 2: xHCI レジスタを書き込み、HS テスト パケット モードを有効にする

以下の 3 つのレジスタ書き込みを連続して実行し、USB0 ポートを HS テスト パケットの連続送信モードにします。USB テスト フィクスチャをポートに接続しないでください。

```
# Step 2a: Initialize USB2 HS PORTSC (Port 1)  
devmem2 0x31000420 w 0xA0  
# Step 2b: Write xHCI USB Command register  
devmem2 0x31000020 w 0x4  
# Step 2c: Write PTC = 4 (TEST_PACKET) to PORTPMSC  
devmem2 0x31000424 w 0x40000000
```

5.8 ステップ 3: オシロスコープで HS テスト パケットの波形をキャプチャする

レジスタへの書き込みの後、USB0 ポートは D+ と D- で HS テスト パケットを連続的に送信します。オシロスコープで:

- テスト パケットのシングルショット キャプチャを取得し、再現可能なアイダイアグラムを構築します
- Math1 (Ch1-Ch2) トレース (差動波形) を CSV 形式で外部 USB ドライブに保存します

6 USB-IF 電氣的解析ツール: 後処理の手順

USB-IF 電氣的解析ツールは、オシロスコープの CSV 出力を処理し、USB 2.0 コンプライアンス テスト仕様に規定されているアイマスクを適用して、合格 / 不合格のレポートを生成します。

- PC で USB 電氣的解析ツールを開きます
- アプリケーション ウィンドウの上部にある「Host SQ」タブを選択します
- ファイル ブラウザをクリックし、オシロスコープから保存した Math1 CSV ファイルに移動します
- HSNE (High Speed Near End) を選択します
- 「Summary File」チェックボックスをオンにして、HTML サマリ レポートを生成します
- 「Test」をクリックして、波形を解析します。このツールは、アイマスクの適用、立ち上がり / 立ち下がり時間、振幅、その他の HS 信号品質パラメータをチェックし、HTML 形式のコンプライアンス レポートを生成します

注

DUT ポートとテスト フィクスチャ入力のために 1m のキャプティブ USB ケーブルがある場合にのみ、HSFE (High Speed Far End) を選択します。HSFE 内部マスクは、ケーブル損失を考慮し、HSNE よりも緩和されます。




図 6-1. USB-IF 電氣的解析ツール: 「Host SQ」タブの設定




図 6-2. USB2.0 HS TX アイダイアグラム: 合格の例

7 HS TX 振幅の調整

デフォルトの BOOST 設定、基板配線、レイアウト寄生容量、信号路の外付け部品に応じて、HS TX アイダイアグラムで内部アイマスクをクリップしたり (振幅が低すぎる場合)、外部アイマスクを超えることがあります (振幅が高すぎる場合)。USB2 PHY TX アナログ フロントエンド レジスタ (USB2SS_PHY2_AFE_TX_REG1) には、差動 TX 振幅を調整するデジタル昇圧制御フィールドがあります。

SDK のデフォルトの BOOST 値は 0x08 (10 進数 8) です。振幅を大きくするには、より大きな BOOST 値を書き込みます。振幅を小さくするには、より小さい値を書き込みます。このフィールドは 6 ビット幅 (有効範囲 0x00 ~ 0x3F) で、ビット 0 フィールドにイネーブルビットがあります。

7.1 TX 振幅の調整手順

- コンプライアンス手順を実行して、ベースラインのアイダイアグラムをデフォルトの BOOST CODE= 0x8 でキャプチャします
- アイが内部マスクをクリップする場合 (小さすぎる場合) は、BOOST 値を大きくします。アイが外部マスクを超えた場合 (オーバードライブ) は、BOOST 値を小さくします。
- レジスタ 0x0F908004 (USB2SS_PHY2_AFE_TX_REG1) に新しい BOOST 値を書き込みます。

```
# Low amplitude
devmem2 0x0F908004 w 0x01
# Max amplitude
devmem2 0x0F908004 w 0x7F
```

- 新しい BOOST 値を書き込んだ後、オシロスコープ波形を再度キャプチャし (テスト パケットの送信は継続します)、USB-IF ツールを再実行します
- すべての HSNE 条件下でアイダイアグラムが内部マスクと外部マスクの両方を満たすまで、これを繰り返します




図 7-1. USB2.0 HS TX アイダイアグラム: BOOST = 0x01 (低振幅)

HS TX 振幅の調整




図 7-2. USB2.0 HS TX アイダイアグラム: BOOST = 0x7F (最大振幅)

8 コンプライアンス手順: J7200/J784S4/J721S2/J742S2

J7200、J784S4、J742S2、J721S2 SoC は、1 つの USB0 が存在し、同様の xHCI 実装を備えています。オフセット (0x80) と MMIO ベース アドレス構造 (0x06010000) は TDA4VEN と異なります。[TDA4VEN コンプライアンス セクション](#)に記載されている書き込み値とコンプライアンス手順はすべて同様に適用されます。詳細については、該当するデバイスの USB0 レジスタ仕様をご覧ください。TX の調整手順は、[TDA4VEN TX の調整](#)と同じです。

9 トラブルシューティング

表 9-1. トラブルシューティング ガイド

症状	想定される原因	補正措置
レジスタへの書き込み後、オシロスコープに信号がない	レジスタへの書き込みが有効になっていないか、誤ったポートが選択されているか、DTS で USB0 が有効になっていない可能性があります。	DTS で USB0 が有効になっていることを確認します。USB デバイスがポートに接続されていないことを確認します。3 つの devmem2 の書き込みをすべて順番に再実行します。
アイダイアグラムで内部マスクをクリップしている (振幅が低すぎる)	デフォルトの BOOST 設定が低すぎるか、信号路に USB マルチプレクサまたは Type-C IC が接続されています。	短い SMA ケーブルを使用します。0x0F908004 レジスタへの書き込みにより、BOOST 値を大きくします。
アイダイアグラムで外部マスクを超えている (振幅が高すぎる)	BOOST 値が高すぎます。	レジスタ書き込みにより BOOST 値を小さくします。
USB-IF ツールが立ち上がり時間と立ち下がり時間のエラーを報告する	D+/D- トレースの過剰な寄生容量、ケーブルまたはコネクタの非連続性	SMA ケーブルの完全性を検査します。マッチングされた SMA ケーブル ペアを確認します。スコープ チャンネルのスキューを除去します。テスト フィクスチャの接続を検証します。
電源投入後、シリアル コンソールが応答しない	間違った COM ポートが選択されているか、ボーレートが一致していない可能性があります。	TDA4VEN の場合、使用可能な 4 つのうち 3 番目の COM ポートを使用します。ボーを 115200 に設定します。
HSNE テストに失敗したが、HSFE テストには合格した	信号路のキャプティブ ケーブル	キャプティブ ケーブルがないことを確認します。HSNE を選択します。キャプティブ ケーブルがある場合は、HSFE を選択します。

10 まとめ

Jacinto SoC ([TDA4VEN](#)、[J722S](#)、[TDA4AEN](#)) での USB 2.0 ホスト TX High Speed 信号品質の電氣的コンプライアンスについて、包括的な説明を行いました。ここでは、ネイティブの Linux devmem2 ユーティリティと TI プロセッサ SDK を使用して、xHCI ホストコントローラを HS テスト パケット連続送信モードにしました。

この手順では、評価基板を使用してハードウェアをセットアップし、デバイス ツリーを変更して USB0 を有効にしました。さらに、3 つの xHCI レジスタ書き込みを順番に実行して、テスト パケットの連続送信を有効にし、オシロスコープの差動 TX をキャプチャし、HSNE マスクに対するアイダイアグラムを評価するために USB-IF 電氣的解析ツールで後処理を行いました。

さらに、USB2SS_PHY2_AFE_TX_REG1 BOOST レジスタ フィールド (0x0F908004) を使用した USB2 PHY TX 振幅調整手順についても説明しました。これにより、アイダイアグラムが内部および外部の両方のマスク要件を満たすまで、差動出力振幅を繰り返し微調整できます。このアプローチにより、カスタム ボードおよび量産認定向けに、低コストで再現可能な USB 2.0 コンプライアンス検証環境を実現できます。

11 参考資料

1. USB-Implementers Forum、[USB 2.0 仕様、Rev 2.0](#)、Web ページ
2. USB-IF、[USB-IF コンプライアンス テスト仕様書 \(CTS\)](#)、Web ページ。
3. インテル、[ユニバーサル シリアル バス用拡張ホスト コントローラ インターフェイス](#)、仕様書
4. テキサス・インスツルメンツ、『[USB3.1 Gen1 SuperSpeed ホスト送信電氣的コンプライアンスに関するガイド](#)』、アプリケーション ノート
5. テキサス・インスツルメンツ、『[J722S TDA4VEN/TDA4AEN Jacinto™ プロセッサ テクニカル リファレンス マニュアル](#)』、テクニカル リファレンス マニュアル。
6. テキサス・インスツルメンツ、[TI プロセッサ SDK Linux \(Jacinto ADAS\)](#)、ソフトウェア開発キット。
7. USB-IF、[USB-IF USB2.0 フォーラム](#)、Web ページ

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含みいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月