参考資料

Application Note

*データ センター アプリケーションにおける **GHz** クロック向けに **LMX2581** を使用して低ジッタを実現*

Zach Xia, China DCP Team

概要

LMX2581 は広帯域の周波数シンセサイザで、最大 3.76GHz のクロック信号を生成できます。今日のデータ センター システムでは、数ギガヘルツで動作する高性能な CPU (中央演算装置) と GPU (グラフィックス処理ユニット) が一般的です。同時に、CPU と GPU の安定した動作と効率の最大化には、GHz クロック信号のジッタが重要です。データ センター アプリケーション向けの LMX2581 のようなクロック ジェネレータを使用して設計する場合、最適化されたジッタ特性を実現するには、複数の点を注意深く検討する必要があります。本書は、回路図設計の例とボードのテスト結果を挙げながら、重要な係数間の関係を説明します。

目次

1 概要.....2
2 ハードウェア設計.....4
3 ループ フィルタ部品の選択.....5
3.1 設計例.....5
3.2 TI PLLatinum Sim でのシミュレーション.....5
3.3 テスト検証.....6
4 参考資料.....10

商標

PLLatinum™ and myTI™ are trademarks of Texas Instruments.
すべての商標は、それぞれの所有者に帰属します。

Copyright © 2026 Texas Instruments Incorporated

1 概要

周波数シンセサイザ (またはクロック ジェネレータ) の主要な機能ブロックは、フェーズ ロック ループ (PLL) です。図 1-1 に、リファレンス帰還に基づく閉ループの簡略 PLL 構造を示します。




図 1-1. PLL 構造

式 1 で、ターゲット出力周波数を計算します。しかし、ジッタを最適化するには、複数の点を考慮する必要があります。

$$f_{OUT} = \frac{f_{VCO}}{D} = \frac{N}{R \cdot D} \times f_{osc} \quad (1)$$

クロックのジッタは、規定された低および高周波数オフセット制限 (12kHz ～ 20MHz など) を備えた周波数ドメインの位相ノイズを統合したものです。図 1-2 に、周波数全体にわたる位相ノイズの支配的部分を示します。PLL ノイズ (位相検出器ノイズ、N デバイダ [分周器] ノイズ) と VCO ノイズは、12kHz ～ 20MHz の範囲で重要な役割を果たします。




図 1-2. 位相ノイズ曲線

Copyright © 2026 Texas Instruments Incorporated

図 1-3 に、LMX2581 と外付け部品の概略内部ブロックを示します。複数のコア VCO が内蔵されており、ループ フィルタを外部に実装する必要があります。ジッタを最適化するには、ループ フィルタの構成要素を調整し、分周器、チャージ ポンプのゲイン、その他の部品を構成するよう努めます。




図 1-3. LMX2581 の概略回路図

Copyright © 2026 Texas Instruments Incorporated

2 ハードウェア設計

良好な回路図とレイアウトは、ジッタ性能向上の基礎となり、これはループ フィルタの部品選択よりも前に行われます。データシートに記載されている推奨事項に加えて、その他の設計手法には以下が含まれます。

1. 高 PSRR で低ノイズの LDO を使用して、LMX2581 および入力基準クロックを供給する XO に電力を供給します。この場合、TPS7A84 が使用されます。単一のレギュレータを使用する場合、各電源ピンにフェライト ビーズとコンデンサを追加して異なる電源ピンを絶縁することが有効です。
2. 図 2-1 に示されているように、少なくとも 3 次ループ フィルタを保持します。C3_LF を取り外し、R3_LF を短絡させることで、フィルタを 2 次ループ フィルタに劣化させることができます。




図 2-1. 代表的なループ フィルタ

3. C3_LF をデバイスの同じ側の Vtune ピンの近くに配置します。チャージ ポンプ出力と Vtune 入力はチップの反対側にあります。GPU カードのようなコンパクトな設計では、ワイヤ接続は内部の層を経由して表面に戻ります。Vtune ピンの近くにコンデンサを接続すると、VCO ノイズが低減されます。2 次フィルタ設計では、C1_LF の容量を、通常のスポットと C3_LF のスポットの間に分配できます。この構成では、C3_LF の PCB 上のフットプリントが C1_LF のフットプリントよりも VCO にずっと近いため、より優れた性能が得られます。

Copyright © 2026 Texas Instruments Incorporated

3 ループ フィルタ部品の選択

3.1 設計例

ターゲット出力周波数 (F_{out}) は 3250MHz であり、設計目標はジッタを最小化することです。分周スプリアスと整数境界スプリアス (IBS) を回避するには、F_{osc} を F_{out} の積分除数にする必要があります。ほとんどの状況では、出力周波数には正のオフセット (F_{osc} 偏差、温度、その他の係数を含む) のみが推奨されます。除数よりも偏差が小さい F_{osc} を選択します。したがって、除数で選択される 62.501562MHz 値は 62.5MHz です。

3.2 TI PLLatinum Sim でのシミュレーション

適切なジッタの結果を得るために、ループ フィルタの RC 部品の値をランダムに選択することはできません。理論上の計算には高度な数学的手法が必要となりますが、実際の基板でさまざまな RC 値の組み合わせを試すにはより多くの時間がかかり、得られる情報も限られています。ループ フィルタの設計を支援するために、計算プロセスを簡素化し、わずかな仕様情報しか必要のないシミュレーション ソフトウェアである TI の PLLatinum™ Sim を使用することができます。図 3-1 に、ユーザー インターフェイスといくつかのパラメータを示します。




図 3-1. TI PLLatinum Sim の LMX2581 ページ

積分帰還分圧を使用する場合、2 次フィルタは 119fs と良好なジッタ結果を提供できます。シミュレーションの C1 をさらに減らすと、RMS ジッタは小さくなります。ただし、「LMX2581 位相ノイズのヒント」には注意書きがあります。このデバイスは、最小限の高次容量を有しています。つまり、VCO に最も近いコンデンサの容量が小さすぎると、200kHz ～ 1MHz の範囲で位相ノイズの劣化が発生する可能性があるということです。この値が 3.3nF 以上の場合、劣化はありません。値が 1.5nF の場合、劣化は数 dB になる可能性があります。この要件によってループ帯域幅が制限される場合は、3.3nF 未満の値を使用することは理にかなっていますが、1.5nF 未満の値を使用することは推奨されません。

この VCO 位相ノイズの劣化は、データシートの「外部ループ フィルタ」セクションにも記載されていますが、「Use Metrics」(メトリクスを使用) でのシミュレーションには含まれていません。

フィルタ次数を 3 次に、自動パラメータ戦略をジッタ最適化に変更し、最小高次容量を 1500pF に設定することで、VCO 位相ノイズが著しく劣化しないようにします。「Calculate Loop Filter」(ループ フィルタを計算) をクリックします。図 3-2 に示されているように、GUI はバックエンドで計算され、推奨結果でリフレッシュされます。

Copyright © 2026 Texas Instruments Incorporated




図 3-2. LMX2581 3 次ループ フィルタ シミュレーション

3.3 テスト検証

3.3.1 構成

位相ノイズとジッタの一般的な試験装置は、Agilent E5052 および R&S FSPW です。図 3-3 に、1GHz 未満の信号の差動出力位相ノイズを測定する場合の推奨方法を示します。

- 差動出力:同相ノイズを除去し、より大きな信号スイングを実現します。
- バラン:差動信号をシングルエンド出力に変換し、アナライザとインターフェイスします。
- AC 結合、またはいわゆる DC ブロッカ:機器に入力される DC 信号をブロックし、機器の損傷を防止します。RF 計測機器は DC を受け付けません。




図 3-3. 差動クロック テスト設定

しかし、1GHz より高い信号の場合、バランは必要ありません。シングルエンド測定で十分です。

Copyright © 2026 Texas Instruments Incorporated

3.3.2 テスト結果

図 3-4 に、不適切なループ フィルタを使用した位相ノイズ プロットの例を示します。3 次フィルタを使用し、推奨よりはるかに小さい 100pF のコンデンサを Vtune ピン C3 の近くに配置します。したがって、100kHz から 1MHz への位相ノイズは約 10dBc 増加し、これにより RMS ジッタ (12kHz ～ 20MHz) は 364fs になります。




図 3-4. C3 = 100pF の位相ノイズ プロット

位相検出器周波数が高く、チャージ ポンプのゲインが高いと、ジッタを低減できます。この関係は、TICS PRO の設定を調整することによって証明されています。ループ フィルタの部品は C2 = 47nF、R2 = 357Ω、C3 = 1.5nF です (C3 は Vtune ピンの近くにあるため、C1 は NC です)。表 3-1 に、各テストの結果の概要を示します。さらに、出力電力はレシーバに必要な出力スイングとスルーレートに基づいて選択する必要があるものの、出力電力もジッタ性能に影響を与えることが結果から示されています。

表 3-1.

テスト	ダブラ	Kpd/uA	出力電力	ジッタ/fs
1	2x	3100	25	137.4
2	1x	3100	25	188.7
3	2x	2500	25	151.1
4	2x	2100	25	168.6
5	2x	3100	30	137.7
6	2x	3100	20	139

Copyright © 2026 Texas Instruments Incorporated




図 3-5. TICS PRO LMX2581 の図

最適な組み合わせを見つけるために、C2 と C3 の異なる容量値も試みられています。簡略化するため、R2 は 357Ω に維持されています。PLL 設定はダブラ = 2x、Kpd = 3100uA、出力電力 = 25 です。位相ノイズ プロットと併せて、これらの結果は、VCO 位相ノイズはわずかに増加する可能性があるものの、より広い開ループ帯域幅 (より小さな C3) が VCO ノイズの抑制に役立つことを証明しています。

テスト	C2/nF	C3/nF	ジッタ/fs
1	47	3.3	159
2	47	2.2	147.8
3	47	1.5	137.4
4	15	1.5	143
5	68	1.5	138

Copyright © 2026 Texas Instruments Incorporated




図 3-6. 最適化されたループ フィルタによる位相ノイズ プロット

English Document: SDAA607
Copyright © 2026 Texas Instruments Incorporated

4 参考資料

1. テキサス インスツルメンツ、『LMX2581 VCO 内臓広帯域周波数シンセサイザ』データシート
2. テキサス インスツルメンツ、『LMX2581EVM ユーザー ガイド』
3. Dean Banerjee (2017)、PLL の性能、シミュレーション、設計。リビジョン C、ドキュメント番号：SNAA106、myTI™ アカウントを使用してリクエスト

Copyright © 2026 Texas Instruments Incorporated

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、 TI の販売条件 、 TI の総合的な品質ガイドライン 、 ti.com または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。 TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月