

Errata

MSPM0G351x、MSPM0G151x、MSPM0G351x-Q1、 MSPM0G3529-Q1 マイコン



概要

この文書では、機能仕様に対する既知の例外 (アドバイザリ) について説明します。

目次

エラッタに関する注記.....	2
1 機能アドバイザリ.....	2
2 プログラム済みのソフトウェア アドバイザリ.....	3
3 デバッグ専用のアドバイザリ.....	4
4 コンパイラ アドバイザリによって修正.....	4
5 デバイスの命名規則.....	4
5.1 デバイスの記号表記とリビジョンの識別.....	5
6 アドバイザリの説明.....	6
7 商標.....	35
8 改訂履歴.....	35

エラッタに関する注記

エラッタのリストおよび各項目を読む前に、以下の注意事項を確認してください:

- UART_ERR_02 は、このデバイスに影響を与えません

1 機能アドバイザリ

デバイスの動作、機能、パラメータに影響を与えるアドバイザリ。

✓ チェック マークは、指定されたリビジョンに問題が存在することを示します。

エラッタ番号	Rev A (プロトタイプ X マーク付き製品)	Rev C	Rev D
ADC_ERR_06	✓	✓	✓
ADC_ERR_10	✓	✓	
AES_ERR_01	✓	✓	✓
AES_ERR_02	✓	✓	✓
CPU_ERR_02	✓	✓	✓
CPU_ERR_03	✓	✓	✓
CPU_ERR_04	✓	✓	✓
DAC_ERR_01	✓	✓	✓
DMA_ERR_02	✓	✓	✓
FCC_ERR_01	✓	✓	✓
FLASH_ERR_01	✓	✓	✓
FLASH_ERR_03	✓	✓	✓
FLASH_ERR_04	✓	✓	✓
FLASH_ERR_05	✓	✓	✓
FLASH_ERR_08	✓	✓	✓
FLASH_ERR_09	✓	✓	✓
GPIO_ERR_04	✓	✓	✓
GPIO_ERR_06	✓	✓	✓
GPIO_ERR_08	✓	✓	✓
I2C_ERR_04	✓	✓	✓
I2C_ERR_05	✓	✓	✓
I2C_ERR_06	✓	✓	✓
I2C_ERR_07	✓	✓	✓
I2C_ERR_08	✓	✓	✓
I2C_ERR_09	✓	✓	✓
I2C_ERR_10	✓	✓	✓
I2C_ERR_13	✓	✓	✓
I2C_ERR_15	✓	✓	✓
KEYSTORE_ERR_01	✓	✓	✓
MATHACL_ERR_01	✓	✓	✓
MATHACL_ERR_02	✓	✓	✓
PMCU_ERR_09	✓	✓	✓
PMCU_ERR_10	✓		
PMCU_ERR_11	✓	✓	✓

エラッタ番号	Rev A (プロトタイプ X マーク付き製品)	Rev C	Rev D
PMCU_ERR_12	✓	✓	✓
RST_ERR_01	✓	✓	✓
RST_ERR_02	✓	✓	✓
RTC_ERR_01		✓	✓
SPI_ERR_02	✓	✓	✓
SPI_ERR_04	✓	✓	✓
SPI_ERR_05	✓	✓	✓
SPI_ERR_06	✓	✓	✓
SPI_ERR_07	✓	✓	✓
SPI_ERR_10	✓	✓	✓
SRAM_ERR_03	✓		
SYSCTL_ERR_01	✓	✓	✓
SYSCTL_ERR_02	✓	✓	✓
SYSCTL_ERR_03	✓	✓	✓
SYSCTL_ERR_04	✓	✓	✓
SYSCTL_ERR_05	✓	✓	✓
SYSCTL_ERR_06	✓	✓	✓
SYSOSC_ERR_01	✓	✓	✓
SYSOSC_ERR_02	✓	✓	✓
SYSOSC_ERR_04	✓	✓	✓
SYSOSC_ERR_05	✓	✓	✓
SYSOSC_ERR_06	✓	✓	✓
SYSOSC_ERR_07	✓	✓	✓
SYSPLL_ERR_01	✓	✓	
TIMER_ERR_04	✓	✓	✓
TIMER_ERR_06	✓	✓	✓
TIMER_ERR_07	✓	✓	✓
UART_ERR_01	✓	✓	✓
UART_ERR_02			
UART_ERR_04	✓	✓	✓
UART_ERR_05	✓	✓	✓
UART_ERR_06	✓	✓	✓
UART_ERR_07	✓	✓	✓
UART_ERR_08	✓	✓	✓
UART_ERR_10	✓	✓	✓
UART_ERR_11	✓	✓	✓
VREF_ERR_04	✓	✓	✓

2 プログラム済みのソフトウェア アドバイザリ

工場出荷時にプログラムされたソフトウェアに影響を及ぼすアドバイザリ。

✓チェックマークは、指定したリビジョンに問題が存在することを示します。

3 デバッグ専用のアドバイザリ

デバッグ動作のみに影響するアドバイザリ。

✓ チェック マークは、指定されたリビジョンに問題が存在することを示します。

エラッタ番号	リビジョン A、C、D
GPIO_ERR_03	✓

4 コンパイラ アドバイザリによって修正

コンパイラの回避方法により解決されるアドバイザリ。各アドバイザリについては、回避策が適用されている IDE およびコンパイラのバージョンを参照してください。

✓チェックマークは、指定したリビジョンに問題が存在することを示します。

5 デバイスの命名規則

製品開発サイクルの段階を示すため、TI はすべての MSP MCU デバイスの型番に接頭辞を割り当てています。MSP MCU 商用ファミリの各番号には、MSP、X のいずれかの接頭辞があります。MSP または XMS。これらの接頭辞は、製品開発の進展段階を表します。段階には、エンジニアリング プロトタイプ(XMS)から、完全認定済みの量産デバイス(MSP)までがあります。

XMS - 実験段階のデバイスであり、必ずしも最終製品の電氣的特性を表しているとは限りません

MSP — 完全に認定済みの量産版デバイス

サポートツールの名前付けプレフィックス:

X: 開発サポート製品。テキサス・インスツルメンツの社内認定試験はまだ完了していません。

null: 完全に認定済みの開発サポート製品です。

XMS デバイスと **MSPX** 開発サポート ツールは、以下の免責事項に基づいて出荷されます:

「開発中の製品は、社内での評価用です。」

MSP デバイスの特性は完全に明確化されており、デバイスの品質と信頼性が十分に示されています。TI の標準保証が適用されます。

プロトタイプ デバイス (**XMS**) は、標準の量産デバイスよりも故障率が高いことが予想されます。これらのデバイスは、予測される最終使用時の故障率が未定義であるため、テキサス・インスツルメンツはそれらのデバイスを量産システムで使用しないよう推奨しています。認定済みの量産デバイスのみを使用する必要があります。

TI デバイスの項目表記には、デバイス ファミリ名の接尾辞も含まれます。この接尾辞は、温度範囲、パッケージ タイプ、配布形式を示しています。

5.1 デバイスの記号表記とリビジョンの識別

次のパッケージ図はパッケージの記号表記の方法を示し、表 5-1 はデバイス リビジョンからバージョン ID へのマッピングを定義しています。




図 5-1. パッケージの記号表記

表 5-1. 表 5-1。ダイ リビジョン

リビジョンレター	バージョン (デバイスの工場出荷時定数メモリ内)
A	0
C	0
D	1

リビジョン文字は、製品のハードウェアの改訂版を示します。このドキュメントのアドバイザーには、リビジョン文字に基づいて、特定のバースに該当するかどうかマークされています。この文字は、デバイスのメモリに保存された整数にマップされ、アプリケーションソフトウェア または接続されたデバッグプローブによるリビジョンの検索に使用できます。

6 アドバイザリの説明

ADC_ERR_06

ADC モジュール

カテゴリ

機能

機能

ADC 出力コードが DNL/INL の仕様の劣化を招きます

説明

変換エラーが発生すると、ADC の入力電圧に対応する変化がないにもかかわらず、デジタル出力コード上に $\pm 64\text{LSB}$ の固定的なジャンプとしてそのエラーが現れます。

最悪のシナリオ (-40°C) では、12 ビットモードでのエラー率は 24M の変換サンプルあたり 1 です。
(VDD 電圧と使用されるリファレンス電圧はエラー率に影響を与えません)

回避方法

アプリケーションのニーズに応じて、最適な回避策は異なりますが、本ソフトウェアでは、以下の回避策を提案します。最適な回避方法の選択は、システム設計者の判断に委ねられます。

回避方法 1: ADC の結果がアプリケーションで設定されたスレッシュホールドを外れた場合 (ADC ウィンドウ コンパレータやソフトウェアによるスレッシュホールド判定を使用)、重要なシステム判断を行う前に、もう一度 ADC の結果を取得するか、次の変換結果を待つようにします

回避方法 2: 後処理時に、ADC 値の中央値または予測値からかけ離れた ADC 値を破棄します。期待値は、システム内で取得された実際のサンプルの平均に基づいて設定し、除外のためのスレッシュホールドは、測定されたシステム ノイズの大きさに基づいて決定する必要があります。

回避方法 3: 単一の誤変換結果の影響を最小限に抑えるために、ADC サンプルの平均化を使用します。

ADC_ERR_10

ADC モジュール

カテゴリ

機能

機能

PA15/PA18/PA22/PA21 がトグルしているときに ADCMEMRES スワップが発生します

説明

セットアップ条件:

- 1.ADC は反復シーケンスモードです。
- 2.ADC は任意のチャンネルシーケンスを使用してデータを読み取ることができます。
- 3.PA15/PA18/PA22/PA21 は、外部デバイスまたはマイコン自体 (例: PWM) によってトグルされています。

観察:

ソフトウェアが ADC 変換を開始すると、MEMRES データが入れ替わることがあります。つまり、MEMRES0 に格納されるべきデータは MEMRES1 に格納され、MEMRES1 のデータは MEMRES2 に格納され...というように続きます。反復モードでこのエラーが発生すると、最後の MEMRES が MEMRES0 に格納されます。

ADC_ERR_10 (続き) ADC モジュール

PA15/PA18/PA22/PA21 のトグル信号は ADC の変換クロックに影響を与える可能性があります。その結果、ADC は正しいチャンネルデータが入力される前に前回の結果を保存します。

回避方法

PA15/PA18/PA22/PA21 では高速スイッチング信号 (12kHz 以上) の使用を避けてください。

AES_ERR_01

AES モジュール

カテゴリ

機能

機能

AES Saved Context Ready 割り込みが予想どおりに生成されていません

説明

Saved Context Ready 割り込みが生成されていません。いずれかの AES レジスタに対してアクセス(読み取りまたは書き込み)が行われた場合に、割り込みが生成されます。

回避方法

ポーリングベースのメカニズムを使用して、割り込みをせず、CTRL レジスタの保存済みコンテキストレディのステータスビットを確認します。

AES_ERR_02

AES モジュール

カテゴリ

機能

機能

SYSPLL を使用する場合、AES は DMA と連携して動作しません

説明

MCLK の供給源が SYSPLL であり、かつ MCLK != ULPCLK の場合、AES を使用した DMA 操作は完了しません

回避方法

この構成では、AES で DMA トリガ サポートを使用する回避方法はありません。ただし、MCLK の供給源が SYSPLL である場合でも、ソフトウェアトリガを使用して AES への DMA 転送を開始することは可能です。また、CPU と割り込みを使用して AES を使用することも可能です。

CPU_ERR_02

CPU モジュール

カテゴリ

機能

機能

CPUSS のプリフェッチ / キャッシュ無効化に関する制限

説明

保留中のフラッシュ メモリへのアクセスがある場合、CPU プリフェッチ / キャッシュの無効化は反映されません。

CPU_ERR_02 (続き) CPU モジュール

回避方法

キャッシュとプリフェッチャを無効にして (順序は問いません)、SYSTCL のシャットダウン メモリ (SHUTDNSTORE) へのメモリ アクセスを発行します (詳細については、デバイス TRM の SHUTDNSTORE レジスタを確認してください)。

メモリ アクセスが完了すると、プリフェッチャ / キャッシュは無効になります。

例:

```
CPUSS->CTL = (CPUSS_CTL_PREFETCH_DISABLE |
CPUSS_CTL_ICACHE_DISABLE); // 命令キャッシュとプリフェッチを無効化します
DL_SYSTCL_setShutdownStorageByte(DL_SYSTCL_SHUTDOWN_STORAGE_BYTE_X
, data) // SHUTDOWN メモリにバイトを保存します
```

CPU_ERR_03

CPU モジュール

カテゴリ

機能

機能

低電力モードへの遷移時に、プリフェッチャが誤った命令を読み取る可能性がある

説明

低電力モードへ遷移する際に保留中のプリフェッチがある場合、プリフェッチャが誤って正しくないデータ (すべて 0) をフェッチする可能性があります。デバイスがウェイクアップした際、もしプリフェッチャおよびキャッシュが ISR コードによって上書きされない場合、フラッシュから実行されるメイン コードが破損する可能性があります。たとえば、ISR が SRAM 内にある場合、フラッシュからプリフェッチされた誤ったデータは上書きされません。ISR から復帰する際に、プリフェッチャ内の破損したデータが CPU によってフェッチされ、誤った命令が実行されるおそれがあります。ハードウェア イベント ウェイクアップは、デバイスをウェイクアップするがプリフェッチャをフラッシュしないプロセスのもう 1 つの例です。

回避方法

低電力モードに入る前にプリフェッチャを無効にします。

例:

```
CPUSS->CTL &= 0x6; // プリフェッチャを無効化、その他の設定は維持
SYSTCL.SOCLOCK.SHUTDNSTORE0 // SHUTDOWN メモリから読み出し
__WFI(); // または __WFE(); この関数は低電力モードへの遷移を呼び出す
CPUSS->CTL |= 0x1; // プリフェッチャを有効化
```

CPU_ERR_04

CPU モジュール

カテゴリ

機能

機能

キャッシュが、ハード フォルトの原因となった FLASH 内のアドレスから正しいデータを返しませんが、

説明

デバイスが FLASH アドレスからハード フォルトを引き起こした後、デバイスがハードフォルトから復旧し、(その FLASH アドレスのデータを格納している) キャッシュから情報を取得しようとする、戻り値がゼロになります。

さらに、同じ FLASH アドレスにアクセスすると、新しいハード フォルトはトリガされません。

CPU_ERR_04 (続き) CPU モジュール

回避方法

CPUSS.CTL.ICACHE ビットを変更して、キャッシュを無効化してから再度有効化します。

例:

CPUSS->CTL &= ~(CPUSS_CTL_ICACHE_ENABLE); // 命令キャッシュを無効化します

CPUSS->CTL |= CPUSS_CTL_ICACHE_ENABLE; // 命令キャッシュを有効化します

DAC_ERR_01

DAC モジュール

カテゴリ

機能

機能

DMA と DAC が異なる周波数で動作している場合、DMADONE 割り込みは生成されません

説明

DMA と DAC の周波数が異なる場合、DAC は DMADONE 割り込みステータスを適切にキャプチャしません。その結果、DAC.RIS、DAC.MIS、DAC.IIDX レジスタは更新されません。

DMA はクロックソースとして MCLK を使用し、DAC は ULPCLK をクロックソースとして使用します。ULPCLK が MCLK と等しくない場合、この正誤表が発生します。

回避方法

回避方法 1:

MCLK が ULPCLK と等しくない場合は、DMA と DAC を使用しないでください。

回避方法 2:

DMASZ.SIZE レジスタをポーリングして、すべての DMA 転送が完了したかどうかを確認します。

DMASZ.SIZE が 0 の場合は、DMA が完了します。

DMA_ERR_02

DMA モジュール

カテゴリ

機能

機能

64 ビット ~ 128 ビットと 128 ~ 64 ビットの DMA 混在バイト転送が機能しません

説明

DMA 転送において、送信元の幅が 128 ビットで転送先の幅が 64 ビット、または送信元の幅が 64 ビットで転送先の幅が 128 ビットで実行する場合、転送は正しく完了しません。

回避方法

回避方法はありません。幅が一致する転送のみを使用してください (64 ビットから 64 ビット、または 128 ビットから 128 ビット)。

FCC_ERR_01

FCC_ERR_01 モジュール

カテゴリ

機能

機能

BUSCLK が LFCLK から供給されている場合、FCC が誤って動作する

FCC_ERR_01 (続き) *FLASH* モジュール

説明

BUSCLK が LFCLK から供給される場合、FCC は期待どおりに動作しません。FCC 完了信号がアサートされないか、または誤った FCC 値が報告されます。

回避方法

回避方法はありません。

FLASH_ERR_01 *FLASH* モジュール

カテゴリ

機能

機能

FACTORY 領域にアクセスすると、フラッシュのウェイト状態が 2 のハードフォルトが発生します。

説明

フラッシュのウェイト状態が 2 に設定されているときに FACTORY 領域にアクセスすると、ハードフォルトがトリガされます。MCLK が 32MHz を超える値に設定されている場合、フラッシュのウェイト状態は 2 に設定する必要があります。

回避方法

FACTORY 領域にアクセスするには、MCLK を低い周波数に設定し、フラッシュのウェイト状態を 0 または 1 に設定してください。フラッシュのウェイト状態が 2 未満のときに、工場出荷領域にアクセスします (MCLK は 32MHz 以下とします)。実行時にアプリケーションがこれらの値にアクセスする必要がある場合は、SRAM、MAIN フラッシュ、または DATA フラッシュにデータをキャッシュしてください。標準値は、温度センサの較正值です。

FLASH_ERR_03 *FLASH* モジュール

カテゴリ

機能

機能

2 待機状態のフラッシュ アクセスの直後に無効なブートコード領域へのアクセスが行われると、次のフラッシュ アクセスでも違反が発生する可能性があります

説明

2 待機状態が設定されている状態で、フラッシュ アクセスの直後に BOOTCODE 領域へのアクセスを行うと、その次のフラッシュ アクセスでも違反が発生する可能性があります。

回避方法

ブートフェーズ終了後は、ブートコード領域へのアクセスを行わないでください。そうしない場合、ブートコード違反の後に正しいフラッシュ アクセスを行うまでに、少なくとも 4 クロック サイクルの間隔を空ける必要があります。

FLASH_ERR_04 *FLASH* モジュール

カテゴリ

機能

機能

エラーがメイン フラッシュ領域以外で発生した場合、SYSCTL_DEDERRADDR には誤ったアドレスが報告されます。

FLASH_ERR_04

(続き)

FLASH モジュール

説明

回避方法

SysCtl_DEDERRADDR の戻りアドレスで 0x00Cxxxx が返る場合は、0x41000000 で OR 演算を実行して、NONMAIN または工場出荷時領域の復帰アドレスに適切なアドレスを取得します。たとえば、SYSCTL_DEDERRADDR = 0x00C4013C の場合、実際のアドレスは 0x41C4013C となります。

SYSCTL_DEDERRADDR の復帰アドレスが 0x00Dxxxx を返した場合、Databank の正しい復帰アドレスを得るために、0x41000000 との OR 演算を行います。たとえば、SYSCTL_DEDERRADDR = 0x00D0012A の場合、実際のアドレスは 0x00D0012A となります。

FLASH_ERR_05

FLASH モジュール

カテゴリ

機能

機能

DEDERRADDR に誤ったリセット値が設定される可能性があります

説明

SYSCTL -> DEDERRADDR のリセット値では、正しい 0x00000000 のかわりに 0x00C4013C が返されることがあります。エラーが発生している場所はファクトリトリム領域であり、故障を示すものではありません。そのため、この値は無視して問題ありません。デバイスに NONMAIN をプログラムされると、リセット値が変化する傾向があります。

回避方法

0x00C4013C を別のリセット値として受け入れ、ブートからのデフォルト値を 0x00000000 または 0x00C4013C にすることができます。戻り値はデバイス上の MAIN フラッシュの範囲外であるため、実際のフラッシュ DED ステータスから返された可能性はありません。

FLASH_ERR_08

FLASH モジュール

カテゴリ

機能

機能

通常の無効なメモリ領域に対してハード フォルトは生成されません

説明

不正なメモリ アドレス空間へのアクセス中は、以下に示すようにハード フォルトは生成されません。1. 0x010053FF ~ 0x20000000 2. 0x40BFFFFFF ~ 0x41C00000 3. 0x41C007FF ~ 0x41C40000

回避方法

番号

FLASH_ERR_09

FLASH モジュール

カテゴリ

機能

FLASH_ERR_09

(続き)

FLASH モジュール

機能

特定のフラッシュ スワップ ポリシー下では、bank1 の消去時に、BANK1 の静的書き込み保護は機能しません

説明

デバイスのフラッシュ メモリが最大容量のデバイスでない場合 (例:MSPM0L111x ファミリーには、MSPM0L1117 と MSPM0L1116 として 2 つの異なるデバイスがありますが、MSPM0L1116 にのみこの問題があります)、以下の条件で bank1 が予期せず消去されるという問題があります: 失敗ケース 1: BANK1 の静的書き込み保護が有効、フラッシュ スワップ ポリシーが無効、SECCFG_Reg.FLBANKSWP レジスタの USEUPPER ビットが 0 または 1 の場合、バンク消去コマンドで BANK1 が予期せず消去されます。失敗ケース 2: BANK1 の静的書き込み保護が有効、フラッシュ スワップ ポリシーが有効、SECCFG_Reg.FLBANKSWP レジスタの USEUPPER ビットが 0 の場合、バンク消去コマンドで BANK1 が予期せず消去されます。

回避方法

1.Bank1 にはバンク消去の代わりにセクタ消去を使用します。または 2.同じデバイス ファミリー内で最大容量のフラッシュ デバイスを使用します。

GPIO_ERR_03

GPIO モジュール

カテゴリ

機能

機能

デバッガで GPIO EVENT0 IIDX を読み取ると、割り込みがクリアされます。

説明

GPIO の EVENT0 の IIDX をデバッガで読み取ると、CPU による読み取りと見なされ、割り込みがクリアされます。

回避方法

デバッグ中、event0 の IIDX は、ソフトウェアで RIS を読み取ることで確認できます。

GPIO_ERR_04

GPIO モジュール

カテゴリ

機能

機能

グローバル ファストウエイの設定により、PAD データが DIN レジスタに入力されません。

説明

CTL レジスタのファストウエイのみのビットを設定し、実行モードでデータを PAD に強制的に入力しても、PAD のデータは DIN レジスタに反映されません。これは、CTL レジスタの設定により、PAD から DIN レジスタへのデータの流れが阻止されるためです。

回避方法

PAD のデータが DIN レジスタに入力されることが予想される場合は、GPIO ファストウエイのみの機能を使用しないでください。

GPIO_ERR_06

GPIO モジュール

カテゴリ

機能

機能

システム内で DMA 同時アクセスが発生すると、GPIO DOUT、DOUTSET、および DOUTCLR への CPU 書き込みアクセスが無視される場合があります。

説明

GPIO DMAMASK は、DOUT MMR 内の DMA が変更できるレジスタビットを制御します。実装の誤りにより、システム内で DMA 同時アクセスが発生すると、GPIO DOUT、DOUTSET、DOUTCLR への CPU アクセスにも DMAMASK が適用されます。その結果、DMAMASK = 1 を設定して DMA に割り当てられたレジスタビットは、CPU によって設定されない可能性があります。

回避方法

- 1.CPU と DMA からアクセスする必要のある GPIO を分離してください。DMAMASK を使用して、DMA に割り当てる GPIO と、CPU 用に定義する GPIO を定義します。CPU から DMA に割り当てられたビットにアクセスしないでください。
- 2.CPU と DMA で同じ GPIO へ同時にアクセスする必要がある場合、CPU が GPIO にアクセスする前に DMAMASK をクリアする必要があります。疑似コード例:
I. DL_GPIO_disableDMAAccess(GPIO_REG, SELECTED_PINS); // 特定の GPIO レジスタからのピングループに対する DMA アクセスを無効にする
II./* GPIO の DOUT、DOUTSET、および / または DOUTCLR レジスタの変更を実装する */
III.DL_GPIO_enableDMAAccess(GPIO_REG, SELECTED_PINS); // 特定の GPIO レジスタからのピングループに対する DMA アクセスを有効にする

GPIO_ERR_08

GPIO モジュール

カテゴリ

機能

機能

GPIO は、デバイスが低消費電力モードにある場合、(設定状態に関係なく) 高速ウェークアップをトリガできます

説明

デバイスが低消費電力モードに入っている場合、GPIO FASTWAKE レジスタの設定やピンの設定に関係なく、GPIO は高速ウェークアップを検出できます。このエラーが適用される 2 つのケースは次のとおりです:

ケース 1:GPIO FASTWAKE レジスタを介してピン個別の高速ウェーク (例:PA2) が有効になっている場合、設定されている機能の状態に関係なく、そのピンでの任意のトグルによって高速ウェークが生成されます。

ケース 2:任意のピンで通信ペリフェラルを使用している場合、ペリフェラルによってフィルタリングされるライン上のグリッチが、高速ウェークアップをトリガする可能性があります。

回避方法

ケース 1:特定のピン (PA2 など) で GPIO FASTWAKE ビットをイネーブルにしないでください。

例:

DL_GPIO_disableFastWakePins (GPIOA, DL_GPIO_PIN_2);// PA2 の GPIO FASTWAKE を無効化
ケース 2:どのピンについても、グローバル高速ウェークをイネーブルにしないでください。例:

DL_GPIO_disableGlobalFastWake(GPIO_X); // グローバル高速ウェークアップを無効化 一般

GPIO_ERR_08 (続き)

GPIO モジュール

的な回避方法として、SYSCTL 内の SYSOSCCFG レジスタにある BLOCKASYNCALL を設定し、非同期の高速クロック要求を無効にします。例：
 SYSCTL->SOCLOCK.SYSOSCCFG |=
 SYSCTL_SYSOSCCFG_BLOCKASYNCALL_MASK;

I2C_ERR_04

I2C モジュール

カテゴリ

機能

機能

SCL が Low で SDA が High の状態では、ターゲット I2C はストレッチを解除できません。

概要

- 1: SCL ラインを接地して解放し、デバイスは無制限に SCL を Low にプルします。
- 2: ポストクロックストレッチ、タイムアウト、解放。ライン上に別のクロック Low がある場合、本デバイスは無期限に SCL を Low にプルします。

回避方法

I2C ターゲットアプリケーションで、非同期高速クロック要求を使用した低電力モードでのデータ受信が不要な場合は、SWUEN をデフォルトで無効にすることを推奨します (リセット時や電源サイクル時を含む)。この場合、バグの説明 1 と 2 は発生しません。

I2C ターゲットアプリケーションで、非同期高速クロック要求を使用した低電力モードでのデータ受信が必要な場合は、低電力モードへ移行する直前に SWUEN を有効にし、復帰後に SWUEN をクリアします。このシナリオでも、I2C ターゲットが低消費電力のときにバグ説明 1 および 2 が発生するおそれがあります。バス上の他のデバイスによって連続的なクロックストレッチングまたはタイムアウトが発生すると、SCL ラインが無期限にストレッチされます。この状況から回復するには、I2C ターゲットデバイスで Low タイムアウト割り込みを有効にし、低タイムアウト ISR 内で I2C モジュールをリセットして再初期化します。

I2C_ERR_05

I2C モジュール

カテゴリ

機能

機能

進行中のトランザクション中に ACTIVE ビットをトグルすると、I2C SDA が 0 に固定化されるおそれがあります

概要

進行中の転送中にアクティブビットがトグルされると、ステートマシンはリセットされます。ただし、コントローラによって駆動される SDA と SCL 出力はリセットされません。SDA が 0 の状態でコントローラが IDLE 状態に遷移すると、コントローラは IDLE 状態から先へ進めず、SDA の値も更新できなくなります。ターゲットの BUSUSY がセットされ (アクティブビットのトグルによってライン上で開始が検出されます)、BUSY はクリアされません。これは、コントローラが停止を駆動してクリアできないためです。

回避方法

進行中のトランザクション中は、ACTIVE ビットをトグルしないでください。

I2C_ERR_06	I2C モジュール
カテゴリ	機能
機能	SMBus の High タイムアウト機能は、I2C クロックが 24 kHz 未満になると動作しません
説明	SMBus の High タイムアウト機能は、I2C クロックレートが 24 kHz 未満 (20 kHz、10 kHz など) では正常に動作しません。SMBus 仕様から、アクティブトランザクション中の SCL High 時間の上限は 50µs です。開始 MMR ビットの書き込みから SCL Low までに要する合計時間は 60µs で、50µs 以上です。タイムアウトイベントのトリガがかかりされ、転送開始時にトランザクションを完了することなく I2C コントローラが IDLE に移行できます。以下は詳細な説明です。SCL が 20 kHz に構成されている場合、SCL の Low 期間と High 期間はそれぞれ 30 µs および 20 µs です。まず、High タイムアウトカウンタでデクリメントが開始し、同時に MMR ビットの書き込みが開始します。その後、START MMR ビットの書き込みから SDA が Low (スタート条件) になるまでに、1 SCL Low 期間 (30 µs) かかります。次に、SDA が Low (スタート条件) になってから SCL が Low になる (データ転送が開始) までにさらに別の SCL Low 期間 (30µs) がかかり、この時点で High タイムアウトカウンタが停止します。合計で、カウンターの開始から終了まで 60µs かかります。ただし、高タイムアウトカウンタには上限 (50µs) により、I2C トランザクションは問題なく正常に動作しますが、タイムアウトイベントがトリガされます。
回避方法	I2C クロックが 24KHz 未満の場合は、SMBus 高タイムアウト機能を使用しないでください。
I2C_ERR_07	I2C モジュール
カテゴリ	機能
機能	コントローラの制御レジスタへの連続書き込みを行うと、I2C 通信が開始されない可能性があります。
説明	連続 CTR レジスタへの書き込みでは、次の CTR .START によって正しく開始条件が発生しません。
回避方法	CTR.START を含むすべての CTR ビットを 1 回の書き込みで書き込むか、CTR 書き込みと CTR.START 書き込みの間に 1 クロック サイクル待機します。
I2C_ERR_08	I2C モジュール
カテゴリ	機能
機能	RXDONE 割り込みの直後に FIFO を読み出すと、誤ったデータが取得されます
概要	RXDONE 割り込みが発生したとき、FIFO は最新のデータに対して常に更新されるとは限りません。

I2C_ERR_08 (続き) I2C モジュール

回避方法

最新のデータが FIFO に確実に反映されるように、2 つの I2C クロックサイクル分待機してください。I2C CLK は、I2C レジスタの CLKSEL レジスタに基づいています。

I2C_ERR_09 I2C モジュール

カテゴリ

機能

機能

I2C を低速で動作させている場合、割り込みサービスルーチン (ISR) 内での読み取り時に、開始アドレス一致ステータスがタイミング的に更新されていない可能性があります。

説明

I2C 速度が 100kHz 未満で動作している場合、ADDRMATCH ビット (TSR レジスタのアドレス一致) が割り込みによる読み取りに間に合うように設定されない可能性があります。

回避方法

I2C で 100kHz 未満で実行している場合は、ADDRMATCH ビットを読み取る前に少なくとも 1 つの I2C CLK サイクルを待機します。

I2C_ERR_10 I2C モジュール

カテゴリ

機能

機能

低消費電力に移行しないよう、I2C ビジーステータスは有効になっています

概要

I2C ターゲットモードでは、STOP ビットがない場合、トランザクションの後、I2C ビジーステータスは High のままです。

回避方法

STOP ビットを送信するように I2C コントローラをプログラムします。最後のバイトに対して NACK を送信しないでください。すべての I2C 転送は STOP 条件で終了し、適切な BUSY ステータスと非同期クロック要求の動作を維持してください (低消費電力モードへの再移行に備えるため)。

I2C_ERR_13 I2C モジュール

カテゴリ

機能

機能

I2C BUSY ビットをポーリングしても、コントローラの転送が完了したことが保証されない場合があります。

説明

I2C コントローラ転送を開始するために CCTR.BURSTRUN ビットを設定した後、BUSY ステータスがアサートされるまでに約 3 回の I2C 機能クロックサイクルがかかります。CCTR.BURSTRUN を設定した後すぐに転送完了を待つために BUSY ビットのポーリングを使用すると、BUSY ステータスが設定される前にチェックされる可能性があります。この問題は、CLKDIV 値が高い場合 (I2C 機能クロックが遅くなる)、またはコンパイラの最適化レベルが高い場合に発生する可能性が高くなります。

I2C_ERR_13 (続き) I2C モジュール

回避方法

BUSY ステータスをポーリングする前にソフトウェア遅延を追加してください。ソフトウェア遅延 = $3 \times \text{CPU CLK} / \text{I2C 機能クロック} = 3 \times \text{CPU CLK} / (\text{CLKSEL} / \text{CLKDIV})$ 。例えば、クロック分周器 (CLKDIV) が 8、クロックソース (MFCLK) が 4 MHz、CPU CLK が 32 MHz の場合、ソフトウェア遅延 = $3 \times 32 \text{ MHz} / (4 \text{ MHz} / 8) = 192 \text{ CPU サイクル}$

I2C_ERR_15 I2C モジュール

カテゴリ

機能

機能

I2C SDA のグリッチにより、低消費電力モードで I2C ペリフェラルがアクティブ状態になる

説明

I2C SDA 上の 4 μ s 以内のグリッチにより、低消費電力モード (STOP/STANDBY) で I2C ペリフェラルがアクティブ ステータスに切り替わり、低消費電力モードに戻らなくなります。

回避方法

1.I2C バスの容量を増やします。ただし、合計が I2C 規格で許容される値を超えないようにしてください。2.I2C バスの電圧を上昇させます。3.I2C ラインをノイズ発生源から離します。4.I2C ペリフェラルのステータスを確認するために、デバイスを定期的にウェークアップし、I2C ペリフェラルのステータスが IDLE ステータスでない場合は、I2C をリセットして再度初期化します。

KEYSTORE_ERR_01 キーストアモジュール

カテゴリ

機能

機能

STATUS.STAT の値は、キーアクセスがない場合、0 または 1 になります。

説明

STATUS.STAT のリセット値は 1 で、以下の条件で 0 になります。1.リセット後、レジスタウィンドウを介したデバッガアクセスは 0x00 を返します。2.リセット後、最初の CPU 読み取りは 0x01 を返し、その後の CPU 読み取りは 0x00 を返します。3)リセット後、最初に他の キーストアレジスタを読み取り、次に STATUS.STAT を読み取ると、0x00 が返されます。

回避方法

STATUS.STAT=0x0 は「エラーなし」を意味します。スロットが有効かどうか (キーが存在するかどうか) を確認するには、STATUS.VALID を確認してください。

MATHACL_ERR_01 MATHACL モジュール

カテゴリ

機能

機能

MATHACL ステータスエラービットはクリアされません

MATHACL_ERR_0

1 (続き)

MATHACL モジュール

概要

mathacl によってステータスエラーが生成された場合 (例: 0 で除算)、STATUS レジスタがクリアされません。

回避方法

ペリフェラルをリセットして、STATUS ビットをクリアします。

MATHACL_ERR_0

2

MATHACL モジュール

カテゴリ

機能

機能

MATHACL で COS(-180)を実行すると-1 ではなく 1 が返され、SIN(-90)でも-1 の代わりに 1 が返されます

概要

COS(-180)または SIN(-90)を実行すると、MATHACL は-1 ではなく 1 を返します

回避方法

回避策はありません。ソフトウェアで結果をネガティブに補正してください。

PMCU_ERR_09

PMCU モジュール

カテゴリ

機能

機能

LFOSCGOOD アサート後に NRST がデアサートされると、POR イベントの後に誤った RSTCAUSE 値が発生します

説明

POR イベント時に、内部コア電圧 (VCORE) が安定したレベルに達すると、内部低周波数発振器 (LFOSC) が有効になります。LFOSCGOOD 信号は、VCORE が安定状態に達してから 250µs (最小) から 1.5ms (最大) の範囲内で High にアサートされます。LFOSCGOOD の立ち上がりエッジ後に NRST ピンがデアサート (Low から High に遷移) されると、RSTCAUSE レジスタは予測される値ではなく 0xC に誤って更新されます。

問題が発生する可能性のある条件:

1. パワーアップ イベント: LFOSCGOOD 信号のアサートより後に NRST がデアサートされると、RSTCAUSE が 0x1 ではなく 0xC に誤って更新されます
2. IWDTPOR イベント: LFOSCGOOD 信号がアサートされた後に NRST Low パルスが印加されて解除されると、RSTCAUSE が 0x2 ではなく 0xC に誤って更新されます
3. NRST が 1 秒を超えて Low に保持: RSTCAUSE が 0x2 ではなく 0xC に誤って更新されます
4. ソフトウェアトリガ POR: LFOSCGOOD 信号がアサートされた後に NRST Low パルスが印加されて解除されると、RSTCAUSE が 0x3 ではなく 0xC に誤って更新されます

回避方法

1. パワーアップ イベントの場合、RC フィルタには十分小さなプルアップ抵抗を使用して、LFOSCGOOD の最小アサート時間 (250µs) よりも少なくとも 50µs 前に、NRST 信号が VDD の 90% まで確実に立ち上がるようにします。これにより、NRST デアサートエッジが

PMCU_ERR_09 (続き)

PMCU モジュール

LFOSCGOOD のアサート ウィンドウから十分に離れるようにします。NRST 回路に 1kΩ の抵抗と 10nF のコンデンサを配置した構成が、準拠していることが確認されています。

2.リセット原因の識別が必要な場合は、使用可能な SHUTDOWN メモリ レジスタ (SHUTDNSTOREx) の 1 つを使用して、RSTCAUSE の読み取り直後にゼロでない値を保存します。RSTCAUSE が 0xC を返す場合、SHUTDNSTOREx データがクリアされると POR が発生し、SHUTDNSTOREx データが維持されると BOR が発生します。

PMCU_ERR_10

PMCU モジュール

カテゴリ

機能

機能

特定の動作条件下では、VBOOST により大きな遅延が発生する可能性があります

概要

アナログマルチプレクサの VBOOST は、VDD < 1.8V で大きな遅延が発生しました。このため、HFXT、COMP、SYSOSC (FCL-EXTERNAL R)、OPA、GPAMP などのその他のモジュールのセトリングタイムが遅延します。

回避方法

VDD を 1.8V 以上に維持し、GENCLKCFG[23:22] = 0x2 を設定して、VBOOST を ONALWAYS モードで使用します。

PMCU_ERR_11

PMCU モジュール

カテゴリ

機能

機能

NRST < 1 のパルスにより、シャットダウンモードで誤った rstcause が発生

概要

次の条件下で rstcause の値が正しくありません。予想される rstcause は 0x05 です。
(i) デバイスをシャットダウンモードに構成済み
(ii) WFI() を呼び出し
(iii) デバイスをシャットダウンモードから復帰させるために NRST < 1 秒のパルスを与えます

回避方法

回避方法はあります。

PMCU_ERR_12

PMCU モジュール

カテゴリ

機能

機能

BOR コールドブート仕様違反

概要

BOR コールドブート仕様に違反するおそれがあり、最大仕様は 1.65V です。

PMCU_ERR_12 (続 き)

PMCU モジュール

回避方法

回避策はありません。デバイスをコールドブートする際は、1.65V 以上の電圧で動作させてください。

RST_ERR_01

RST モジュール

カテゴリ

機能

機能

LFXT または LFCLK_IN が失われた後に、NRST 解除エッジが LFOSCGOOD の立ち上がりエッジと一致すると、デバイスはリセット状態のままとなります。

説明

特定のコーナー ケースで、NRST 信号の解除エッジ (Low から High への遷移) が LFOSCGOOD の立ち上がりエッジと一致した場合、デバイスは NRST のデアサートを検出できず、無制限にリセット状態にとどまります。問題が発生する可能性のある条件: LFCLK ソースが LFCLK_IN または LFXT から LFOSC に切り替わると、LFOSC は再度有効になり、再有効イベントから 250μs (最小) から 1.5ms (最大) 以内に LFOSCGOOD のステータスが High にアサートされます。NRST Low パルスが、その解除エッジ (Low から High への遷移) が 50ns のウィンドウ内で LFOSCGOOD の立ち上がりエッジと一致するように印加された場合、NRST デアサートは検出されず、デバイスはリセット状態のままとなります。

回避方法

この問題を回避するため、NRST Low パルス幅を 2ms より長く維持してください。

RST_ERR_02

RST モジュール

カテゴリ

機能

機能

NRST デアサートが最初の LFOSCGOOD アサートと一致した場合、デバイスは起動に失敗する可能性があります。

説明

起動イベント中、内部コア電圧 (VCORE) が安定したレベルに達すると、内部低周波数発振器 (LFOSC) が有効になります。LFOSCGOOD 信号は、VCORE が安定状態に達してから 250μs (最小) から 1.5ms (最大) の範囲内で High にアサートされます。VDD の VBOR+ スレッシュホールドは、VCORE が安定したときのリファレンス ポイントとして使用できます。NRST のデアサート (Low から High への遷移) が 200ns ウィンドウ内に LFOSCGOOD の立ち上がりエッジと一致した場合、NRST デアサートは検出されず、デバイスはリセット状態のままとなり、スタートアップシーケンスのブートフェーズを終了できません。NRST デアサートタイミングは、VDD の立ち上がり速度と、NRST 回路上の外部抵抗およびコンデンサ (RC) ネットワークの両方によって制御されるため、実際にはこの状態をトリガできます。この現象が発生しやすいことが知られている構成例として、NRST 回路上に 47k の抵抗と 10nF のコンデンサが含まれている場合が挙げられます。

回避方法

回避方法 1: RC フィルタには十分小さなプルアップ抵抗を使用して、LFOSCGOOD の最小アサート時間 (250μs) よりも少なくとも 50μs 前に、NRST 信号が VDD の 90% まで確実に立ち上がるようにします。これにより、NRST デアサートエッジが LFOSCGOOD のアサートウィンドウから十分に離れるようにします。NRST 回路上に 1kΩ の抵抗と 10nF のコンデンサを配置した構成

RST_ERR_02 (続き) RST モジュール

が、準拠していることが確認されています。Workaround2: 外部リセット コントローラを採用し、VDD 立ち上がりの開始から少なくとも 2.0ms 間、NRST をロジック Low レベルに保持します。これにより、LFOSCGOOD の最大アサート時間 (1.5ms) 後に NRST デアサートが発生することが保証されます。

RTC_ERR_01 RTC モジュール

カテゴリ

機能

機能

一部の RTC 割り込みは、STANDBY1 では使用できません

概要

STANDBY1 のとき合、RTCRDY 割り込みと RTC_PRESCALER1 割り込みではデバイスをウェークアップできません。

回避方法

RTC で STANDBY1 からデバイスをウェークアップするときは、RTC_ALARM や RTC_PRESCALER0 などの利用可能な他の割り込みを使用します。

SPI_ERR_02 SPI モジュール

カテゴリ

機能

機能

低消費電力モード (LPM) からウェークアップした後の、SPI クロックとデータバイトの欠落

概要

デバイスが低消費電力状態からウェークアップした後、SPI モジュールは、送信された最初のバイトの最初の数クロックサイクルおよびデータビットを適切に伝搬できません。

回避方法

ウェークアップ後の SPI データの整合性を維持するには、LPM を開始および終了するときに次のシーケンスを使用します:

1. SPI モジュールを無効にする
2. 割り込み (WFI) を待機する- LPM に入る
3. LPM からのウェイクアップ (任意のソース)。
4. SPI モジュールを有効にする。

SPI_ERR_04 SPI モジュール

カテゴリ

機能

機能

SPI ペリフェラルが受信モードのみの場合、各フレーム受信後の IDLE/BUSY ステータスグル。

SPI_ERR_04 (続き) SPI モジュール

概要

SPI ペリフェラルが受信モードのみの場合、SPI がデータを連続的に受信している間に、各フレーム受信の後で、IDLE 割り込みおよび BUSY ステータスがトグルされます (SPI_PHASE = 1)。ここでは、ペリフェラルの TXFIFO にロードされるデータはなく、TXFIFO は空です。

回避方法

SPI ペリフェラルのみの受信モードを使用しないでください。SPI ペリフェラルを送受信モードに設定します。TX FIFO のデータを SPI 用に設定する必要はありません。

SPI_ERR_05

SPI モジュール

カテゴリ

機能

機能

SPI ペリフェラルの受信タイムアウト割り込みは、RXFIFO のデータの有無にかかわらず発生します

概要

SPI タイムアウト割り込みを使用すると、最終的な SPI CLK を受信した後でも RXTIMEOUT でデクリメントが継続するため、誤った RXTIMEOUT が発生するおそれがあります。

回避方法

最後のパケットを受信した後は、RXTIMEOUT を無効にします (これは ISR 内で実行可能です)。その後、SPI 通信が再開されるときに、RXTIMEOUT を再度有効にしてください。

SPI_ERR_06

SPI モジュール

カテゴリ

機能

機能

デバッグ HALT がアサートされている場合、IDLE/BUSY ステータスは SPI IP の正しい状態を反映しません

概要

IDLE/BUSY は HALT とは無関係で、RXFIFO/TXFIFO の書き込み/読み取りストロブのみをゲーティングします。つまり、コントローラがデータ送信中であっても、そのデータが FIFO にラッチされていない状態で BUSY ステータスが設定されてしまいます。POCI 回線は、停止中に以前に送信されたデータを回線上で送信します

回避方法

SPI IP が停止しているときは、IDLE/BUSY ステータスを使用しないでください。

SPI_ERR_07

SPI モジュール

カテゴリ

機能

機能

SPI ペリフェラルで TXFIFO への読み取り / 書き込みが同時に発生した場合、SPI アンダーフロー イベントは生成しない場合があります。

SPI_ERR_07 (続き) SPI モジュール

説明

SPI.CTL0.SPH = 0 であり、本デバイスが SPI ペリフェラルとして構成されている場合。

SPI コントローラからの読み取り要求がある間に TXFIFO への書き込みが発生した場合、読み取り / 書き込み要求が同時に発生するため、アンダー フロー イベントが生成されない可能性があります。

回避方法

SPI コントローラによるデバイスのアドレス指定中、TXFIFO が確実に空でないようにします。これは、同じ TXFIFO アドレスへの書き込みと読み取りを避けるために、データを事前ロードすることで実現できます。あるいは、CRC のようなデータチェック戦略を使用してパケットが確実に正しく送信されるようにし、CRC が一致しない場合にデータを再送信することもできます。

SPI_ERR_10

SPI モジュール

カテゴリ

機能

機能

DMA は、最新の SPI トリガ カウントをサンプリングしていません

説明

受信タイムアウト (RTOUT) イベントで DMA 転送をトリガするように SPI が構成されている場合、トリガ要求の時点で DMA チャンネルが別の転送の処理をビジー状態にしている場合、DMA が要求をアクノリッジする前に SPI が受信した追加のバイトは転送に含まれません。DMA は、トリガ要求が発行されたときに受信されたバイト数のみを転送し、その後受信したバイトは RX FIFO で未読のままになります。

回避方法

RX トリガ条件を RTOUT と組み合わせて使用するよう DMA_TRIG_RX を構成します。RX トリガは、RX FIFO が設定されたスレッシュホールド レベルに達すると起動し、DMA 処理が開始される前に、予測されるバイト数がすべて FIFO に存在することを保証します。これにより、DMA チャンネルによる要求のアクノリッジが遅延するかどうかに関係なく、DMA 転送カウントが正確であることが保証されます。

SRAM_ERR_03

SRAM モジュール

カテゴリ

機能

機能

SRAM パリティおよび ECC 機能は、Rev A デバイスではサポートされていません

説明

Rev A デバイスでは、SRAM パリティと ECC 機能はサポートされていません。Rev A デバイスでは、SRAM パリティおよび ECC 機能を使用しないでください。

回避方法

なし。

SYSCTL_ERR_01 SYSCTL モジュール

カテゴリ

機能

機能

SW-POR 機能は、HW_POR と組み合わせて使用できます

説明

ソフトウェアトリガ POR を生成するために正しいキーを使って LFSSRST レジスタに書き込むと、RSTCAUSE レジスタには、予測される 0x3 (ソフトウェアトリガ POR) ではなく 0x2 (NRST トリガ POR) が表示されます。これは、SW-POR 機能が HW-POR パスと組み合わされているためです。

回避方法

番号

SYSCTL_ERR_02 SYSCTL モジュール

カテゴリ

機能

機能

BOOTRST の後には、SYSSTATUS.FLASHSEC はゼロ以外になります

説明

BOOTRST/ブートコード完了後、SYSSTATUS.FLASHSEC はゼロ以外になります。これは、お客様がブートコードが完了した後に表示されます。

回避方法

番号

SYSCTL_ERR_03 SYSCTL モジュール

カテゴリ

機能

機能

DEDERRADDR は、SYSRESET または SYSSTATUSCLR への書き込みの後にも持続します

詳細

SYSRESET または SYSSTATUSCLR レジスタへの書き込みの後も、DEDERRADDR は持続します。この値は、新しい FLASHDED エラーが発生した場合にのみ上書きされます。この挙動は、初期リセット値をゼロに規定されているテクニカル リファレンス マニュアル (TRM) に矛盾しません。

回避方法

回避方法はありません。

SYSCTL_ERR_04 SYSCTL モジュール

カテゴリ

機能

機能

SYSRESET 後に SYSSTATUS.FLASHSEC はクリアされません

SYSCTL_ERR_04

(続き)

SYSCTL モジュール

説明

SYSSTATUS.FLASHSEC は、SYSRESET 後にクリアされず、SYSSTATUSCLR レジスタに書き込むことでのみクリアされます。

回避方法

SYSRESET から復帰後、SYSSTATUSCLR = 0xCE000001 を用いて FLASHSEC ステータスを手動でクリアしてください。

SYSCTL_ERR_05 LFCLK モジュール

カテゴリ

機能

機能

シャットダウンからの終了時に LFCLK が動作しない

説明

LFCLK_IN ピンがプルアップ付きの汎用入力 (または) LFCLK_IN 機能として構成されている場合、この構成では、シャットダウン モードを終了すると、LFCLK がスタックします。

回避方法

次のいずれかを選択: 1. この LFCLK_IN I/O では、プルアップの代わりにプルダウンをイネーブルにする、2. 入力として構成するのを避ける

SYSCTL_ERR_06 CLK_OUT モジュール

カテゴリ

機能

機能

非同期クロックが CLK_OUT ソースとして選択されているときに、ユーザーが CLK_OUT をディスエーブルにすると、外部クロック出力 (CLK_OUT) でグリッチが発生する可能性があります

説明

CLK_OUT のクロック ソースが現在のバス クロックと非同期である場合 (たとえば、バス クロックが SYSOSC で、CLK_OUT のクロック ソースが LFCLK に選択されている場合)、この場合、CLK_OUT ピンが一定時間イネーブルになってからディスエーブルになるときにグリッチが発生することがあります

回避方法

外部ピンへのグリッチ出力を回避するには、以下のシーケンスに従ってください: CLK_OUT を有効化するケース: IOMUX の有効化設定は、CLK_OUT の有効化設定の後に行う必要があります。CLK_OUT を無効化するケース: IOMUX の無効化設定は、CLK_OUT の無効化設定より前に行う必要があります。

SYSOSC_ERR_01 SYSOSC モジュール

カテゴリ

機能

機能

STOP1 モードと SYSOSC の FCL を併用すると、MFCLK にドリフトが発生する可能性があります

SYSOSC_ERR_01

(続き)

SYSOSC モジュール**概要**

MFCLK が有効で、SYSOSC が周波数補正ループ (FCL) モードを使用しており、STOP1 の低消費電力動作モードを使用している場合、SYSOSC が 4MHz から 32MHz に戻るとき (STOP1 から RUN モードへの終了時、または SYSOSC を 32MHz に強制的に強制的に印加する非同期高速クロック要求時のいずれか)、MFCLK が 2 サイクルドリフトすることがあります。

回避方法

STOP1 モードの代わりに STOP0 モードを使用してください。STOP0 モードでは MFCLK のドリフトは発生しません。

または

STOP1 を使用する場合は、FCL モードで SYSOSC を使用しないでください (FCL を無効のままにしておきます)。

SYSOSC_ERR_02 SYSOSC モジュール**カテゴリ**

機能

機能

SYSOSC が FCL モードで無効化されている LPM 中に非同期クロック要求を受信しても、MFCLK は動作しません

説明

以下のシナリオでは、MFCLK はトグルを開始しません:

- 1.FCL モードを有効にした後、MFCLK を有効にします
- 2.SYSOSC が無効になる低消費電力モードに移行します (SLEEP2/STOP2/STANDBY0/STANDBY1)。
- 3.MFCLK を機能クロックとして使用する一部のペリフェラルから非同期要求を受信されます。ASYNC 要求を受信すると、SYSOSC は有効になり、ulpclock は 32MHz になります。ただし、デバイスが依然として LPM に設定されているため、MFCLK はゲートオフの状態となり、一切トグルしません。

回避方法

SYSOSC が FCL モードを使用している場合は、通常 SYSOSC がオフになる LPM モードへ移行する際に、ペリフェラル用の MFCLK を有効にしないでください。

SYSOSC_ERR_04 SYSOSC モジュール**カテゴリ**

機能

機能

FCL ON モードでは、SYSOSC の精度が低下します

説明

内部発振器 SYSOSC の FCL ON モードを使用する場合、精度が最大 $\pm 3\%$ 低下する可能性があります。精度の低下は、4MHz FCL サンプリングクロックと、システム内のノイズとの間の同期に起因します。

SYSOSC_ERR_04

(続き)

SYSOSC モジュール

回避方法

SYSPLL FCL ON モードで使用する場合は、次のように SYSPLL 周波数に 4MHz の倍数以外の値を使用します。例: 78MHz または 79MHz

SYSPLL を 16、32、48、40、64、80MHz などにならないでください。

78MHz の場合:

SYSPLLCFG1.PDIV = 0x3 と SYSPLLCFG1.QDIV を 38 に設定します。

4MHz の倍数でない SYSPLL 動作周波数であっても、FCL サンプルング クロックに対して少なくとも 1 マイクロ秒に 1 回は同期します。2 つのクロックが共通係数を共有する場合は、さらに高い頻度で同期します。

SYSOSC_ERR_05 SYSOSC モジュール

カテゴリ

機能

機能

FCL が有効な場合、LPM からの非同期高速ウェークアップ中、SYSOSC はベース周波数より低く動作する場合があります

説明

FCL = 有効な場合、低消費電力モード時およびアクティブな非同期高速クロック要求がある場合、SYSOSC はベース周波数より最大 10% 低い値で動作する可能性があります。これは、デバイスが低消費電力モードにある間に発生します。なぜなら、FCL = 有効であっても、FCL = 無効トリムが常に適用されてしまい、FCL = 有効トリムが使用されないためです。デバイスがウェークアップし、LPM を終了して要求を処理すると、SYSOSC は正しいトリムを適用して、目的のターゲット周波数で通常の FCL = 有効動作を再開します。

ほとんどの使用事例では大きな影響はなく、必要に応じて FCL および非同期の高速クロック要求の両方を引き続き使用できます。このエラッタが大きな影響を与える主なアプリケーションは、UART が非同期高速クロック要求のソースであるアプリケーションです。この一時的なシフトにより、デバイスが完全にウェークアップするまで実効ボーレートに影響を及ぼす可能性があるためです。

回避方法

1. FCL = 無効のままにします
2. FCL = 有効にする必要がある場合、非同期高速クロック要求を無効化します。

SYSOSC_ERR_06 SYSOSC モジュール

カテゴリ

機能

機能

SYSOSC が FCL モードで無効化されている LPM 中に非同期クロック要求を受信した場合、MFCLK は 4MHz ではなく 32MHz で動作します

SYSOSC_ERR_06

(続き)

SYSOSC モジュール**説明**

以下のシナリオでは、MFCLK が誤って 32MHz に構成されています：

1.FCL モードを有効にした後、MFCLK を有効にします 2.SYSOSC が無効になる低消費電力モードに移行します (SLEEP2/STOP2/STANDBY0/STANDBY1)。
3.MFCLK を機能クロックとして使用する一部のペリフェラルから非同期リクエストを受信します。非同期リクエストを受信すると、SYSOSC が有効になり、ULPCLK は 32MHz になります。その場合、MFCLK が 32MHz に誤って構成されています。

回避方法

SYSOSC が FCL モードを使用している場合は、通常 SYSOSC がオフになる LPM モードへ移行する際に、ペリフェラル用の MFCLK を有効にしないでください。

SYSOSC_ERR_07**SYSOSC モジュール****カテゴリ**

機能

機能

SYSOSC = 4M モードでは、内部 ROSC を使用した FCL_ON モードでの SYSOSC 周波数偏差が仕様範囲を超えています

説明

内部 ROSC を使用して FCL_ON モードで動作する場合、SYSOSC 4MHz モードでは、誤ったトリム値がロードされているため、データシートの仕様を超える周波数偏差が発生します。

回避方法

内部 ROSC を使用して FCL_ON モードで動作する場合、4MHz で SYSOSC を使用しないでください。代わりに、SYSOSC を 32MHz に設定し、デジタル クロック分周 (MDIV = 8) を使用して 4MHz のバス クロックを実現してください。

SYSPLL_ERR_01**SYSPLL モジュール****カテゴリ**

機能

機能

SYSPLL 周波数が有効になっているとき、正しい周波数にロックされない場合がある。

説明

SYSCTL.HSCLKEN レジスタ内の SYSPLLEN ビットを 1 に設定すると、SYSPLL は位相同期ループのサーチを実行します。周波数が正しい値に設定されないと、サーチ動作が失敗することがあります。その場合は、得られる周波数が設定値と大きく異なってしまいます。

回避方法**周波数確認プロセス**

SYSPLLEN ビットを 1 に設定した場合は常に、周波数クロック カウンタ (FCC) を使用して SYSPLL の出力周波数を監視します。正しい周波数が確立されると、SYSPLL がディスエーブルになり、再度イネーブルになるまで、その周波数は安定した状態を維持します (SYSPLLEN ビットを 0 から 1 にトグル)。誤った周波数が検出された場合は、SYSPLL をディスエーブルにしてから再度イネーブルにして、別の検証を実行します。

回避方法 1:FCC カウントチェック

SYSPLL_ERR_01

(続き)

SYSPLL モジュール

SYSPLL 出力クロック周波数をカウントするには、FCC トリガ ソースとして LFCLK を使用します。FCC を実行し、LFCLK をリファレンスとして使用して、設定された SYSPLL 周波数に対して測定値を検証します。

計算例:

- SYSPLLCLK0 = 80MHz ; LFCLK = 32.768kHz
- 測定 FCC カウント = $80,000,000 / 32,768 = 2,441$

FCC カウント許容誤差:

実際の FCC 数は、合計クロック精度 (SYSPLLCLK0 および LFCLK) によって異なります。FCC チェック範囲を許可するには、 $\pm 5 \sim 10\%$ を追加することを推奨します。

- FCC カウント上限 = $2,441 * 1.05 = 2,563$
- FCC カウント下限 = $2,441 * 0.95 = 2,318$

タイミング考慮事項:

- クロック同期時間: 5 ~ 6 LFCLK サイクル
- FCC トリガ時間: 1 ~ 32 LFCLK サイクル (ユーザー構成可能)

レジスタ構成:

- FCC 設定: SYSCTL.GENCLKCFG.FCCTRIGSRC = 1;
- SYSCTL.GENCLKCFG.FCCLVLTRIG = 0;
- SYSCTL.GENCLKCFG.FCCTRIGCNT = 0;
- SYSCTL.GENCLKCFG.FCCSELCLK = 4;
- FCC を開始: SYSCTL.FCCCMD = 0x0E000001U
- FCC 完了ステータスのチェック: SYSCTL.CLKSTATUS.FCCDONE
- FCC カウントの読み取り: SYSCTL.FCC

タイムアウト保護:

FCC DONE ステータス監視中にソフトウェアベースのタイムアウトを実装し、ロックされていない SYSPLL 周波数が FCC トリガ クロック周波数 (LFCLK) よりも低い状態での待ち時間を長くしないようにします。

```
fccTimeoutCounter = 0;
while (DL_SYSCTL_isFCCDone() == 0) {
    delay_cycles(977); /* 1x LFCLK cycle = 32MHz/32.768kHz */
    fccTimeoutCounter++;
    if(fccTimeoutCounter > 65) break;
    /* Timeout set to approximately 2ms (ユーザーによるカスタマイズ可能) */
}
```

FCC チェック再起動:

FCC 測定値が予想される範囲を超えている場合は、SYSPLL をディスエーブルにしてから再度イネーブルにし (SYSPLLEN を 0 に設定してから 1 に設定)、FCC 検証を繰り返します。

回避方法 2: FCC 比率チェック FCC

トリガ ソースとして LFCLK を使用し、SYSPLL 出力と入力クロック周波数の両方をカウントします。FCC を実行し、出力クロックと入力クロックとの間の FCC チェック値の測定された比率が予想される比率であることを確認します。

計算例:

- SYSPLL = 80MHz ; HFCLK = 40MHz ; LFCLK = 32.768kHz
- Expect clock ratio = $80\text{MHz} / 40\text{MHz} = 2.0000$
- Measured FCC count (SYSPLL) = $80,000,000 / 32,768 = 2,441$
- Measured FCC count (HFCLK) = $40,000,000 / 32,768 = 1,220$
- 測定クロック比 = $2,441 / 1,220 = 2.0008$

FCC 比率許容誤差:

FCC 比率方法を使用すると、結合クロック精度誤差を除去し、FCC の不確定性 (2 カウントクロ

SYSPLL_ERR_01

(続き)

SYSPLL モジュール

ック サイクル) および計算の丸め誤差のみに依存します。これにより、FCC カウント チェック方式に比べて、 $\pm 0.3\%$ などの許容範囲をはるかに狭くすることができます。

タイミングに関する考慮事項:

- クロック同期時間: 5 ~ 6 LFCLK サイクル
- FCC トリガ時間: 1 ~ 32 LFCLK サイクル (ユーザー構成可能)
- 完全な FCC 比チェックあたりの合計時間: $2 \times (\text{同期時間} + \text{トリガ時間})$

FCC 比チェック フロー:

1. SYSPLL 出力クロック用に FCC を構成します (SYSPLL0 または SYSPLL2X)
2. FCC を開始し、FCC DONE を待機します (タイムアウト保護を追加。「FCC カウント チェック」を参照)
3. FCC チェック カウントを読み戻します
4. SYSPLL 入力クロックの FCC を構成します (SYSOSC または HFCLK)
5. FCC を開始し、FCC DONE を待機します (タイムアウト保護を追加。「FCC カウント チェック」を参照)
6. FCC チェック カウントを読み戻します
7. FCC チェック比率を計算し、予測比率範囲と比較します
8. FCC 比が予想される範囲を超えている場合は、SYSPLL をディスエーブルにしてから再度イネーブルにし (SYSPLLEN を 0 に設定してから 1 に設定)、FCC 比検証を繰り返します。

TIMER_ERR_04**TIMER モジュール****カテゴリ**

機能

機能

TIMER をゼロ イベントの直前に再有効化すると、再有効化が失われる可能性があります

説明

タイマーをワンショット モードで使用している場合、ゼロ イベント付近で再有効化を行うと再有効化が失われる可能性があります。タイマー有効ビットのハードウェア更新には、1 機能クロック サイクルが必要です。たとえば、タイマーのクロック ソースが 32.768kHz で、クロック分周比が 3 の場合、有効ビットが正しく 0 に設定されるまでに約 100 μ s かかります。

回避方法

タイマーを再有効化する前に 1 機能クロック サイクル分待機するか、一度タイマーを無効化してから再度有効化してください。

CTRCTL.EN = 0 でカウンタを無効化してから、CTRCTL.EN = 1 で再度有効化します

TIMER_ERR_06**TIMA と TIMG モジュール****カテゴリ**

機能

機能

CLKEN ビットに 0 を書き込んでも、カウンタは無効化されません

概要

カウンタ クロック制御レジスタ (CCLKCTL) のクロック イネーブル ビット (CLKEN) に 0 を書き込んでも、タイマは停止しません。

TIMER_ERR_06 (続き)

TIMA と TIMG モジュール

回避方法

カウンタ制御 (CTRCTL) イネーブル (EN) ビットに 0 を書き込むことで、タイマを停止します。

TIMER_ERR_07

初期リピータカウンタの周期は、次のリピータ モジュールより 1 回だけ少なくなる

カテゴリ

機能

機能

TIMER

説明

タイマ リピータカウンタ モードを使用する場合、以下のリピータカウンタには 0 とロード値の間の遷移が含まれるため、最初のリピータのカウンタは後続のリピータより 1 回少なくなります。たとえば、TIMx.RCLD = 0x3 の場合、観測可能な 3 つのゼロ イベントが最初のリピータカウンタに現れ、観測可能な 4 つのゼロ イベントが後続するリピータカウンタ シーケンスに現れます。

回避方法

初期 RCLD 値を想定される RCLD より 1 だけ大きく設定し、リピータカウンタ ゼロ イベント (REPC) の ISR 内で、RCLD を目的の値に設定します。たとえば、4 回の繰り返しを行う場合は、初期 RCLD 値を RCLD = 0x5 に設定し、REPC 割り込み用のタイマ ISR 内で、RCLD = 0x4 に設定します。これで、すべてのタイマーの繰り返しで、ゼロ / ロード イベントの数が同一になります。

UART_ERR_01

UART モジュール

カテゴリ

機能

機能

STANDBY1 モードへの遷移時に、UART のスタート条件が検出されないことがあります

概要

デバイスが STANDBY1 モードのときに、UART 送信によって開始された非同期高速クロック要求を処理した後、デバイスは STANDBY1 モードに戻ります。STANDBY1 モードへの復帰中に別の UART 送信が開始されると、デバイスはそのデータを正しく検出および受信できません。

回避方法

UART のスタート条件が繰り返し発生することが想定される場合は、STANDBY0 モードまたはそれ以上の低消費電力モードを使用してください。

UART_ERR_02

UART モジュール

カテゴリ

機能

機能

TXE のみが有効な場合、UART 送信終了の割り込みは設定されません

概要

デバイスを送信のみに設定すると (CTL0.TXE = 1、CTL0.RXE = 0)、UART 送信終了 (EOT) 割り込みのトリガはかかりません。デバイスが送受信に設定されている場合 (CTL0.TXE = 1、CTL0.RXE = 1)、EOT は正常にトリガされます

UART_ERR_02 (続き)

UART モジュール

回避方法

UART 送信終了割り込みを使用するときは、CTL0.TXE ビットおよび CTL0.RXE ビットの両方を設定します。ピンを UART 受信として割り当てる必要はないので注意してください。

UART_ERR_04

UART モジュール

カテゴリ

機能

機能

クロックが SYSOSC から LFOSC に遷移する際、高速クロック要求が無効になっていると、UART データが誤って受信される可能性があります

概要

シナリオ:

1.UART の機能クロックとして LFCLK が選択されます 2.3 倍オーバーサンプリングで構成された 9600 のボーレート 3.UART 高速クロック要求が無効になっている状態で、UART 受信転送中に ULPCLK が SYSOSC から LFOSC に切り替わると、1 ビットが誤って読み取られることがあります

回避方法

LPM モードで UART を使用する場合は、UART 高速クロック要求を有効にしてください。

UART_ERR_05

UART モジュール

カテゴリ

機能

機能

UART モジュールのデバッグ停止機能の制限

概要

本来は既存のフレームを完了して停止することが期待されますが、すべての Tx FIFO 要素が送信されてから通信が停止します。

回避方法

デバッグ停止がアサートされた後は、データが TX FIFO に書き込まれないようにしてください。

UART_ERR_06

UART モジュール

カテゴリ

機能

機能

UART 9 ビットモードでの予期しない RTOUT/Busy/Async の動作

説明

UART 受信タイムアウト(RTOUT)は、マルチノード構成では正しく動作しません。この構成では、1 つの UART がコントローラとして動作し、他の UART ノードはペリフェラルとして機能し、各ペリフェラルは 9 ビット UART モードで異なるアドレスに設定されます。

最初の UART コントローラが UART ペリフェラル 1 と通信し、ペリフェラル 1 のアドレスを最初のバイトとして送信してからデータを送信することで、ペリフェラル 1 がアドレスの一致を確認してデ

UART_ERR_06 (続き)

UART モジュール

ータを受信しました。コントローラがペリフェラル 1 との通信を終了した後、バス上で異なるアドレスに構成された別の UART ペリフェラル (ペリフェラル 2) との通信を直ちに開始すると、ペリフェラル 1 は設定されたタイムアウト期間が経過しても RTOUT を設定しません。ペリフェラル 2 との通信中もペリフェラル 1 の RTOUT カウンタはリセットされ続け、RTOUT が設定されるのは、コントローラがペリフェラル 2 との通信を完了した後になります。

BUSY 要求と Async 要求で同様の動作が確認観察されました。コントローラがバス上の別のペリフェラルと通信中で、アドレスが一致しない場合でも、Busy および Async 要求が設定されます。

回避方法

1 つのコントローラが複数のペリフェラルに接続されたマルチノード UART 通信では、RTOUT / BUSY / 非同期クロック要求の動作は使用しないでください。

UART_ERR_07

UART モジュール

カテゴリ

機能

機能

IDLE LINE モードにおいて、RTOUT カウンタが期待どおりにカウントされません

概要

UART のアイドルラインモードでは、ラインがアイドル状態で、FIFO に何らかの要素がある場合でも、RTOUT カウンタはスタックします。つまり、IDLE LINE モードでは RTOUT 割り込みは動作しません。

アドレスが一致しない場合、Rx ラインでトグルの発生を検出すると RTOUT カウンタがリロードされます。

マルチレスポンド構成の場合、コマンドと他のレスポンド間で通信が行われていると、RTOUT イベントの取得に不定の遅延が発生するおそれがあります。

回避方法

UART モジュールを IDLLINE モード/マルチノード UART アプリケーションのいずれかで使用する場合、RTOUT 機能を有効にしないでください。

UART_ERR_08

UART モジュール

カテゴリ

機能

機能

STAT BUSY は、UART モジュールの正しいステータスを表していません

概要

UART モジュールが無効で TXFIFO でデータが利用可能である場合でも、STAT BUSY は High のままです。

回避方法

TXFIFO ステータスと CTL0.ENABLE レジスタビットをポーリングして、ビジーステータスを識別します。

UART_ERR_10 *UART モジュール*

カテゴリ

機能

機能

UART IrDA モードの BUSY ビットの設定が遅延する

説明

IrDA モードでは、UART.STAT.BUSY ビットは IrDA スタートパルスの 2 番目のエッジで設定されます。そのため、BUSY ステータスが正しくセットされる前に、1 ビット分の送信が完了してしまう可能性があります。この間にソフトウェアが BUSY ビットをポーリングすると、IrDA スタートパルス送信中にもかかわらず UART がビジーでないと誤って認識されることがあります。この BUSY ステータスの動作は UART のボーレートに依存します。UART 送信が遅い (ボーレートが低い) ほど、BUSY が正しく設定されるまでの遅延時間が長くなります。

回避方法

BUSY ステータスをチェックする前に、1 ビット送信の時間分の遅延を挿入します。別の方法としては、UART.STAT.BUSY == 0x0 の後に UART.STAT.BUSY == 0x1 をチェックすることで、ボーレートや他の ISR に依存しない動的遅延を実現できます。

UART_ERR_11 *UART モジュール*

カテゴリ

機能

機能

UART 受信タイムアウトが、STOP ビット転送中に、予期したタイミングよりも早くカウントを開始する

説明

STOP ビット転送時に、受信タイムアウトが STOP ビット転送の途中でカウントを開始する場合があります。その結果、RXTSEL の設定値が小さすぎる場合、意図しない RTOUT 割り込みが発生する可能性があります。たとえば、ボーレートが 1Mbps で、RXTSEL が 1 に設定されている場合、想定される RTOUT は STOP ビット転送の 1μs 後に発生するはずですが、実際には RTOUT 割り込みが 0.5μs で設定されます。

回避方法

UART.IFLS.RXTSEL レジスタは、受信タイムアウト (RTOUT) 割り込みが発生するまでのビット時間を選択します。早期割り込みを防止するには、RXTSEL の値を 1 より大きくする必要があります。受信タイムアウト時間は次のように計算できます。受信タイムアウト = (RXTSEL - 0.5) / ボーレート

VREF_ERR_04 *VREF モジュール*

カテゴリ

機能

機能

コンパレータがサンプル / ホールド モードで VREF を使用する場合、ADC では VREF を使用できません

説明

構成: ADC と COMP はどちらも、内部 VREF をリファレンスとして使用するよう構成されており、COMP はサンプリング モードで動作します。

VREF_ERR_04 (続き)

VREF モジュール

問題: VREF モジュールは、COMP のサンプル / ホールド要求によってサンプル / ホールドモードに移行し、VREF への ADC アクセスを防止します。

回避方法

ADC サンプルングを有効化する前に、COMP がサンプル / ホールド モードで VREF を使用していないことを確認してください。

例:

```
VREF.CTL0.SHMODE = 0;
```

7 商標

すべての商標は、それぞれの所有者に帰属します。

8 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from DECEMBER 31, 2025 to JULY 28, 2026 (from Revision D (December 2025) to Revision E (July 2026))

	Page
• AES_ERR_02 の説明を更新しました.....	7
• AES_ERR_02 回避策を更新しました.....	7
• CPU_ERR_02 機能を更新しました.....	7
• CPU_ERR_02 の説明を更新しました.....	7
• CPU_ERR_02 回避策を更新しました.....	7
• DMA_ERR_02 モジュールを更新しました.....	9
• DMA_ERR_02 機能を更新しました.....	9
• DMA_ERR_02 回避策を更新しました.....	9
• DMA_ERR_02 の説明を更新しました.....	9
• FCC_ERR_01 カテゴリを更新しました.....	9
• FCC_ERR_01 モジュールを更新しました.....	9
• FCC_ERR_01 回避策を更新しました.....	9
• FCC_ERR_01 機能を更新しました.....	9
• FCC_ERR_01 の説明を更新しました.....	9
• FLASH_ERR_09 モジュールを更新しました.....	11
• FLASH_ERR_09 の説明を更新しました.....	11
• GPIO_ERR_06 モジュールを更新しました.....	13
• GPIO_ERR_06 機能を更新しました.....	13
• GPIO_ERR_06 の説明を更新しました.....	13
• GPIO_ERR_06 回避策を更新しました.....	13
• I2C_ERR_15 機能を更新しました.....	17
• I2C_ERR_15 回避策を更新しました.....	17
• I2C_ERR_15 の説明を更新しました.....	17
• PMCU_ERR_09 機能を更新しました.....	18
• PMCU_ERR_09 回避策を更新しました.....	18
• PMCU_ERR_09 の説明を更新しました.....	18
• RST_ERR_01 機能を更新しました.....	20
• RST_ERR_01 の説明を更新しました.....	20
• RST_ERR_01 回避策を更新しました.....	20

• RST_ERR_02 カテゴリを更新しました.....	20
• RST_ERR_02 モジュールを更新しました.....	20
• RST_ERR_02 機能を更新しました.....	20
• RST_ERR_02 回避策を更新しました.....	20
• RST_ERR_02 の説明を更新しました.....	20
• SPI_ERR_10 モジュールを更新しました.....	23
• SPI_ERR_10 機能を更新しました.....	23
• SPI_ERR_10 の説明を更新しました.....	23
• SPI_ERR_10 回避策を更新しました.....	23
• SYSCTL_ERR_04 回避策を更新しました.....	24
• SYSCTL_ERR_05 モジュールを更新しました.....	25
• SYSCTL_ERR_05 機能を更新しました.....	25
• SYSCTL_ERR_05 の説明を更新しました.....	25
• SYSCTL_ERR_05 回避策を更新しました.....	25
• SYSCTL_ERR_06 モジュールを更新しました.....	25
• SYSCTL_ERR_06 機能を更新しました.....	25
• SYSCTL_ERR_06 の説明を更新しました.....	25
• SYSCTL_ERR_06 回避策を更新しました.....	25
• SYSOSC_ERR_04 機能を更新しました.....	26
• SYSOSC_ERR_04 回避策を更新しました.....	26
• SYSOSC_ERR_04 の説明を更新しました.....	26
• SYSOSC_ERR_05 カテゴリを更新しました.....	27
• SYSOSC_ERR_05 モジュールを更新しました.....	27
• SYSOSC_ERR_05 機能を更新しました.....	27
• SYSOSC_ERR_05 回避策を更新しました.....	27
• SYSOSC_ERR_05 の説明を更新しました.....	27
• SYSOSC_ERR_06 カテゴリを更新しました.....	27
• SYSOSC_ERR_06 モジュールを更新しました.....	27
• SYSOSC_ERR_06 機能を更新しました.....	27
• SYSOSC_ERR_06 の説明を更新しました.....	27
• SYSOSC_ERR_06 回避策を更新しました.....	27
• SYSOSC_ERR_07 カテゴリを更新しました.....	28
• SYSOSC_ERR_07 モジュールを更新しました.....	28
• SYSOSC_ERR_07 機能を更新しました.....	28
• SYSOSC_ERR_07 回避策を更新しました.....	28
• SYSOSC_ERR_07 の説明を更新しました.....	28
• SYSPLL_ERR_01 回避策を更新しました.....	28

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](https://www.ti.com) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月