

アダプティブ電源を使用して PLC 出力電力の消費を半分に削減する方法

Ahmed Noeman, systems engineer, precision amplifiers

4 ~ 20mA 電流ループは、制御システムの一般的な信号方式です。フィールドトランスミッタはセンサの読み取り値を 4 ~ 20mA 信号として送信し、プログラマブル ロジック コントローラ (PLC) 4 ~ 20mA 出力により多くのアクチュエータを制御します。PLC モジュールのチャンネル数の増加は、産業界における主要なトレンドの一つですが、消費電力の問題により、PLC 電流出力モジュールにとっては課題となっています。

図 1 に示す PLC 電流出力チャンネルの出力段は、電源電圧 (V_S) から電力を供給され、外部負荷 (R_L) に接続されています。指定された最大 R_L が 800Ω で、想定されるヘッドルーム電圧 (V_H) が $4V$ の場合、 $20mA$ を駆動するには電源電圧が $20V$ 以上である必要があります。




図 1. 出力段での電力損失。

同じモジュールを小さい負荷や短絡に接続した場合、チャンネル内の電力損失は $V_H \times 20mA = 0.4W$ になります。これはかなり高いです。多くのモジュールは、全体的な電力損失を低減するために、最大負荷を 600Ω に制限しています。モジュール出力のディレーティングは、メーカーが使用するもう一つの手法で、この場合、周囲温度によってユーザーがイネーブルできるチャンネル数と各チャンネルの最大電流が決まります。

式 1 は、出力段の電力損失を計算します。

$$P_{\text{loss}} = I_{\text{OUT}}(V_S - R_L I_{\text{OUT}}) \quad (1)$$

注

アダプティブ電源に対する最も利便性の高いアプローチは、アダプティブ電力を本質的にサポートし、出力段を内蔵した DAC を使用することです。TI の 1 チャンネル DAC8771 と 4 チャンネル DAC8775 は、各チャンネルに昇降圧コンバータを内蔵しており、 V_S が $12V \sim 36V$ の範囲内にあるので、チャンネルごとに 1 個の外部インダクタを使用して、正負両極の可変電源 (最大 $36V$ の出力範囲) を生成できます。

適切な DC/DC を選択する

アダプティブ電源に適した DC/DC コンバータを選定することは、以下の相反する要件が存在するため、困難な課題となっています。

- 低負荷時の高効率 ($4 \sim 20mA$)。これは一般にパルス周波数変調 (PFM) で可能であるため、DC/DC はこのモードをサポートする必要があります。強制パルス幅変調 (PWM) モードと比較して、約 50% の効率向上が期待できます。
- 比較的高いピーク電流 ($> 0.5A$) により、高速セトリングを実現。デカップリング容量で除算したピーク電流によって、出力の最大電圧変化率が決まります。
- V_{OUT} は $4V \sim 24V$ の範囲内で、入力電圧に基づく降圧または昇圧コンバータによって達成されます。
- 比較的小型のインダクタを使用し、ソリューションサイズを小型化できます。高いスイッチング周波数 ($\geq 300kHz$) が必要です。
- 小型パッケージで入手可能。

これらの要件を満たす一部の部品は次のとおりです。

LMR516xx: 65V 入力、400kHz/1.1MHz PFM バージョン、0.6A/1A 出力電流

LMR544xx: 36V 入力、1.1MHz PFM、0.6A/1A 出力

LMR3650x: 3V ~ 65V 入力、調整可能な 200kHz ~ 2.2MHz、0.1A/0.15A の出力 (高速セトリングが重要でない場合)

DC/DC 出力の制御

非固定 DC/DC コンバータは、高ゲインアンプにより一定の基準電圧レベルに保持された帰還ノードを使用します。図 3 に示すように、コンバータの出力電圧と帰還ノードの間に抵抗分圧器を接続することで、出力電圧を制御できます。

コンバータは VREF を一定に保つため、式 2 を使用して VS を計算できます。

$$V_s = V_{REF}(1 + R_B/R_T) \quad (2)$$




図 2. DC/DC コンバータ用の帰還回路。

出力電圧を変化させるには、帰還デバイダを変更する必要があります。図 3 に、分圧器を変更する 3 つの方法を示します。可変ソース電流 (a)、可変シンク電流 (b)、可変電圧源および抵抗の使用 (c) です。図 3 には、伝達関数 (制御変数、電流または電圧と VS との関係) も示しています。




図 3. アダプティブコントロール回路とその伝達関数。

それぞれのケースにおいて、VREF ノードにキルヒホッフの電流法則を適用すると、ケース A の伝達関数が得られます。

$$I_{ta} + (V_S - V_{REF})/R_t = V_{REF}/R_b \quad (3)$$

式 3 を並べ替えると式 4 になります：

$$V_S = (1 + R_t/R_b)V_{REF} - I_{ta}R_t \quad (4)$$

式 5 は、ケース b についても同様の計算を示しています。

$$V_S = (1 + R_t/R_b)V_{REF} + I_{ba}R_t \quad (5)$$

式 6 はケース c を計算します。

$$V_S = (1 + R_t/R_b + R_t/R_s)V_{REF} - R_t/R_s V_a \quad (6)$$

帰還ピンにおける基準電圧レベルと選択された抵抗値が与えられれば、簡単な計算によって、必要な VS 範囲を実現するための制御変数の適切な範囲を求めることができます。

ソース電流を使用した回路例

図 4 に、オペアンプ、PMOS トランジスタ M1、抵抗を使用したハイサイド電流源の構造を示します。式 8 では、生成される電流は次のように計算されます。

$$I_{ta} = (V_S - V_{OUT})/R_c \quad (7)$$

オペアンプの入出力と電源電圧範囲、および M1 のゲート・ソース間電圧 (VGS) を考慮する必要があります。オペアンプを取り除いて回路をさらに簡素化すると、式 8 で生成される電流が次のように計算されます。

$$I_{ta} = (V_S - V_{OUT} + V_{th})/R_c \quad (8)$$

これにより、電力、コスト、面積を削減できる一方で、スレッショルド電圧 (V_{th}) の変動に起因する電流精度の低下が生じます。




図4. 電流ソース帰還回路。

TI XTR200 は、 V_S を $8V \sim 60V$ 、 V_H を $3V$ に設定した $4 \sim 20mA$ 電流トランスミッタです。負荷が最大 800Ω の場合、 $20mA$ の電流で、 V_{OUT} は $16V$ まで上昇します。この V_S は出力に追従する必要があります。 $V_{OUT} = 0V$ 、 $V_S = 8V$ の場合、および $V_{OUT} = 16V$ 、 $V_S = 19V$ の場合。式 8 と式 5 を使用して、抵抗 R_t 、 R_b 、 R_c を計算します。低 V_{OUT} 時のヘッドルームを拡大することなく、 $V_H > 3V$ を維持することはできません。

$R_t = 80k\Omega$ 、 $R_b = 3k\Omega$ 、 $R_c = 60k\Omega$ の値により、図 5 に示す出力電源の曲線が生成されます。このシンプルな設計では設計変数として R_c のみを使用するため、ヘッドルームは出力に依存します。より複雑な回路であれば、この制限を克服できます。ただし、この単純な回路を使用した場合でも、非適応型の場合に比べて、最大消費電力は半分以下に低下します。OPA2990 などのローパワーレールツーレールオペアンプは、図 6 に示すように、 U_2 の代わりに使用できます。




図5. $V_S - V_{OUT}$ 、 $V_H - V_{OUT}$ の関係。




図6. アダプティブ電源付き XTR200 を使用した出力段。

注

シミュレーション: スイッチングレギュレータのシミュレーションはかなり時間がかかります。DC/DC を、類似の V_{REF} と類似の入出力範囲を持つドロップアウトレギュレータ (LDO) に置き換えると、DC のシミュレーションが高速化し、伝達関数グラフを簡単に作成できます。LDO が異なる V_{REF} を持つ場合、帰還ノードと LDO の実際の帰還ノードの間に電圧制御電源 (VCVS) を挿入します。たとえば、 $V_{REF} = 1.2V$ の場合、 $V_{REF} = 0.8V$ である TI の LMR54406 降圧コンバータを設計する場合、ゲイン 1.5 の VCVS を追加することで、 $0.8V$ を $1.2V$ に変換できます。

電圧帰還を使用した回路の例

低電源電圧 (V_S) のアプリケーションには、アプリケーションノート「保護された低ノイズの結合 V-I 出力段をアナログ出力ビルディングブロックとして使用する」に記載されている出力段を使用します。この出力段は、 $5V$ までの低電圧動作に対応しています。

図 7 に示す LMR51606 DC/DC の簡易回路では、入力容量と電磁干渉保護フィルタは省略されています。降圧コンバータは、低リップルを実現し、高速な電源ランプを実現するよう最適化された小型インダクタ ($L_1 = 15\mu H$) および出力容量 ($22\mu F$) を使用しています。




図7. DC/DC 回路図。

帰還ノードに電流が注入されていないとき、式2を使用して、 $V_S = 20.8V$ となるように R_t と R_b の値を算出します。そうすれば、これらの値によって最大電源レベルが設定されます。

より高い効率を実現するため、図8に示す差動アンプは出力ヘッドルームを検出します ($V_H = V_S - V_{OUT}$)。差動アンプのゲインは $0.33V/V$ であるため、定常状態におけるヘッドルームは、 V_S を基準として $3V \sim 2.7V$ となります。 $1M\Omega$ の入力インピーダンスにより、出力電流の誤差が 0.1% 未満に減少します。キャリブレーション中にこの誤差を補償することは可能です。




図8. 差動アンプ。

オペアンプ出力に配置されたダイオードは、ソース電流がシンク電流へと反転するのを防ぐ役割を果たすため、オペアンプの出力電圧が帰還ノードよりも低い場合、ループが切断されます。これにより、 R_t と R_b で設定される V_S の上限が維持されます。DC/DC を含むより大きなループの動的な安定性を得るには、帰還パスのコンデンサが不可欠です。

図9に、簡略化した回路全体を示します。




図9. 差動アンプを使用した適応型電力の簡素化された回路図。

注

ダイナミック性能: DAC 出力の変化に対する出力段の応答は通常高速です。これに対して、DC/DC はかなり低速であり、 V_S が同じペースで出力に追従することはできません。差動アンプの帯域幅を制限することで、この変更が平滑化され、コンバータが適切にランプできます。さらに、DAC 出力が本質的にスルーレート制御に対応していない場合は、出力のスルーレートを制限する必要があります。大規模な DAC コードの変更は、より長い期間をかけて小規模な変更へと分割する必要があります。これにより、DC/DC コンバータがオーバーシュートや発振を起こすことなく安定できるよう、階段状の DAC 出力を生成します。

測定と性能

図10に、さまざまな出力電流と各種負荷の電力損失を示します。電力損失は、DC/DC コンバータへの入力電力から負荷への出力電力を減算した値として計算されます。電力損失は $180mW$ を決して超えません。これは、 50% を上回る電力節減に相当します。




図10. 電力損失と出力電流との関係。

図11に、さまざまな電流および負荷における効率を示します。DC/DCコンバータの効率は、コンバータからの出力電力を入力電力で除算することで算出されます。効率は75%～90%の範囲です。




図11. DC/DC 効率と出力電流との関係。

精度とノイズ

高分解能 A/D コンバータは、DC/DC リプルが出力に及ぼす影響を測定し、それぞれ 4mA と 20mA に 640Ω の負荷で 16,000 のサンプルを変換します。

表1に、ノイズの計算と対応する精度を示します。

出力	4mA	20mA	単位
平均	4.019	20.17	mA
実効値 (RMS) ノイズ	325	530	nA
ピーク ツー ピーク ノイズ	2.78	3.51	μA
RMS の分解能	18.2	17.5	ビット

表1. アダプティブ回路のノイズ性能。

その結果は、アダプティブ電力は出力段の性能に影響を与えず、16ビットの出力分解能をサポートできることを示しています。

セトリング タイムと動的性能

セトリング タイムとアダプティブ電源ループの安定性が非常に重要です。図12は、200μsの入カランプをフルスケールにすることで、出力段の入力を単純にステップングだけで安定した出力が得られることを示しています。

図12に、560Ω 負荷での 10V ステップを示します。出力段へのフルスケール入力電圧は7ステップを超えて上昇し、フルスケールの 2.5V まで上昇しています。この図では、セトリング タイムが 200μs 未満であることも示しています。

デカップリングおよび出力コンデンサは回路と外部負荷を通して放電する必要があるため、立ち下がりエッジは低速になります。これはパフォーマンスに影響を与えず、重要ではありません。




図12. 出力段とアダプティブ電源のセトリング性能。

まとめ

測定結果は、アダプティブ電源手法が、固定電源の実装に比べて50%以上の電力削減を実現し、実質的なメリットをもたらすことを実証しています。17.5～18.2ビットのRMS分解能から、熱管理の改善には信号品質が犠牲にならないことが

わかります。PLC モジュールは、より多くのチャネルをより小さなフットプリントに実装する傾向が続く中で、ここで紹介した手法は、最適化戦略から次世代の産業用オートメーションシステムにとっての実務上不可欠な要素へとその位置づけを変化させています。

その他の資料

- TI 開発者会議のプレゼンテーション『[ダイナミック電圧スケーリングによるシステム電力削減](#)』を参照してください。
- 『[アダプティブ電源使用、1W 未満、4 チャネル アナログ出力モジュールのリファレンス デザイン](#)』をご覧ください。
- ダイナミック性能を強化するためのフィード フォワードコンデンサの役割についての詳細は、アプリケーション レポート『[フィードフォワード コンデンサ付き内部補正 DC/DC コンバータの過渡応答の最適化](#)』をご覧ください。

著者について

Ahmed Noeman は、テキサス インストルメンツのシステムエンジニアで、産業用アプリケーションの統合ソリューションの定義を専門としています。同氏は、システム設計、IC 設計、IC 検証などの分野で 20 年以上にわたって半導体分野での経験を積んできました。同氏はエジプトのアインシャムス大学で電気工学の理学士号と理学士号を取得しました。

重要なお知らせ:ここに記載されているテキサス・インストルメンツ社および子会社の製品およびサービスの購入には、TI の販売に関する標準の使用許諾契約への同意が必要です。お客様には、ご注文の前に、TI 製品とサービスに関する完全な最新情報のご入手をお勧め致します。TI は、アプリケーションに対する援助、お客様のアプリケーションまたは製品の設計、ソフトウェアのパフォーマンス、または特許の侵害に対して一切責任を負いません。ここに記載されている他の会社の製品またはサービスに関する情報は、TI による同意、保証、または承認を意図するものではありません。

すべての商標は、それぞれの所有者に帰属します。

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日 : 2025 年 10 月