

Analog Engineer's Circuit: Amplifiers

JAJA605-January 2019

完全差動アンプを使用した シングル・エンド入力差動出力回路

Sean Cashin


設計目標

入力	出力		電源
シングル・エンド	差動	V _{cc}	V _{ee}
0V∼1V	16Vpp	10V	0V

出力同相	3dB 帯域幅	AC ゲイン (Gac)
5V	3MHz	16V/V

設計の説明

この設計は、完全差動アンプ (FDA) を、シングル・エンド入力差動出力アンプとして使用します。





デザイン・ノート

- 1. 比 R_4/R_3 (= $R_2/(R_5||R_6)$) はアンプのゲインを設定します。
- 2. シングル・エンド入力と差動入力の主な相違点は、シングル・エンド入力は利用可能な入力スイングが差動入力の半分しかないことです。これは、入力電圧の片方が基準電圧に固定されているためです。
- 3. この基準電圧は、測定される差動入力に極性反転が起こるよう、最小入力ではなく入力信号範囲の中間に設定することを推奨します。これにより、出力がクロスオーバーでき、FDAで可能な出力スイングが2倍になります。
- 4. 基準電圧のインピーダンスは、信号入力抵抗と等しい必要があります。これは、正しい基準電圧とインピーダンスのテブナン等価回路を持つ抵抗分圧器を作成することで実現できます。

設計手順

• Vs = 10V から 0.5V、1kΩ の基準電圧を生成する分圧抵抗を求めます。

$$\begin{split} \frac{R_6}{R_5 + R_6} &= F = \frac{0.5 \text{V}}{10 \text{V}} & \frac{R_5 \cdot R_6}{R_5 + R_6} = E = 1 \text{k}\Omega \\ R_6 &= FR_5 + FR_6 \\ R_6 \left(1 - F\right) &= FR_5 \\ R_5 &= \frac{R_6 \left(1 - F\right)}{F} \\ \frac{R_6 \left(1 - F\right) / F \cdot R_6}{R_6 \left(1 - F\right) / F + R_6} &= E \\ \frac{R_6^2 \cdot \left(1 - F\right) / F}{\left(R_6 / F - R_6\right) + R_6} &= E \\ \frac{R_6^2 \cdot \left(1 - F\right) / F}{R_6 / F} &= E \\ R_6 \cdot \left(1 - F\right) &= E \\ R_6 \cdot \left(1 - F\right) &= E \\ R_6 &= \frac{E}{1 - F} &= \frac{1 \text{k}\Omega}{1 - 0.05} = 1.05 \text{k}\Omega \\ R_5 &= \frac{1.05 \Omega \left(1 - 0.05\right)}{0.05} = 20 \text{k}\Omega \end{split}$$

• 最低入力 0V、最高入力 1V で、Vocm = 5V について利用可能な 9.4V の範囲内の出力が得られることを確認します。

抵抗分圧器は 0.5V の基準電圧として機能するため、0V の V_{IN} に対して測定される差動入力は次のようになります。

$$V_{IN} = 0V - 0.5V = -0.5V$$

出力は次のようになります。

$$-0.5V \cdot \frac{16V}{V} = -8V > -9.8V$$

• 同様に、1V 入力については次のようになります。


$$V_{IN} = 1V - 0.5V = 0.5V$$

 $0.5V \cdot \frac{16V}{V} = 8V < 9.8V$


注: 基準電圧が 0V の場合、1V の入力に対する出力電圧は、アンプの最大出力範囲を超えます。

設計シミュレーション

ACシミュレーション結果



過渡シミュレーション結果





設計の参照資料

TIの総合的な回路ライブラリについては、「アナログ・エンジニア向け回路クックブック」を参照してください。

詳細については、TI プレシジョン・ラボのビデオ「Op Amps: Fully Differential Amplifiers – Designing a Front-End Circuit for Driving a Differential Input ADC」(英語) を参照してください。

設計に使用されるオペアンプ

THS4561			
V _{ss}	3V∼13.5V		
V _{inCM}	Vee-0.1V∼Vcc-1.1V		
V _{out}	Vee+0.2V~Vcc-0.2V		
V _{os}	未定		
I _q	未定		
I _b	未定		
UGBW	70MHz		
SR	4.4V/µs		
チャネル数	1		
http://www.ti.com/product/THS4561			

設計の代替オペアンプ

THS4131			
V _{ss}	5V∼33V		
V _{inCM}	Vee+1.3V∼Vcc-0.1V		
V_{out}	条件によって異なります。		
V _{os}	2mV		
I _q	14mA		
I _b	2μΑ		
UGBW	80MHz		
SR	52V/µs		
チャネル数	1		
http://www.ti.com/product/THS4131			

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションが適用される各種規格や、その他のあらゆる安全性、セキュリティ、またはその他の要件を満たしていることを確実にする責任を、お客様のみが単独で負うものとします。上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、TI の販売約款 (https://www.tij.co.jp/ja-jp/legal/terms-of-sale.html)、または ti.com やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

日本語版 日本テキサス・インスツルメンツ合同会社 Copyright © 2021, Texas Instruments Incorporated