

## Application Note

# TLC69699-Q1 コネクティビティ IC による TLC696x1/2/4/8-Q1 の長い CCSI デイジー チェーンの課題の解決



Fanbin Meng, Gracie Guo

## 概要

ローカル調光バックライトは広く使用されており、車載用ディスプレイ アプリケーションでますます普及し、画像のコントラスト比が優れているなど、優れたユーザー エクスペリエンスを提供しています。TLC696xx-Q1 ファミリーは、直接制御および 2/4/8 時分割多重化制御の両方をサポートする、TI の 16 チャンネル車載用ローカル調光 LED ドライバです。

最新のディスプレイ バックライト ボードは、数千個の LED を実装して、コントラスト比の向上とモジュールの薄型化を実現できます。調光ゾーンを多くするには、単一のデイジー チェーンにより多くのローカル調光 LED ドライバが必要です。TLC696xx-Q1 ファミリーには、長い連続クロック シリアル インターフェイス (CCSI) デイジー チェーン構成において、最大カスケード接続数を制限するクロック デューティ サイクルの増加という課題があります。

このアプリケーション ノートでは、クロック デューティ サイクル増加の問題の根本原因について説明し、TLC69699-Q1 コネクティビティ IC をベースとするより多くのカスケード接続ドライバをサポートするための効果的な設計を提案します。

## 目次

1 はじめに.....	2
2 長い CCSI デイジー チェーンの課題.....	3
2.1 CCSI CLK_O デューティ サイクル増加の問題.....	3
2.2 CCSI 周波数設計に関する考慮事項.....	5
3 TLC69699-Q1 コネクティビティ IC の設計.....	6
3.1 CLK_O デューティ サイクルとデータレートに関する CCSI 制御.....	7
3.2 フォルト信号による最適化されたフォルト リードバック方式.....	8
3.3 TXFIFO の構成.....	9
4 まとめ.....	10
5 参考資料.....	10

## 商標

すべての商標は、それぞれの所有者に帰属します。

## 1 はじめに

ローカル調光バックライトの設計では、輝度、コントラスト比、モジュールの厚さの要件に基づいて、さまざまな調光ゾーンを選択します。LED 調光ゾーンを増やすには、より多くの LED ドライバが必要です。TI の TLC696xx-Q1 ファミリーには、直接駆動および時分割多重化の両方のオプションがあり、お客様の調光ゾーンの要件を満たすことができます。TLC696x1-Q1 は 16 チャンネル直接駆動 LED ドライバです。TLC696xx-Q1 は 2/4/8 時分割多重化マトリクスをサポートし、最大で 32/64/128 調光ゾーン制御を実現できます。

通常、ローカル調光 LED ドライバは、シンプルな輝度制御のために、すべての LED ドライバを 1 つの SPI ループで接続する必要があります。スター型接続 SPI インターフェイスのシグナル インテグリティの課題のため、最大カスケード数が制限されます。TI の TLC696xx-Q1 ファミリーは、従来の SPI インターフェイスとは異なり、バッファを内蔵した 2 線式 CCSI を使用して信号品質を向上しています。図 1-1 に示すように、TLC696x0-Q1 はデジタイズチェーン内の 2 線式インターフェイスで TLC696xx-Q1 に接続します。CLK\_I (クロック入力) および SIN (データ入力) は内部バッファを通過し、CLK\_O (クロック出力) および SOUT (データ出力) として再生成されてから、次のデバイスに渡されます。このタイプの接続により、シグナル インテグリティが向上し、システム基板のレイアウトの複雑さが低減されます。




図 1-1. 時分割多重方式での TLC696x2/4/8-Q1 CCSI 接続

## 2 長い CCSI デイジー チェーンの課題

TLC696xx-Q1 ファミリの CCSI インターフェイスは、バッファ内蔵でクロック信号の品質が向上しますが、カスケード接続されたデバイスの最大数は、CCSI CLK\_O デューティ サイクルの増加という問題によって制限されます。デイジー チェーンの最後のデバイスの CLK\_O 波形は、長いデイジー チェーン アプリケーションでの CCSI タイミング要件に違反する可能性があります。

### 2.1 CCSI CLK\_O デューティ サイクル増加の問題

TLC696xx-Q1 ファミリの I/O 電圧は、1.8V と 3.3V の両方の電圧と互換性があるように設計されており、さまざまなホストデバイス (タイミング コントローラなど) に接続できます。従来のインターフェイスのロジック レベル設計では、ロジック Low 電圧は  $0.3 \times VCC$ 、ロジック High 電圧は  $0.7 \times VCC$  を基準としており、実際のロジック High および Low 値は、デバイスに印加されている実際の VCC を基準とする必要があります。TLC696xx-Q1 ファミリのロジック Low および High レベルの SIN/CLK\_I は、表 2-1 に示すように、VCC = 1.8V の固定値を基準としています。

表 2-1. TLC696xx-Q1 の入力ロジックレベル電圧閾値

パラメータ		最小値	標準値	最大値	単位
ロジック・インターフェイス					
VLOGIC_IL	Low レベル入力電圧、SIN、CLK_I			0.54	V
VLOGIC_H	High レベル入力電圧、SIN、CLK_I	1.26			V

TLC696xx-Q1 ファミリは固定閾値で、VCC 電圧が 3.3V になると CLK\_O デューティ サイクルが増加します。図 2-1 は最初の LED ドライバの内部バッファに対する入力および出力信号を示しています。左側は最初のデバイスの入力信号、右側は出力信号です。ホスト デバイスが 3.3V/50% デューティ サイクルのクロック信号の送信をサポートしていると仮定すると、TLC696xx-Q1 は立ち上がりエッジが  $V_{IH\_3.3V}$  に達するとロジック High を認識し、立ち下がりエッジが  $V_{IL\_3.3V}$  に達するとロジック Low を認識しますが、TLC696xx-Q1 ファミリはその前にロジック High ( $\Delta t1$ ) を認識し、その後ろにロジック Low ( $\Delta t2$ ) を認識します。50% デューティ サイクルのクロック入力のロジック High 期間は、 $T/2 + \Delta t1 + \Delta t2$  として認識されるため、LED ドライバは入力に比べて高いデューティでクロック信号を再生成します。




図 2-1. TLC696x1/2/4/8-Q1 入力および出力クロック信号のデューティ サイクルの増加

TLC696xx-Q1 ファミリに示すように、クロックのデューティ サイクルはデイジー チェーン全体で増加するため、最大カスケード接続数の制限の 1 つは CLK\_I Low 時間の最小値です (有効なクロック信号を認識するには、18ns 以上の CLK\_I Low 時間が必要)。信号のスルー レートが遅い、または信号周波数が高い ( $T/2$  が小さい) などの場合、悪化する可能性があります。

表 2-2. TLC696xx-Q1 の最小 CLK\_I Low 時間要件

パラメータ		最小値	標準値	最大値	単位
SPI のタイミング要件					
$T_w$ (h)	CLK_I High 時間	18			ns
$T_w$ (L)	CLK_I Low 時間	18			ns

図 2-2 に、1 つの FET コントローラ (TLC69610-Q1) と 43 個の LED ドライバ (TLC69614-Q1) を単一のデイジー チェーン内で使用し、最大 2730 の調光ゾーンをサポートする 15.6 インチ ディスプレイバックライトの設計例を示します。図 2-2、に示すように CCSI クロック周波数が 8MHz の場合、上側は最初のデバイスの入力、下側は最後のデバイスの CLK\_O であり、デイジー チェーンでデューティサイクルが増加し、CLK Low 時間はわずか 10ns になっています。デイジー チェーン内の最後のデバイスの CLK\_O は、適切なリードバック診断動作のための最小 CLK\_I Low 時間要件を満たしていません。最後の 6 個のデバイスの CLK Low 時間はいずれも 18ns の要件を満たしていません。これは、実際の LED バックライト ボードの状態と一致します。(最後の 6 個のデバイスは、実際の LED マッピングの黒領域の調光ゾーンを制御します) 図 2-3。



図 2-2. 38 番目の LED ドライバの CLK\_O




図 2-3. LED ボードの立ち上げ

## 2.2 CCSI 周波数設計に関する考慮事項

CCSI 周波数を調整することは、CLK\_O デューティ サイクル増加の課題を解決する効果的な方法であり、より多くのカスケード接続をサポートします。各 LED ドライバの時間の増加 ( $\Delta t1 + \Delta t2$ ) は、ホスト コントローラからのスルー レートが同じ場合、固定値と仮定できるため、CCSI 周波数が低くなるとより長いロジック Low 期間 (T/2) が可能になります。CCSI 周波数を低くするには、CLK Low 時間が最小制限に達するまで、より多くのデイジー チェーン接続 LED ドライバを通過させる必要があります。

TLC696xx-Q1 ファミリの CCSI 周波数は、EMI およびオーディオ ノイズ キャンセレーションなど、一部のシステム レベルの性能に関係しています。このアプリケーション ノートでは、必要な輝度データを 1 つのフレームで表示および送信するために必要となる、最小 CCSI 周波数を計算するための基本ルールに重点を置いています。表 2-3 に、カスケード接続システムの設計要件を示した 43 個の LED ドライバを示します。これは必要な周波数を計算する例です。

表 2-3. 43 個の LED ドライバをカスケード接続したシステムの設計要件

パラメータ	要件の詳細
部品番号	TLC69614-Q1
ライン番号	4
フレームレート	1 秒あたり 60 フレーム
輝度分解能	12 ビット
チップ番号	43 個

PWM 輝度表示の最小周波数:

$$F\_Min\_Display = (\text{フレームレート}) \times (2^{\text{輝度分解能}}) \times (\text{ライン番号}) = 0.98\text{MHz}$$

輝度送信の最小周波数 (データ シートの輝度書き込みコマンドを参照):

$$F\_Min\_Transmission = (\text{フレームレート}) \times [16x3 + 16x(\text{チップ番号}) + 16 + (\text{チップ番号}) \times 16x(\text{ライン番号}) \times 16 + 16] = 2.75\text{MHz}$$

TLC696x4-Q1 で LED ゾーン輝度データを 1 つのフレームで送信および表示するための CCSI 最小周波数の計算値は 2.75MHz です。ただし、ほとんどのアプリケーションでは、TCON ローカル調光アルゴリズムの計算と LED ドライバのフォルト診断により長い時間がかかるため、より高い CCSI 周波数を選択する必要があります。このような理由から、このシステムのために TCON は 8MHz を開始点として選択しています。以下のセクションでは、システム レベルの要件を犠牲にすることなく、必要な CCSI 周波数をさらに下げる方法について説明します。

### 3 TLC69699-Q1 コネクティビティ IC の設計

TLC69699-Q1 は、SPI と連続クロック シリアル インターフェイス (CCSI) 間の SPI 互換コネクティビティ IC です。これは、[図 3-1](#) に示すように、一部の SPI インターフェイス TCON で CCSI 互換性の課題を解決するように設計されています。ホスト コントローラと元の LED ドライバ デイジーチェーンの間に TLC69699-Q1 を追加すると、CLK\_O デューティサイクルの増加制限を次の 3 つの方法で解決できます。

1. CLKI の high レベル デューティサイクルを減らしてから、最初の LED ドライバに進みます。
2. フォルト割り込み機能により、フレームごとに LOD、LSD、TSD、およびステータスをポーリングする時間を節約します。
3. 内部 TXFIFO での CCSI 出力周波数を下げます。




図 3-1. TLC69699-Q1 の代表的なアプリケーション

### 3.1 CLK\_O デューティ サイクルとデータ レートに関する CCSI 制御

TLC69699-Q1 には、デューティ サイクル制御の 2 つのオプションがあります。従来の 50% デューティ サイクル オプションとは別に、CLK\_O High レベルのパルス幅を 50ns に強制的に設定することもできます。表 3-1 に示すように、CCSI\_DC\_CTRL を CCSI\_DATA\_RATE と組み合わせることで、CLKO High レベルのパルス幅を 50% 以下に短縮できます。そのため、CLKO デューティの蓄積を使用しても、Low レベルのパルス幅を開始から拡大し、デジジー チェーンのデバイス数を多くすることができます。

表 3-1. CCSICTRL レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	説明
6	CCSI_DC_CTRL	R/W	0x0	CCSI のデューティ サイクル制御 0x0 = CCSI_DATA_RATE[3:0] = 4b'1110 (33.33%) と CCSI_DATA_RATE[3:0] = 4b'1100 (40%) である場合を除き、CLK_O のデューティ サイクルは 50% です。0x1 = CCSI_DATA_RATE[3:0] = 4b'111X で 25ns の場合を除き、CLK_O の High レベルのパルス幅は 50ns に維持されます
5-4	予約済み	R/W	0x0	予約済み
3-0	CCSI_DATA_RATE	R/W	0x0	CCSI のデータ レート 0x0 = 1Mbit/s 0x1 = 1.25Mbit/s 0x2 = 1.43Mbit/s 0x3 = 1.67Mbit/s 0x4 = 2Mbit/s 0x5 = 2.22Mbit/s 0x6 = 2.5Mbit/s 0x7 = 2.86Mbit/s 0x8 = 3.33Mbit/s 0x9 = 4Mbit/s 0xA = 5Mbit/s 0xB = 6.67Mbit/s 0xC = 8Mbit/s 0xD = 10Mbit/s 0xE = 13.33Mbit/s 0xF = 20Mbit/s

図 3-2 に、CLK\_O High レベルのパルス幅を強制的に 50ns にした場合の 5MHz CCSI データ レートでのテスト結果を示します。これは、デジジー チェーンの最初の LED ドライバが、より低いデューティ サイクルの入力クロックを受信できることを意味します。最後の LED ドライバの Low レベルのパルス幅は 85.9ns に達し、これにより 18ns の最小要件から十分なマージンを確保できます。




図 3-2. CCSI が 5MHz、CLK\_O High レベルのパルス幅が 50ns 時の TLC69699-Q1 と最後の LED ドライバの CLK\_O

### 3.2 フォルト信号による最適化されたフォルト リードバック方式

TLC696xx-Q1 ファミリーは、LED 短絡検出 (LSD)、LED 開放検出 (LOD)、サーマル シャットダウン検出 (TSD) などの診断機能をサポートしています。図 3-3 に示すように、FC27 レジスタは現在のチップ フォルト ステータスを記録し、FC26 レジスタはチップ インデックスとフォルト タイプを含む、以前のチップ フォルト ステータスを記録します。追加の TLC69699-Q1 デバイスを使用しない通常のシステムでは、ホスト コントローラがフレームごとに最後の LED ドライバ デバイスの FC26 および FC27 レジスタを読み出し、ホストが UART リードバック機能を備えていない場合にダイジー チェーンにフォルトが発生しているか検出する必要があります。

#### 8.5.29 FC27 Register (Offset = 1Bh) [reset = 0000h]

FC27 is shown in Figure 8-60 and described in Table 8-40.

Return to [Summary Table](#).

Figure 8-60. FC27 Register

15	14	13	12	11	10	9	8
RESERVED	RESERVED						
R/W-0h	R/W-0h						
7	6	5	4	3	2	1	0
RESERVED	CURR_CHIP_STATUS						
R/W-0h	R-0h						

Table 8-40. FC27 Register Field Descriptions

Bit	Field	Type	Reset	Description
15	RESERVED	R/W	0h	This bit is reserved and must be 0.
14-7	RESERVED	R/W	0h	These bit are reserved.
6-0	CURR_CHIP_STATUS	R	0h	CURR_CHIP_STATUS [6:0] = {INT, FB_OVF, TSD, LSD, LOD, INC, DEC}

図 3-3. TLC696xx-Q1 FC26/27 レジスタ チップ ステータス

#### 8.5.28 FC26 Register (Offset = 1Ah) [reset = 0000h]

FC26 is shown in Figure 8-59 and described in Table 8-39.

Return to [Summary Table](#).

Figure 8-59. FC26 Register

15	14	13	12	11	10	9	8
RESERVED	PREV_CHIP_STATUS						
R/W-0h	R-0h						
7	6	5	4	3	2	1	0
PREV_CHIP_STATUS							
R-0h							

Table 8-39. FC26 Register Field Descriptions

Bit	Field	Type	Reset	Description
15	RESERVED	R/W	0h	This bit is reserved and must be 0.
14-0	PREV_CHIP_STATUS	R	0h	PREV_CHIP_STATUS {14, 13, 12, 11, 10, [9:0]} = {TSD, LSD, LOD, INC, DEC, chip_idx}

図 3-4. FC26 レジスタとフィールドの説明

TLC69699-Q1 は、フォルト割り込みピンを実装して、システム内の複数のフォルトタイプを示します。これには、DAISY\_CHAIN\_FAULT が含まれ、デジタイズ チェーン内の 1 つ以上のデバイスが LOD、LSD、TSD エラーを通知します。ホスト コントローラは、TLC69699-Q1 のフォルト割り込みステータスを検出し、TLC696xx-Q1 の FC26/FC27 レジスタを読み取って、チップ インデックスとフォルト タイプをさらに特定できます。DAISY\_CHAIN\_FAULT をフォルト割り込み信号にマッピングすると、フレームごとに FC26/27 を読み取る追加の時間が節約され、CCSI 周波数を効果的に削減できます。

DAISY\_CHAIN\_FAULT 割り込み機能を使用すると、フォルト ポーリングに予約された時間を削除できます。したがって、このように 43 個をカスケード接続した場合、TCON は SPI 周波数を 8MHz から 5.2MHz に下げることができます。次のセクションでは、SPI 周波数の設定について詳しく説明します。

### 3.3 TXFIFO の構成

#### TXFIFO の構成

TLC69699-Q1 には、送信 FIFO と受信 FIFO があります。送信 FIFO (TXFIFO) とは、SPI ペリフェラルによって受信され、CCSI コントローラによって送信されるデータです。どちらの FIFO も、16 ビット幅の先入れ先出しメモリ バッファです。FIFO は、データが SPI クロックドメインと CCSI クロックドメインの間でクロスする間のタイミング要件を満たすために、データワードの格納に使用されます。SPI クロックドメインが CCSI クロックドメインよりも高い周波数で動作する場合、TXFIFO は、CCSI コントローラによってまだ送信されていない、SPI ペリフェラルによってすでに受信されたデータを格納します。カウンタ (TXFFST) は TXFIFO に現在格納されているワード数を追跡し、TXFFST の最大値を 0x1FF に設定できます。SPI ペリフェラルが CCSI コントローラよりも高いクロック周波数で動作する例を図 3-5 に示します。FIFO オーバーフローが適切に防止されている限り、SPI 周波数よりも低い CCSI 周波数を設定します。




図 3-5. CCSI コントローラより高い周波数で動作する SPI ペリフェラルの例

TCON は SPI 周波数を 8MHz から 5.2MHz に下げることができ、TLC69699-Q1 TXFIFO は CCSI 周波数を 5MHz 以下にさらに下げるに役立ちます (図 3-6 を参照)。下側の波形は 5.2MHz 時の TCON SPI 出力、上側の波形は 5MHz 時の TLC69699-Q1 CCSI 出力です。FIFO オーバーフローが適切に防止されている限り、TLC69699-Q1 の低い CCSI 出力周波数を CCSI\_DATA\_RATE で設定できます。




図 3-6. TXFIFO による TLC69699-Q1 の入出力周波数制御

## 4 まとめ

TLC696xx-Q1 ファミリーは、3.3V I/O 電圧での CLK\_O デューティサイクルが増加するため、最小クロック Low 時間の制限によって、カスケード接続された LED ドライバの最大数が制限されます。TLC69699-Q1 は、CCSI デューティサイクルの制御、最適化されたフォルト読み戻し方式、TXFIFO 機能により、必要な CCSI 周波数を下げることができるため、単一の長いデジタイズチェーンでより多くのカスケード接続された TLC696xx-Q1 ドライバを使用できます。

## 5 参考資料

1. テキサス インスツルメンツ、『[TLC696xx-Q1 デバイス ファミリー用 TLC69699-Q1 車載用 SPI 互換接続機能](#)』、データシート。
2. テキサス インスツルメンツ、『[TLC696x2/4/8-Q1 16 チャンネル、2/4/8 時間多重化、車載用ローカル調光バックライト LED ドライバ](#)』、データシート。

## 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265  
Copyright © 2025, Texas Instruments Incorporated

## 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適したテキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、ます。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかるテキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265  
Copyright © 2025, Texas Instruments Incorporated