

## Errata

**AM263Px Sitara™ マイクロコントローラ シリコン リビジョン 1.0****概要**

この文書では、機能仕様に対する既知の例外 (アドバイザリ) について説明します。本文書には、使用上の注意事項も記載されています。使用上の注意は、デバイスの動作が推定または文書化された動作と一致しない可能性がある状況を示しています。これには、デバイスの性能や機能の正確さに影響を与える動作が含まれる場合があります。

**目次**

<b>1 使用上の注意およびアドバイザリ マトリックス</b> .....	<b>2</b>
<b>2 シリコン リビジョン 1.0 の使用上の注意とアドバイザリ</b> .....	<b>4</b>
2.1 シリコン リビジョン 1.0 の使用上の注記.....	4
2.2 シリコン リビジョン 1.0 のアドバイザリ.....	5
<b>3 商標</b> .....	<b>21</b>
<b>4 改訂履歴</b> .....	<b>21</b>

## 1 使用上の注意およびアドバイザリ マトリックス

表 1-1 に、すべての使用上の注意と、該当するシリコンのリビジョンを示します。表 1-2 にすべてのアドバイザリ、影響を受けるモジュール、および適用可能なシリコン リビジョンを一覧表示します。

表 1-1. 使用上の注意マトリックス

モジュール	説明	影響を受けるシリコンのリビジョン
		AM263Px
		1.0
クロック	i2324 — GCM と GCD ステータス信号の間にシンクロナイザがありません	あり
クロック	i2488 — クロック: 正確な 50 ~ 50 デューティ サイクル クロックのための PLL 構成	あり
安全性安全	i2508 — RC OSC: 安全システムでの使用	あり

表 1-2. アドバイザリ マトリックス

モジュール	説明	影響を受けるシリコンのリビジョン
		AM263Px
		1.0
BUS SAFETY	i2393 — 検出されたフォルトについて詳細なエラー ステータスが BUS_SAFETY_ERR レジスタに記録されない	あり
CONTROLSS	i2352 — CONTROLSS-SDFM: スレッシュホールド設定 (LLT, HLT)、フィルタ タイプ、COSR 設定を動的に変更すると、スプリアス コンパレータ イベントがトリガされます	あり
CONTROLSS	i2353 — CONTROLSS-SDFM: データ フィルタ設定 (フィルタ タイプや DOSR など) を動的に変更すると、誤ったデータ確認イベントがトリガされます	あり
CONTROLSS	i2354 — CONTROLSS-SDFM: SD 変調器の 3 クロック サイクル以内に SDCPARMx レジスタのビット フィールド CEVT1SEL、CEVT2SEL、および HZEN に連続して 2 回書き込みを行うと、SDFM ステートマシンが破損し、誤ったコンパレータ イベントが発生する可能性があります	あり
CONTROLSS	i2356 — CONTROLSS-ADC: INTxCONT (割り込み継続モード) が設定されていない場合、割り込みは停止する可能性があります	あり
CONTROLSS	i2357 — CONTROLSS-ePWM: ePWM グリッチは、ブランキング ウィンドウの終了時にトリップがアクティブのままの場合、発生する可能性があります	あり
CONTROLSS	i2358 — CONTROLSS-ePWM: ブランキング開始後の最初の 3 サイクルの間、トリップ イベントはブランキング ウィンドウによってフィルタされません	あり
CONTROLSS	i2359 — CONTROLSS-CMPSS: DACSOURCE を 0 にしたとき、または 1 に再構成したときのプリスケアラ カウンタの動作が仕様と異なります	あり
CONTROLSS	i2405 — CONTROLSS: 競合状態 OUTPUT_XBAR と PWM_XBAR により、イベント ミスが発生します	あり
CPSW	i2345 — CPSW: CPDMA がメモリ バンクにまたがるパケットを取得すると、イーサネット パケットの破損が発生します	あり
CPSW	i2401 — CPSW: ホスのタイムスタンプにより、CPSW ポートがロックされる	あり
CPSW	i2438 — CPSW: VLAN 追加/削除によるホスからイーサネットへのチェックサム生成	あり
CPSW	i2439 — CPSW: ホスからイーサネットへのタイムスタンプの精度の問題	あり
DTHE	i2428 — DTHE の AES は、GCM 暗号化の最後に data_in に対する追加の DMA 要求を生成します	あり
フラッシュ	i2503 — フラッシュ ブート モードでは、フラッシュの冗長ブート ロケーションからのブートが機能しません	あり
ICSS	i2433 — ICSS: LSW が読み取られるとき、64 ビット IEP タイマの読み取りにはロック MSW ロジックがありません	あり
LIN	i2500 — ウェイクアップ キーとして 0xF0 を使用すると、LIN モジュールが起動しません	あり
MBOX	i2404 — MBOX: メールボックス レジスタの競合状態により、イベント ミスが発生する	あり
OSPI	i2383 — OSPI: 2 バイト アドレスは、PHY DDR モードではサポートされていません	あり
OSPI	i2351 — OSPI: ダイレクト アクセス コントローラ (DAC) は、NAND フラッシュによる連続読み取りモードをサポートしていませんの使用上の注意を更新	あり
OSPI	i2189 — OSPI: コントローラ PHY のチューニング アルゴリズムを追加	あり
PBIST	i2374 — PBIST: R5SS_CORE_CLK のクロック周波数が R5FSS_CLK_SELECTED 周波数と異なると、PBIST は失敗します	あり
RAM	i2499 — バースト読み取り中の単一エラー検出時に、誤ったデータがマスターに返されました	あり
RAM SEC	i2427 — RAM SEC が誤った RAM 書き込みを引き起こす可能性があり、L2&MBOX のメモリ破損が発生します	あり

表 1-2. アドバイザリ マトリックス (続き)

モジュール	説明	影響を受けるシリコンのリビジョン
		AM263Px
		1.0
RESOLVER	i2486 — RESOLVER: 角度の不正確さと速度リップルが、アークタン ルックアップ テーブルのオフセットの問題により発生する可能性がある	あり
ROM	i2426 — ROM が、拡張オペコードをサポートするフラッシュに対して OSPI 8D ブートモードをサポートしていない	あり
SOC CONTROL	i2394 — 割り込みおよびエラー アグリゲータ キャプチャレジスタの競合状態により、イベントミスが発生する	あり
SOC CONTROL	i2392 — mem-init キャプチャレジスタの競合状態により、イベントミスが発生する	あり
TMU	i2485 — TMU: TMU レジスタに書き込み時に R5SS0_CORE1 および R5SS1_CORE1 での TCM メモリ破損が発生する	あり
UART	i2310 — USART: タイムアウト割り込みの誤ったトリガを追加	あり
UART	i2311 — USART: スプリアス DMA 割り込み	あり

## 2 シリコン リビジョン 1.0 の使用上の注意とアドバイザー

このセクションには、このシリコン リビジョンの使用上の注意およびアドバイザーが記載されています。

### 2.1 シリコン リビジョン 1.0 の使用上の注記

このセクションでは、シリコン リビジョン 1.0 [およびそれ以前のシリコン リビジョン] に適用されるすべての使用上の注意を一覧表示しています。

#### **i2324** GCM と GCD ステータス信号の間にシンクロナイザがありません

**詳細:** GCM と GCD の間にシンクロナイザがないため、クロック構成レジスタの読み取りが一時的に正しくなくなる可能性があります。

**重大度:** 軽微

**回避方法:** ステータスレジスタが、プログラムされた SRC\_SEL および DIV の値に反映されるまで、ステータスレジスタの変更をポーリングします。

#### **i2488** クロック: 精密な 50-50 デューティ サイクル クロック用の PLL 回路

**詳細:** PLL 内の VCO は、さまざまなデューティ サイクルで出力波形を生成できますが、これはシステムおよびペリフェラルに必要な正確な 50-50 デューティ サイクルの要件を満たすことができません。

**重大度:** 軽微

**回避方法:** PLL が目標周波数の 2 倍 (2x) で動作するよう構成します。PLL 出力を 2 分周するように、クロック分周器 (HSDIVIDER) レジスタを構成します。

#### **i2508** 安全システムでの RC OSC の使用法

**詳細:** 内部 10MHz RC 発振器は、TRM の「リンプ モード」セクションに記載されているように、XTAL クロックの安全モニタとして機能し、その有無を検出します。XTAL 障害が発生した場合、デバイスは自動的に RC\_CLK に切り替わり、CPU とペリフェラルの動作を維持します。RC 発振器の精度は XTAL に匹敵しないため、XTAL クロックが存在する (トグルする) か存在しないかを検出するだけで、XTAL クロックの精度や周波数精度を検証することはできません。

リンプ モードの有効化:

- リンプ モードはデフォルトで無効になっているため、ソフトウェアで明示的に有効にする必要があります
- XTAL クロック損失検出: MSS\_TOPRCM\_LIMP\_MODE\_EN レジスタの LIMP\_MODE\_EN\_XTALCLK\_LOSS\_EN ビットを設定します。

**回避方法:** XTAL クロックまたは PLL クロックの精度を監視する必要がある場合は、外部高精度リファレンス クロックをマイコンに供給する必要があります。その後、この外部リファレンス クロックを使用して

i2508 (続き)

## 安全システムでの RC OSC の使用法

XTAL または PLL クロックの精度を検証するように、DCC (デュアル クロック コンパレータ) モジュールを構成できます。

## 2.2 シリコン リビジョン 1.0 のアドバイザー

以下のアドバイザーは、機能仕様に対する設計上の既知の例外です。アドバイザーには、この文書に追加された順序で番号が付けられます。設計例外が解消されたという理由で、またはデバイス固有のデータ マニュアルまたは技術リファレンス マニュアルに文書化されたという理由で、この文書の将来のリビジョンで一部のアドバイザー番号を削除することがあります。項目を削除しても、残りのアドバイザー番号を並べ直すことはありません。

i2189

## OSPI: コントローラ PHY のチューニング アルゴリズムを追加

詳細:

PHY モジュールがイネーブルのとき、OSPI コントローラは DQS 信号を使用してデータをサンプリングします。しかし、モジュールに問題が存在する必要があります。これは、このサンプルは内部クロックで定義されたウィンドウ内で発生する必要があります。読み取り動作は外部遅延の影響を受け、温度によって変化します。任意の温度で読み取りが有効になるようにするには、最も堅牢な TX、RX、読み取り遅延の値を選択する特別なチューニング アルゴリズムを実装する必要があります。

回避方法:

このバグの回避方法については、[SPRACT2](#) に詳細が記載されています。一部の PVT 条件でデータをサンプリングするには、ユーザーは読み取り遅延フィールドをインクリメントして、内部クロックのサンプリング ウィンドウをシフトする必要があります。これにより、データ アイ内の任意の場所でデータのサンプリングが可能になります。しかし、これには次の副作用があります。

1. すべての読み取り動作に対して PHY パイプライン モードを有効化する必要があります。書き込みのために PHY パイプライン モードを無効化するため、読み出しと書き込みは個別に処理する必要があります。
2. 回避方法が実行されると、ビジー ビットのハードウェア ポーリングが壊れます。そのため、代わりに SW ポーリングを使用する必要があります。ホストとフラッシュ デバイスのどちらからも割り込みが発生しないように、DMA アクセスにより、ページ境界内で書き込みを行う必要があります。ソフトウェアは、ページ書き込みの間でビジー ビットをポーリングする必要があります。または、ハードウェア ポーリングを有効化した状態で、PHY 以外のモードで書き込みを実行することもできます。
3. STIG 読み取りは余分なバイトでパディングされ、受信データは右シフトされなければなりません。

i2310

## USART: 「タイムアウト割り込みの誤ったクリア / トリガ」を追加

詳細:

RHR/MSR/LSR レジスタが読み出されたときに、USART が誤ってクリアしたり、タイムアウト割り込みをトリガしたりすることがあります。

回避方法:

CPU の使用事例の場合。

- タイムアウト割り込みが誤ってクリアされた場合:
  - FIFO 内の保留データがタイムアウト割り込みを再トリガするため、これは有効です

**i2310 (続き)**
**USART:「タイムアウト割り込みの誤ったクリア/トリガ」を追加**

- タイムアウト割り込みが誤って設定され、FIFO が空である場合は、次の SW 回避方法を使用して割り込みをクリアします。
  - TIMEOUTH および TIMEOUTL レジスタでタイムアウト カウンタの High 値を設定します
  - EFR2 ビット 6 を 1 に設定して、タイムアウト モードを周期的に変更します
  - IIR レジスタを読み出して、割り込みをクリアします
  - タイムアウト モードを元のモードに戻すには、EFR2 ビット 6 を 0 に戻します

**DMA の使用事例の場合。**

- タイムアウト割り込みが誤ってクリアされた場合:
  - 次の周期的なイベントでタイムアウト割り込みが再トリガされるため、これは有効です
  - ユーザーは、EFR2 のビット 6 を 1 に設定して、RX タイムアウト動作を周期的モードにする必要があります
- タイムアウト割り込みが誤って設定されている場合:
  - これにより、DMA は SW ドライバによって破棄されます
  - 次の受信データが有効であるため、SW で DMA が再度設定されます

**i2374**
**R5SS\_CORE\_CLK のクロック周波数が R5FSS\_CLK\_SELECTED 周波数と異なると、PBIST は失敗します**
**詳細**

R5SS メモリは、プログラマブル分周器を使用して R5SS\_CLOCK\_SELECTED ルートクロックから派生する R5SS\_CORE\_CLK (R5SS CPU クロック)を受信します。PBIST コントローラを使用して R5SS メモリをテストすると、PBIST コントローラは R5SS\_CLOCK\_SELECTED ルートクロックを受信します。2 つのクロックに対して異なる周波数を選択すると、PBIST 動作が失敗します。

**回避方法**

PBIST を R5SS メモリと組み合わせて使用するには、両方のクロックの周波数を同じにする必要があります。アプリケーションの使用で R5SS\_CORE\_CLK を R5SS\_CLOCK\_SELECTED の分周周波数にする必要がある場合、R5SS メモリの PBIST 動作中に、アプリケーションによって R5SS\_CORE\_CLK が R5SS\_CLOCK\_SELECTED と同じ周波数に構成されるようにする必要があります。

**i2311**
**USART スプリアス DMA 割り込み**
**詳細:**

スプリアス DMA 割り込みは、DMA を使用して TLR レジスタの 2 の非冪乗 (Non power of two) のトリガレベルで TX/RX FIFO にアクセスする場合に発生することがあります。

**回避方法:**

TX/RX FIFO のトリガレベル (1、2、4、8、16、32) に 2 の冪乗の値を使用します。

**i2345**
**CPSW:CPDMA がメモリバンクにまたがるパケットを取得すると、イーサネットパケットの破損が発生します**
**詳細:**

SoC の各メモリ バンクは、個別のメモリ コントローラを備えています。メモリ アドレスは連続していても、各バンクは独立したコントローラを持つ独立したエンティティです。

**i2345 (続き)**

**CPSW:CPDMA がメモリバンクにまたがるパケットを取得すると、イーサネットパケットの破損が発生します**

メモリバンクが 32 バイト、メモリ要求のアドレスが 16 バイトでメモリバンク終了前のメモリ要求を受信した場合、メモリコントローラの動作は次のようになります。

メモリコントローラが 16 バイト後にメモリバンクの終了に遭遇すると、そのメモリバンクの先頭から 16 バイトを返します。

これにより、パケットが破損します。

**回避方法:**

アプリケーション側からのシングルイーサネットパケットが、メモリバンクにまたがっていないことを確認してください。

**i2351**

**OSPI:ダイレクトアクセスコントローラ(DAC) は、NANDフラッシュによる連続読み取りモードをサポートしていません**

**詳細:**

OSPI コントローラは、OSPI コントローラへの内部 DMA バス要求の間に、フラッシュメモリへの CSn 信号を (設計意図によって) デアサートできるため、OSPI ダイレクトアクセスコントローラ (DAC) は、NAND フラッシュによる連続読み取りモードをサポートしていません。

この問題が発生するのは、一部の OSPI/QSPI NAND フラッシュメモリで提供される「連続読み取り」モードでは、バーストトランザクション全体にわたってチップセレクト入力がアサートされたままにならなければならないためです。

SoC 内部 DMA コントローラと他のイニシエータは 1023B 以下のトランザクションに制限されており、アービトレーション/キューイングは、さまざまな DMA コントローラの内部、または任意の DMA コントローラと OSPI ペリフェラルの間の相互接続の両方で実行できます。その結果、OSPI コントローラへのバス要求が遅延し、外部 CSn 信号がデアサートされます。

NOR フラッシュメモリは CSn デアサートの影響を受けません。連続読み取りモードは想定通りに動作します。

**回避方法:**

ソフトウェアは、ページ/バッファ付き読み取りモードを使用して NAND フラッシュにアクセスできます。

**i2352**

**CONTROLSS-SDFM:スレッショルド設定(LLT、HLT)、フィルタタイプ、COSR設定を動的に変更すると、スプリアスコンパレータイベントがトリガされます**

**詳細:**

SDFM コンパレータ設定 (フィルタタイプ、下限/上限スレッショルド、コンパレータ OSR (COSR) 設定など) が実行中に動的に変更されると、誤ったコンパレータイベントがトリガされてしまいます。スプリアスコンパレータイベントは、適切に設定されている場合、対応する CPU 割り込み、CLA タスク、ePWM クロスバー イベント、GPIO 出力クロスバー イベントをトリガします。

**回避方法:**

コンパレータ設定を動的に変更する必要がある場合は、以下の手順に従って、誤ったコンパレータイベントによって CPU 割り込み、CLA イベント、または X-BAR イベント (ePWM X-BAR/GPIO 出力 X-BAR イベント) が生成されないようにしてください。

1. コンパレータフィルタを無効にします。
2. コンパレータフィルタの少なくともレイテンシ + 3 SD-Cx クロックサイクルの遅延。

**i2352 (続き)**

**CONTROLSS-SDFM: スレッシュホールド設定 (LLT、HLT)、フィルタ タイプ、COSR 設定を動的に変更すると、スプリアス コンパレータ イベントがトリガされます**

3. フィルタ タイプ、COSR、下限/上限スレッシュホールドなどのコンパレータ フィルタ設定を変更します。
4. コンパレータ フィルタの少なくともレイテンシ + 5 SD-Cx クロックサイクルの遅延。
5. コンパレータ フィルタを有効にします。

**i2353**

**CONTROLSS-SDFM: データ フィルタ設定 (フィルタ タイプや DOSR など) を動的に変更すると、誤ったデータ確認イベントがトリガされます**

**詳細:**

実行時に SDFM データ設定 (フィルタ タイプや DOSR 設定など) が動的に変更されると、誤ったデータ フィルタ準備完了イベントがトリガされます。スプリアス データ準備完了イベントは、適切に構成されている場合、対応する CPU 割り込み、CLA タスク、DMA トリガをトリガします。

**回避方法:**

SDFM データ フィルタ設定を動的に変更する必要がある場合は、以下の手順に従って、スプリアス データ フィルタ準備完了イベントが生成されないようにします。

1. データフィルタを無効にします。
2. データフィルタの少なくともレイテンシー + 3 SD-Cx クロック サイクルの遅延。
3. フィルタ タイプや DOSR などのデータ フィルタ設定を変更します。
4. データフィルタの少なくともレイテンシー + 5 SD-Cx クロック サイクルの遅延。
5. データ フィルタを有効にします。

**i2354**

**CONTROLSS-SDFM: SD 変調器の 3 クロック サイクル以内に SDCPARMx レジスタのビット フィールド CEVT1SEL、CEVT2SEL、および HZEN に連続して 2 回書き込みを行うと、SDFM ステートマシンが破損し、誤ったコンパレータ イベントが発生する可能性があります**

**詳細:**

3 つの SD モジュレータ クロック サイクル内で SDCPARMx レジスタ ビット フィールド CEVT1SEL、CEVT2SEL、および HZEN に連続書き込みをすると、SDFM ステート マシンが破損する可能性があります。誤ったコンパレータ イベントが発生する可能性があります。これにより、適切に構成されている場合は、CPU 割り込み、CLA タスク、ePWM XBAR イベント、および GPIO 出力 X-BAR イベントがトリガされる可能性があります。

**回避方法:**

3 つの SD モジュレータ クロック サイクル内での連続書き込みを避けるか、SDCPARMx レジスタ ビット フィールドを 1 回のレジスタ書き込みで構成します。

**i2356**

**CONTROLSS-ADC: INTxCONT (割り込み継続モード) が設定されていない場合、割り込みは停止する可能性があります**

**詳細:**

ADCINTSELxNx[INTxCONT] = 0 の場合、ADCINTFLG が設定されると割り込みは停止し、追加の ADC 割り込みは発生しません。ADCINTFLGCLR レジスタのソフトウェア書き込みとともに ADC 割り込みが同時に発生すると、ADCINTFLG が予期せず設定されたままになり、将来の ADC 割り込みをブロックします。

i2356 (続き)

**CONTROLSS-ADC:INTxCONT (割り込み継続モード) が設定されていない場合、割り込みは停止する可能性があります**

回避方法:

1. ADCINTFLG が追加の ADC 割り込みをブロックしないように、Continue-to-Interrupt モードを使用します。

```
ADCINTSEL1N2[INT1CONT] = 1;
ADCINTSEL1N2[INT2CONT] = 1;
ADCINTSEL3N4[INT3CONT] = 1;
ADCINTSEL3N4[INT4CONT] = 1;
```

2. この状態を回避するために、次の ADC 割り込みが発生する前に、ADC ISR をサービスし、ADCINTFLG をクリアするのに十分な時間を常に確保してください。
3. ADCINTFLG をクリアするとき、ISR のオーバーフロー状態を確認します。ADCINTFLGCLR への書き込み直後に ADCINTOVF をチェックし、これが設定されている場合は、ADCINTFLGCLR をもう一度書き込んで ADCINTFLG がクリアされていることを確認します。ADCINTOVF レジスタが設定され、ADC 変換割り込みが失われたことを示します。

```
AdcaRegs.ADCINTFLGCLR.bit.ADCINT1 = 1; //clear INT1 flag
if(1 == AdcaRegs.ADCINTOVF.bit.ADCINT1) //ADCINT overflow
{
    AdcaRegs.ADCINTFLGCLR.bit.ADCINT1 = 1; //clear INT1 again
    // If the ADCINTOVF condition will be ignored by the application
    // then clear the flag here by writing 1 to ADCINTOVFCLR.
    // If there is a ADCINTOVF handling routine, then either insert
    // that code and clear the ADCINTOVF flag here or do not clear
    // the ADCINTOVF here so the external routine will detect the
    // condition.
    // AdcaRegs.ADCINTOVFCLR.bit.ADCINT1 = 1; // clear OVF
```


i2357

**CONTROLSS-ePWM:ePWM グリッチは、ブランキング ウィンドウの終了時にトリップがアクティブのままの場合、発生する可能性があります**


詳細:

ブランキング ウィンドウは通常、システムへの誤ったトリップを引き起こす可能性のある遷移中の PWM トリップ イベントをマスクするために使用されます。ブランキング ウィンドウ サイクルの終了後、3 未満の ePWM クロックの間 ePWM トリップ イベントがアクティブのまま維持されている場合、ePWM 出力に望ましくないグリッチが発生する可能性があります。

以下の画像に、不要な ePWM 出力が発生する可能性のある時間を示します。



以下の画像に、ブランキング ウィンドウが閉じる前または 3 サイクル後にトリップイベントが 1 サイクル以内に終了した場合に可能性のある 2 つの ePWM 出力を示します。



- i2357 (続き)**      **CONTROLSS-ePWM :ePWM** グリッチは、ブランキング ウィンドウの終了時にトリップがアクティブのままの場合、発生する可能性があります
- 
- 回避方法:**      トリップ入力がこの範囲(ブランキング ウィンドウの閉じる 1 サイクル前および 3 サイクル後)に入るようなブランキング ウィンドウの構成は避けてください。
- i2358**              **CONTROLSS-ePWM** :ブランキング開始後の最初の 3 サイクルの間、トリップ イベントはブランキング ウィンドウによってフィルタされません
- 
- 詳細:**              ブランキング ウィンドウは、ブランキング ウィンドウの開始後の最初の 3 サイクルのトリップ イベントをブランクにしません。DCEVTFILT は、DCxEVTy 信号の変更を継続的に反映することができます。DCEVTFILT が有効化されている場合、設定されている後続のサブシステム (たとえば、トリップゾーン サブモジュール、TZ 割り込み、ADC SOC、PWM 出力) に影響を及ぼす可能性があります。
- 回避方法:**      ブランキングが必要な前に、ブランキング ウィンドウを 3 サイクル開始します。周期境界でブランキング ウィンドウが必要な場合、次の周期の開始 3 サイクル前にブランキング ウィンドウを開始します。これは、ブランキング ウィンドウが期間の境界を越えて持続するため、機能します。
- i2359**              **CONTROLSS-CMPSS :DACSOURCE** を 0 にしたとき、または 1 に再構成したときのプリスケールカウンタの動作が仕様と異なります
- 
- 詳細:**              プリスケールカウンタの動作中に DACSOURCE = 0 にした場合、プリスケール カウンタはリセットされません。イネーブル条件が LOW の場合、値は維持され、DACSOURCE が再度 1 として構成された場合、カウンタは以前に保持された値から開始します。このバグは、PRESCALE カウンタの実行中に DACSOURCE が設定されている場合にのみ存在します。
- 回避方法:**      動的構成ではない DACSOURCE 構成間にソフトリセットを発行します。

**i2383**

**OSPI:2 バイト アドレスは、PHY DDR モードではサポートされていません**

---

**詳細:**

PHY DDR モードで OSPI コントローラが 2 バイト アドレッシングに構成されていると、内部ステータスマシンが送信されたアドレス バイト数を誤って (2 ではなく) 1 と比較します。これにより、ステータスマシンがアドレス位相でロックアップし、PHY DDR モードが動作不能になります。

この問題は、タップ モードまたは PHY SDR モードを使用する場合は発生しません。PHY DDR モードで 4 バイト アドレッシングを使用する場合も、この問題は発生しません。

**回避方法:**

互換性のある OSPI メモリにプログラマブル アドレス バイト設定がある場合は、フラッシュの 2 ~ 4 に必要なアドレス バイト数を設定します。これには、アドレス バイトを変更するための特定のコマンドの送信やフラッシュ上の構成レジスタへの書き込みが含まれる場合があります。完了したら、コントローラ設定で送信されたアドレス バイト数を 2 から 4 に更新します。

2 バイト アドレッシングのみをサポートし、再プログラムできない互換 OSPI メモリについては、PHY DDR モードはそのメモリと互換性がありません。代替モード:

- PHY SDR モード
- TAP (非 PHY) DDR モード
- TAP (非 PHY) SDR モード

**i2392**

**mem-init キャプチャレジスタの競合状態により、イベント ミスが発生する**

---

**詳細:**

キャプチャレジスタで競合状態が発生する可能性があり、同じレジスタの他のイベントがレジスタへの書き込みによってクリアされている間にイベントが失われる可能性があります。この問題の影響を受けるレジスタは、以下のとおりです。

**回避方法:**

次のいずれかの回避方法を使用できます:

mem-init を順番にトリガし、新しい mem-init をトリガする前にステータスをクリアします。これは、両方のステータスが同じレジスタにある場合に必要です。

(または)

並列トリガが必要な場合は、トリガされたすべてのステータスビットが 1'b1 であることをポーリングしてから、DONE ステータスレジスタをクリアします

(または)

mem-init を開始した後、MEM\_INIT\_STATUS レジスタを確認し、一定の間隔でチェックしてステータスがローになるのを待ち、最終的に、ステータスがローになったら DONE ステータスレジスタをクリアします

**i2393**

**検出された障害の詳細なエラー ステータスが BUS\_SAFETY\_ERR レジスタに記録されない**

---

**詳細:**

MSS\_CTRL:\*\_BUS\_SAFETY\_ERR レジスタの COMP\_CHECK および COMP\_ERR フィールドで検出された障害の詳細なエラー ステータスが正しく記録されません。

エラー信号 err\_comp および err\_comp\_signals は、診断回路の障害を検出するために使用されます。これら 2 つの信号の AND 出力は、障害の通知に使用されます。ただし、これらはクロックの異なるエッジでサンプリングされるため、エラー信号が生成されなくなります。したがって、MSS\_CTRL MMR に記録されません。

次の 2 つのシナリオが考えられます:


**i2393 (続き)**
**検出された障害の詳細なエラー ステータスが `BUS_SAFETY_ERR` レジスタに記録されない**

ケース 1: ログ レジスタの値は 0 以外です

ここでは、粒度ログが正しくキャプチャされ、特定の障害に対して適切なアクションを実行できます。

ケース 2: ログ レジスタはすべて 0 です

ここでは、詳細ログは正しくキャプチャされず、影響を受ける可能性のあるエンティティは R5F および L2 メモリです。


**図 2-1.**
**回避方法:**

回避策はありません。

詳細なエラー ステータスがログに記録されないため、バス安全フォルトは集約されたエラーイベントとしてのみ検出され、診断情報の粒度は正しくキャプチャされません。

ケース 1: ログが正しくキャプチャされた場合、ログの結果を使用して適切なアクションを実行できます。

ケース 2: ログが正しくキャプチャされない場合は、a) 診断の場合はアクションは不要であり、b) アプリケーションで実際の障害が発生した場合は `WarmResetrn` を使用する必要があります。

**i2394**
**割り込みおよびエラー アグリゲータ キャプチャレジスタの競合状態により、イベント ミスが発生します**
**詳細:**

キャプチャレジスタで競合状態が発生する可能性があり、同じレジスタの他のイベントがレジスタへの書き込みによってクリアされている間にイベントが失われる可能性があります。この問題の影響を受けるレジスタは、以下のとおりです。

`MSS_CTRL:*INTAGG_STATUS_REG`、`*TPCC_ERR/INTAGG_STATUS_RAW`

**回避方法:**

ISR で次の手順に従います。

- 1) ISR を終了する前に、`*_ERRAGG_RAW` を読み取り、`*_ERRAGG_MASK` を使用して論理積をとってビット有効性をチェックします。
- 2) いずれかのビットがセットされている場合、割り込み/エラーが発生し、`*_ERRAGG_STATUS` をクリアしている間にこれが失われたことを意味します。
- 3) ISR 内の対応するビットを処理してから、ISR を終了します。そのため、`STATUS` と「`RAW&MASK`」の両方が 0 になった後で ISR を終了する必要があります

**i2401**

**CPSW:ホストのタイムスタンプにより、CPSW ポートがロックされます**

**詳細:**

CPSW は、パケット入力タイムスタンプ情報をホストに通信するための 2 つのメカニズムを提供します。

1 つ目のメカニズムは、特定のイベントによってトリガされたときにタイムスタンプを記録する CPTS イベント FIFO を経由します。そのようなイベントの 1 つは、指定された EtherType フィールドを持つイーサネットパケットの受信です。最も一般的に、これは PTP パケットの入力タイムスタンプをキャプチャするために使用されます。このメカニズムでは、ホストは DMA 経由で配信されるパケットペイロードとは別に、(CPTS FIFO から) タイムスタンプを読み取る必要があります。このモードはサポートされており、このエラッタの影響を受けません。

2 つ目のメカニズムは、PTP パケットだけでなく、すべてのパケットの受信タイムスタンプを有効化することです。このメカニズムでは、タイムスタンプは DMA を介してパケットペイロードと一緒に配信されます。この 2 番目のメカニズムは、このエラッタの主題です。

CPTS ホストタイムスタンプがイネーブルの場合、内部 CPSW ポート FIFO へのすべてのパケットには、CPTS からのタイムスタンプが必要です。EMI やその他の破損メカニズムによってパケットプリアンブルが破損した場合、タイムスタンプ要求が CPTS に送信されない可能性があります。この場合、CPTS は CPSW ポート FIFO でロックアップ状態を引き起こすタイムスタンプを生成しません。CPTS\_CONTROL レジスタの `tstamp_en` ビットをクリアして CPTS ホストのタイムスタンプを無効化すると、ロックアップ状態が発生しなくなります。

**回避方法:**

イーサネットからホストへのタイムスタンプを無効化する必要があります。

CPTS ホストのタイムスタンプの代わりに、イベント FIFO のタイムスタンプを使用できます。

**i2404**

**MBOX:メールボックスレジスタの競合状態により、イベントミスが発生する**

**詳細:**

キャプチャレジスタで競合状態が発生する可能性があり、同じレジスタの他のイベントがレジスタへの書き込みによってクリアされている間にイベントが失われる可能性があります。この問題の影響を受けるレジスタは、以下のとおりです。

MSS\_CTRL:\*\_MBOX\_READ\_REQ

MSS\_CTRL:\*\_MBOX\_READ\_DONE

**回避方法:**

トリガ (WRITE DONE / READ ACK) イベントを設定する前に、他のプロセッサのステータス (READ DONE / READ\_DONE\_REQ) を読み取り、何らかの割り込みが実行中であることを確認します。

(または)

一定の時間内にステータス (READ DONE / READ\_DONE\_REQ) を受信しない場合、(WRITE DONE / READ ACK) イベントを再トリガします。

**i2405**

**CONTROLSS: 競合状態 OUTPUT\_XBAR と PWM\_XBAR により、イベントミスが発生します**

**詳細:**

キャプチャレジスタで競合状態が発生する可能性があり、同じレジスタの他のイベントがレジスタへの書き込みによってクリアされている間にイベントが失われる可能性があります。この問題の影響を受けるレジスタは、以下のとおりです。

C2K\_PWMXBAR:PWMXBAR\_STATUS

i2405 (続き)

**CONTROLSS: 競合状態 OUTPUT\_XBAR と PWM\_XBAR により、イベントミスが発生します**

C2K\_OUTPUTXBAR:OUTPUTXBAR\_STATUS

**回避方法:**

WA -1 (イベント幅が 50ns を超える場合):

デフォルトでは、レベル イベント (幅 > 50ns) は「STATUS」レジスタでキャプチャされます。「Clr Flag」の実行中に、ハードウェアからの新しいイベントが同時にアサートされた場合、FLAG レジスタで見逃されます。ただし、STATUS レジスタは、FLAG レジスタで見逃されたイベントをキャプチャします。「Clr FLAG」が完了した後、「STATUS」レジスタを読み出すと、「STATUS」での読み取りに基づいて、見逃したイベントのキャプチャ処理が可能になります。

WA-1:ISR シーケンス:

Read FLAG Event[x]


Read STATUS、すべてのイベント

Clr FLAG、Event[x]

Read STATUS、すべてのイベント

欠けている HW イベント FLAG をキャプチャ

存在する場合はそれに応じて処理



WA -2 (任意のイベント幅):

ISR で、同じイベントで OUTPUTXBAR を有効化してから、「Clr PWMXBAR FLAG」を有効化します。

同じウィンドウ中に見逃されたハードウェア イベントは、「OUTPUTXBAR FLAG」でキャプチャされます。OUTPUTXBAR FLAG を読み取り、それに応じて処理します

「Clr OUTPUTXBAR FLAG」に続き、ISR で OUTPUTXBAR を無効にします。

WA-2:ISR シーケンス:

Read FLAG Event[x]

Read STATUS、すべてのイベント

Enable OutPutxBAR

- 同じイベントをマップ

Clr FLAG、Event[x] PWMXBAR

Read STATUS

i2405 (続き)


**CONTROLSS: 競合状態 OUTPUT\_XBAR と PWM\_XBAR により、イベントミスが発生します**

- 不足している HW イベント FLAG をキャプチャ

OUTPUTXBAR\_FLAG からトリガ

(プロセスが存在する場合)

- Clr FLAG、Event[y] OutputXBAR



i2426

**ROM が、拡張オペコードをサポートするフラッシュに対して、OSPI 8D ブート モードをサポートしていない**

詳細:

ブート ROM は、読み取りタップ遅延を調整するために、8D モードに切り替えた後、フラッシュメモリから SFDP ヘッダーを読み取ります。A5h コマンドは、SFDP ヘッダーの読み取りに使用されます。拡張 Opcode をサポートするフラッシュでは、ROM から送信される反転または繰り返しの基づいて、A5h の後に 5Ah または A5h が続くことを想定しています。これは ROM コードには対応していません。

この問題は、8D ブートモードで拡張オペコードのサポートが必要なフラッシュメモリにのみ適用されます。1S および 8S ブート モードは、この問題の影響を受けません。

回避方法:

なし。拡張オペコードを必要としないフラッシュメモリを使用する

i2427

**RAM SEC が誤った RAM 書き込みを引き起こす可能性があり、L2&MBOX のメモリ破損が発生します**

詳細:

RAM の読み取りデータ中に、読み取りまたは部分的な書き込みトランザクションにより 1 ビットのエラーが発生した場合、RAM は、次の「メモリ読み取り」がその後の部分的な書き込みトランザクションによるものであると、RAM への後続の誤った書き込みにつながる可能性のある状態になります。「メモリ読み取り」が実際のメモリ読み出しトランザクションによるものであるならば、内部状態の残存は消去され、後にスプリアス書き込みが行われる可能性はありません。スプリアス書き込みは、部分的な書き込みトランザクションより前に書き込まれた最後のメモリアドレスに行われ、スプリアス書き込みがトリガされます。この問題は MBOX と L2 にのみ適用されます。

図 2-2 には、問題が該当するシナリオ (例 1、2、3) と該当しないシナリオ (例 4、5、6) を明確に示します。トランザクション番号は説明のためのものであり、各操作が発生する正確なサイクルを必ずしも表しているわけではありません。[SEC-シングルビットエラー訂正、DED-ダブルビットエラー検出]

i2427 (続き)

**RAM SEC が誤った RAM 書き込みを引き起こす可能性があり、L2&MBOX のメモリ破損が発生します**

Ex #	Transaction 1	Transaction 2+N N=0,1,2,3..	Transaction 2+N+1	Transaction 2+N+2
1	Read or Partial Write Addr A (SEC) ← read with SEC	Full Write Addr X ← last write prior to partial write Note: N=0	Partial Write ← Triggers spurious write	Spurious write to Addr X with Transaction 1 corrected read data of Addr A
2	Read or Partial Write Addr A (SEC) ← read with SEC	Full Write Addr B Full Write Addr C Full Write Addr D ← last write prior to partial write Note: N=2	Partial Write ← Triggers spurious write	Spurious write to Addr D with Transaction 1 corrected read data of Addr A
3	Read or Partial Write Addr A (SEC)	Partial Write Addr B Note: N=0	Spurious write to Addr A with Transaction 1 corrected read data of Addr A (Addr A is overwritten with the RAM content prior to the Transaction 1 Partial write)	
4	Read Addr A (SEC)	Partial Write Addr B Note: N=0	No Spurious write to Addr A with Transaction 1 corrected read data of address A (no data corruption)	
5	Read or Partial Write Addr A (SEC)	Read ← Clears bad internal state Note: N=0	No spurious writes with all command combinations in subsequent cycles	
6	Read or Partial Write Addr A (SEC)	Full Write Addr B Note: N=0	Read ← Clears bad internal state	No spurious writes will all command combinations in subsequent cycles

図 2-2.

**回避方法:**

以下のオプションのいずれかを回避方法として使用できます。

**オプション 1:**

ECC を無効にします。安全でないアプリケーションにのみ適用されます。

**オプション 2:**

メモリへの部分的な書き込みを禁止します (行全体の書き込みのみを実行)

L2 の場合、L2 スペースがキャッシュ可能な場合、コアは行全体の書き込みのみを実行し、この問題は該当しません。

**オプション 3:**

アプリケーションは、読み取りまたは部分的な書き込みトランザクションで 1 ビットエラーが発生した場合に、アプリケーションがトランザクションを直ちに制御できないと RAM データが破損する可能性があるため、すべての SEC エラーを DED (単一ビット エラーの場合も修正はせず、検出のみ) として処理できます。

**注**

ECC CTRL-SEC カウンタを通常の SEC 問題とスプリアス書き込みのインジケータとして使用するというこれまでの記述は無効です。スプリアス書き込みが行われた後も、ECC CTRL SEC カウンタは 1 のままになる場合があります。

i2428

**DTHE の AES は、GCM 暗号化の最後に data\_in に対する追加の DMA 要求を生成します**
**詳細:**

AES エンジンは、暗号化の GCM 暗号化モードの終了時にデータ入力用の追加の DMA 要求を生成します。この問題は、AES-GCM モードを使用した暗号化にのみ適用され、AES-GCM 復号化またはその他のブロック暗号モード (CBC など) には適用されません。

余分な DMA 要求は、数サイクル後に、データが書き込まれることなく、自動的に消失 (デアサート) されます。

**i2428** (続き)

**DTHE の AES は、GCM 暗号化の最後に data\_in に対する追加の DMA 要求を生成します**

システム内の DMA が AES-GCM モード用にどのように設定されているかによっては、パケット転送の最後に追加の DMA 要求があると、次のパケットで意図しないデータ転送が発生する可能性があります。

**回避方法:**

なし

**i2433**

**ICSS:LSW が読み取られるとき、64 ビット IEP タイマの読み取りにはロック MSW ロジックがありません**

**詳細:**

下位 32 ビットデータが 0xFFFFFFFFC 以上の場合、IEPx 64 ビットのタイムスタンプが不正確になる可能性があります (250MHz の場合)。この場合、上位 32 ビットの値は更新されますが、下位の値は古い値です。この問題は、ICSS PRU コアから IEP カウンタ (IEP\_COUNT\_REG1: IEP\_COUNT\_REG0) を連続的に読み取ったときに見られます。

**事例 1:**

1st 読み取り値: 0x000000D0 (上位) : 0xFFFFFFFFC (下位)

2nd 読み取り値: 0x000000D0 (上位) : 0x00000028 (下位)

**事例 2:**

1st 読み取り値: 0x000000D7 (上位) : 0xFFFFFFFFC (下位)

2nd 読み取り値: 0x000000D7 (上位) : 0x0000002C (下位)

**事例 3:**

1st 読み取り値: 0x000000D6 (上位) : 0xFFFFFFFFF0 (下位)

2nd 読み取り値: 0x000000D7 (上位) : 0xFFFFFFFFC (下位)

上に示したように、これにより、例 3 のように非単調またはタイマの差であるタイマ インクリメント動作が異常に大きくなります。これは、IEPx カウンタから 64 ビット値をロードするときの 1 サイクル競合状態によるものです。

**回避方法:**

注: これらの回避方法は SDK9.2 以降で存在します

PRU の C での回避方法:

```
uint64_t timestamp = (uint64_t) (0x2E0010);
```

*/\*回避方法ここから開始\*/*

```
if ((timestamp & 0xFFFFFFFF) >= 0xFFFFFFFF)
{
    timestamp = *(uint64_t*) (0x2E0010);
}
```

*/\*回避方法ここで終了\*/*

PRU のアセンブリでの回避方法:

```
ldi32 r4, 0xFFFFFFFF ; 0-4 for 250MHz clock
;load 64-bit timestamp to r2:r3
lbc0 &r2, c26, 0x10, 8
```

**i2433** (続き)**ICSS:LSW が読み取られるとき、64 ビット IEP タイマの読み取りにはロック MSW ロジックがありません**

```

qbgt skip_iep_read_errata. r2, r4
;re-read IEP if IEP_COUNTER_LOW >= 0xFFFF_FFFC
lbc0 &r2, c26, 0x10, 8
skip_iep_read_errata:

```

R5F、A53 の C での回避方法:

```

uint64_t getIepTimeStamp64 (void)
{
    uint64_t u64Timestamp1 = (volatile uint64_t)(0x300AE010);
    uint64_t u64Timestamp2 = (volatile uint64_t)(0x300AE010);
    if (u64Timestamp2 > u64Timestamp1)
    {
#ifdef __DEBUG
        if (((u64Timestamp2 >> 32)-(u64Timestamp1 >> 32)) == 1)
        {
            /* HW errata fixed due to picking u64Timestamp1*/
            if ((u64Timestamp2 & 0xFFFFFFFF) >= (u64Timestamp1 & 0xFFFFFFFF))
            {
                DebugP_log ("Errata fixed (1): %11x : %11x\r\n",
                    u64Timestamp1, u64Timestamp2);
            }
        }
#endif
        return u64Timestamp1;
    }
    else
    {
#ifdef __DEBUG
        if ((u64Timestamp2 & 0xFFFFFFFF) < (u64Timestamp1 & 0xFFFFFFFF))
        {
            /* Adjust the IEP MSW in the case running into HW errata
            */
            DebugP_log ("Errata fixed (2): %11x : %11x\r\n", u64Timestamp1,
                u64Timestamp2);
        }
#endif
        /* HW errata fixed due to picking u64Timestamp2*/
        return u64Timestamp2;
    }
}

```

**i2438****CPSW:VLAN 追加/削除によるホストからイーサネットへのチェックサム生成****詳細:**

ハードウェアで CPSW ホストからイーサネットへのチェックサム生成がイネーブルになっており、イーサネット出力で VLAN タグが追加または削除されると、ホストからイーサネットへのパケットが破損し、良好な CRC を持つガベージとして送信されます。これは許容されません。

**回避方法:**

チェックサムが生成されたパケットのイーサネット出力で VLAN タグを追加または削除しないでください。

**i2439****CPSW:ホストからイーサネットへのタイムスタンプの精度の問題****詳細:**

イーサネット出力で生成されるタイムスタンプを使用してホストからイーサネットにパケットが送信されると、下位 8 ビットの 0xD5 の パケット長はタイムスタンプ エラーになります。

i2439 (続き)

**CPSW: ホストからイーサネットへのタイムスタンプの精度の問題**

---

PTP メッセージのタイムスタンプの使用は、通常 0xD5 パケット長よりもはるかに短いため、影響を受けません。

**回避方法:**

イーサネットタイムスタンプを Host Tx 上の PTP メッセージに対してのみ有効にします。

i2485

**[TMU] TMU レジスタへの書き込み時の R5SS0\_CORE1 および R5SS1\_CORE1 で TCM メモリ破損が発生**

---

**詳細:**

内部 TMU 空間への R5 アクセスも ATC メモリの位置にアクセスしています。

TCM バス経由で TMU1 メモリ マップへの CPU1 アクセスは、クラスタ構成のデュアルコアモードで ATCM1 Bank0 RAM へのアクセスも開始しています (影響を受ける位置は 0x40 ~ 0x280)。

WR TXN: メモリへの有効な信号がブロックされないため、TMU1 への CORE1 書き込みは ATCM1 Bank0 メモリの内容を破壊しています

RD TXN: ATC\_WAIT がアサートされているため、TMU1 への CORE1 の読み取りは破損しません。ATCM メモリアクセスが行われたにもかかわらず、TMU からの正しい読み取りデータをサンプリングします (影響なし)

**回避方法:**

次のいずれかの回避方法を実行します:

WA1: CPU1 の割り当てからの ATCM の初期 576 バイト (0x40 ~ 0x280) を使用しない

WA2: 計算には、CPU0 TMU のみを使用する。CPU1 TMU を使用しない。

i2486

**[Resolver] アークタン ルックアップ テーブルのオフセットの問題により、角度の不正確さと速度のリプルが発生する可能性がある**

---

**詳細:**

RTL バグは、アークタン ルックアップ テーブルの半象限間のオフセットを引き起こします。このオフセットが原因で角度精度と速度のリプルが発生します。

**回避方法:**

ソフトウェアを使用して、角度と速度の解像度を検索します

i2488

**クロック: 精密な 50-50 デューティ サイクル クロック用の PLL 回路**

---

**詳細:**

PLL 内の VCO は、さまざまなデューティ サイクルで出力波形を生成できますが、これはシステムおよびペリフェラルに必要な正確な 50-50 デューティ サイクルの要件を満たすことができません。

**重大度:**

軽微

**回避方法:**

PLL が目標周波数の 2 倍 (2x) で動作するよう構成します。PLL 出力を 2 分周するように、クロック分周器 (HSDIVIDER) レジスタを構成します。

**i2499****バースト読み取り中の単一エラー検出時に、誤ったデータがマスターに返されました****詳細:**

実行中のマルチ ビート バースト読み取り動作中にシングル ビット エラーが検出された場合、RAM コントローラでタイミングの問題が発生します。RAM コントローラの ECC モジュールがメモリのエラーを正しく修正していますが、ECC モジュールと RAM コントローラ バス プロトコル ロジックの間のハンドシェイクのタイミングに問題があると、データのアライメントがずれて、その後の読み取りビートで誤ったデータが要求マスタ (R5F's,DMA,PRU-ICSS,CPDMA、HSM-M4) に返されます。


- バースト読み取り中にシングル ビット エラーが検出されると、ECC モジュールは BUSY サイクルを挿入します。
- この BUSY サイクルでは、次のメモリからの読み取りが停止され、訂正された書き込みバックが実行されて、RAM のエラーを修正します。
- このプロセス中に生成された BUSY シグナルは、バス プロトコル ロジックによって不適切に処理されます。
- バーストの読み取りが再開されると、データ パイプラインがミスアライメントになります。

この理由は次のとおりです。

- 誤り訂正後の読み取りのため、正しくないデータがマスタに返されます。
- プログラムの実行に失敗し、例外が中止される可能性があります。

この問題は、L2 および MBOX RAM の読み取り動作のみに影響します。

物理 RAM の内容は正しく訂正されたままで (メモリの破損はありません)、書き込み動作は正常に機能します。以下に、概略ブロック図を示します。

**回避方法:**

システム要件と安全性に関するニーズに基づき、以下のソリューションを検討してください。

**オプション 1: ECC デイスエーブル**

安全ではないアプリケーションのみ: 誤り訂正コード (ECC) 機能を完全にオフにします。

**オプション 2: 保守的なエラー処理**

すべてのシングル ビット 誤り訂正 (SEC) イベントをダブル ビット エラー検出 (DED) イベントとして扱うようにシステムを構成します。

つまり、修正可能なシングル ビット エラーでも、修正を試行せずに検出のみの動作を実装します。

**オプション 3: 予防的メモリ スクラビング**

上述のオプションを実行できない場合は、定期的メモリ スクラビングを実装して、潜在的なエラーをプロアクティブに管理します。

システムチェックにメモリ位置を読み取り、アプリケーションがシングル ビット エラーにアクセスする前にシングル ビット エラーを検出して訂正します。

実装方法:

- DMA (ダイレクト メモリ アクセス) を介した SRAM スクラビング

**i2499** (続き)

**バースト読み取り中の単一エラー検出時に、誤ったデータがマスターに返されました**

- DMA スクラバについては、SDK リファレンス例を参照してください
- ICSS (産業用通信サブシステム) を介した SRAM スクラビング
- PRU スクラバについては、SDK リファレンス例を参照してください

重要な制限: 通常の操作中にエラーが発生する可能性を低減しますが、エラーが発生する可能性を完全に排除することはできません。

**i2500**

**ウェークアップキーとして 0xF0 を使用すると、LIN モジュールが起動しません**

**詳細:**

ウェークアップキー 0xF0 を使用して LIN モジュールを起動すると、LIN ステートマシンがデッドロック状態に移行します。これにより、0xF0 はこのモジュールのウェークアップキーとして使用できなくなります。

**回避方法:**

0xF0 ウェークアップ信号を送信する代わりに次を実行:

未使用の識別子 (予約済み識別子 0x3E または LIN ネットワークで使用されていないその他の識別子など) を使用して LIN ヘッダーを送信する

このヘッダーに含まれるブレイクフィールドは次のようになります。

- ネットワーク上の他の LIN ノードに対して有効なウェークアップコマンドとして機能します
- モジュールの内部 LIN パワーダウンビットが正常にクリアされます

**i2503**

**フラッシュブートモードでは、フラッシュの冗長ブートロケーションからのブートが機能しません**

**詳細:**

各フラッシュブートモードで、AM263Px ROM はフラッシュ内の次のオフセットからブートローダーイメージをブートしようとします。

- 0x0000\_0000
- 0x00002\_000
- 0x00004\_000
- 0x00006\_000

このシナリオでは、0x0000\_0000 以外の任意の場所からのブートは失敗します。

SFDP に障害が発生した場合、1s モードへのフォールバック中の読み取りデータキャプチャ遅延レジスタでの誤った処理が、根本原因であることが特定されました。

**回避方法:**

なし。

### 3 商標

すべての商標は、それぞれの所有者に帰属します。

### 4 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

**Changes from JULY 31, 2025 to MAY 30, 2026 (from Revision C (July 2025) to Revision D (May 2026))**

Page

• アドバイザリ i2488:クロック:精密な 50-50 デューティ サイクル クロック用の PLL 回路.....	2
• アドバイザリ i2508 を追加。安全システムでの RC OSC の使用法.....	4
• アドバイザリ i2499:バースト読み取り中の単一エラー検出時に、誤ったデータがマスターに返されました.....	20
• アドバイザリ i2500 を追加。ウェークアップ キーとして 0xF0 を使用すると、LIN モジュールが起動しません.....	21
• アドバイザリ i2503 を追加。フラッシュブート モードでは、フラッシュの冗長ブート ロケーションからのブートが機能しません.....	21

## 重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日 : 2025 年 10 月