센서, 이미징 및 레이더
TI의 하이엔드 아날로그 제품 포트폴리오로 까다로운 방위 지향적 사양 충족
센서, 이미징 및 레이더 애플리케이션을 위한 탁월한 엔지니어링 기술
페이즈드 어레이 레이더 시스템을 위한 다채널 RF 샘플링 트랜시버
레이더, 전자전 및 통신을 위한 고성능 페이즈드 어레이 시스템을 설계하려면 저전력 소비와 높은 채널 통합이 필요합니다. 높은 채널 밀도와 넓은 신호 대역폭을 지원하는 TI의 RF 샘플링 트랜시버를 사용하면 모바일, 소형 솔루션을 더 빠르게 개발할 수 있습니다.
AFE7950 Super-Heterodyne Solution for K-Band
How to Achieve Frequency Hopping with the AFE79xx
고속 신호 체인 교육 시리즈
유연하고, 작고, 효율적인 전원 관리 솔루션
크기, 무게 및 전원 요구 사항을 충족하는 데 도움이 되도록 TI의 전원 관리 제품은 높은 전력 밀도와 효율성, 저잡음 및 필드 프로그래머블 게이트 어레이 및 데이터 컨버터를 위한 적절한 시퀀싱을 지원합니다. 다양한 전류 레벨에는 소형 설계를 보장하는 모듈 및 이중 장치 옵션이 포함되어 있습니다. TI의 전원 엔지니어들이 모든 설계 사양에 맞는 맞춤형 솔루션을 제작하는 데 도움을 줄 수 있습니다.
Powering the AFE7920 with the TPS62913 Low-Ripple and Low-Noise Buck Converter (Rev. A)
Minimize noise and ripple with a low-noise buck converter
전자 감시 및 재밍을 위한 광대역 주파수 대응 제품
매우 넓은 대역폭의 무선 주파수 샘플링 컨버터는 관찰을 위해 스펙트럼의 넓은 공간을 캡처합니다. 당사의 제품은 디지털 방식으로 제어되며 주파수 변화에 민첩하여 활동이 있는 주파수 대역까지 빠르게 기동할 수 있습니다. 지연 시간이 짧은 장치는 중요한 상황에서 신속한 분석 및 조정 기능을 제공합니다. 고주파 샘플 클록 신시사이저와 액티브 발룬 인터페이스가 시스템을 완성합니다.
Impact of PLL Jitter to GSPS ADC's SNR and Performance Optimization
Powering Sensitive Noise ADC Designs with the TPS62913 Low-Noise Buck Converter
Step-by-step considerations for designing wide-bandwidth multichannel systems
전자전을 위한 주요 제품
통합 전원 증폭기 바이어싱 제어 장치
무선 주파수(RF) 전력 증폭기를 최대 효율로 유지하려면 정확한 감지 및 모니터링이 필요합니다. 올인원 RF 전원 증폭기 바이어싱 컨트롤러는 정밀 ADC(아날로그-디지털 컨버터) 및 DAC(디지털-아날로그 컨버터), 로컬 및 원격 온도 감지, 전류 감지 및 시퀀싱 제어를 통합합니다. TI의 전원 증폭기 바이어싱 컨트롤러는 측면으로 확산된 금속 산화막 반도체, 질화 갈륨 비소 및 고효율 질화 갈륨 기술을 지원합니다.
Temperature Compensation of Power Amplifier FET Bias Voltages
Biasing GaN and LDMOS RF Power Amplifiers in Aerospace and Defense
설계 및 개발 자료
ADC용 지터 및 SNR 계산기
JITTER-SNR-CALC can be used for calculating theoretical Signal to Noise (SNR) performance of ADCs based on input frequency and clock jitter.
텍사스 인스트루먼트 PLLatinum 시뮬레이션 툴
PLLATINUMSIM-SW는 사용자가 LMX 계열의 위상 고정 루프(PLL) 및 신시사이저를 포함하는 PLLatinum™ 집적 회로의 상세한 설계 및 시뮬레이션을 만들 수 있는 시뮬레이션 툴입니다.
TI 고속 데이터 변환기에 연결된 FPGA용 JESD204 고속 설계 IP
JESD204 고속 설계 IP는 FPGA 엔지니어가 JESD204 시스템으로 작동하는 경로를 가속화할 수 있도록 설계 IP는 다운스트림 디지털 처리 및 기타 애플리케이션 로직이 JESD204 프로토콜 대부분의 성능 및 타이밍에 중요한 제약 조건으로부터 격리되는 방식으로 설계되었습니다. IP는 설계자가 펌웨어 개발 시간을 단축하고 FPGA 통합을 쉽게 수행할 수 있도록 지원합니다.
JESD204 고속 설계 IP는 TI 고속 데이터 컨버터와 함께 사용할 수 있도록 로열티 없이 제공됩니다. TI는 특정 FPGA 플랫폼과 TI 데이터 (...)