TI의 I2C 레벨 시프터, 버퍼 및 허브가 I2C 버스 신호를 강화하고 무거운 버스 커패시턴스 부하를 방지합니다. 이러한 제품은 또한 전압 레벨 불일치를 해결하는 데 도움이 됩니다. 왜냐하면 설계자는 호스트 및 디바이스에서 다른 전압 레벨을 활성화하는 레벨 시프터를 추가하여 최신 주변 장치를 사용할 수 있기 때문입니다.
TI의 I2C 레벨 시프터, 버퍼 및 허브가 다른 이유
다양한 솔루션 포트폴리오
상승 시간 가속기, 스턱 버스 복구 및 내부 전류 소스와 같은 다양한 기능을 통해 I2C 요구 사항을 충족하는 동시에 모든 애플리케이션에 대한 솔루션을 찾을 수 있습니다.
혁신적인 솔루션
지속적인 개선과 더 빠른 데이터 속도(최대 12.5MHz)를 허용하는 새로운 솔루션과 혁신적인 솔루션을 설계할 수 있는 소형 패키지(X2SON)가 있습니다.
비용 효율이 높고 안정적
TI의 IxC 장치는 l2C 및 I3C 표준을 충족하며 보드 공간(소형 패키징)을 줄이고 외부 부품을 줄여 설계 비용을 절감하는 안정적인 솔루션을 제공하도록 설계되었습니다.
기술 리소스
Application note
Why, When, and How to use I2C Buffers
I2C 통신 인터페이스는 안정적인 통신을 위해 표준화되었습니다. 이러한 표준 중 하나는 최대 버스 커패시턴스입니다. I2C 버퍼가 어떻게 더 큰 버스 커패시턴스가 필요한 시스템을 위한 솔루션인지에 대해 알아보십시오.
리소스
I2C 소개: 인터넷이 알려주지 않는 것
초기 인터넷 검색에서 알 수 있는 것은 I2C를 사용하여 시스템 설계자가 견고한 시스템 제어를 간편하게 구현할 수 있다는 것입니다. 이 프로토콜이 유용할 뿐만 아니라 시스템에 도움이 될 수 있는 많은 장치 기능도 있습니다.
Application note
I2C Dataline Handoff Delay
버퍼 장치를 추가하면 전파 지연이 발생하고 SDA 핸드오프가 눈에 띄게 발생할 수 있습니다. I2C 정적 전압 오프셋 버퍼인 TCA9517 장치는 SDA 핸드오프 지연을 초래할 수 있는 전파 지연을 검사합니다.
설계 및 개발 자료
설계 툴
I2C 디자이너 툴
I2C 설계자 툴을 사용하여 I2C 기반 설계의 주소 지정, 전압 레벨 및 주파수의 충돌을 신속하게 해결합니다. 마스터 및 슬레이브 입력을 입력하여 I2C 트리를 자동으로 생성하거나 사용자 지정 솔루션을 쉽게 구축합니다. 이 툴을 사용하면 설계자가 누락 승인을 디버깅하고, 풀업 저항을 선택하고, I2C 버스의 최대 커패시턴스 부하를 충족하는 방법에 대한 지침을 통해 시간을 절약하고 I2C 표준을 준수할 수 있습니다.
평가 보드
TCA39306 평가 모듈 저전압 I²C 레벨 시프터
이 EVM은 조정 가능한 풀업 저항기와 버스 정전 용량을 통해 구성 가능한 로딩 조건을 제공하여 설계자가 시스템에서 이 장치의 성능을 쉽게 테스트할 수 있게 도와줍니다.
시뮬레이션 툴
TI 설계 및 시뮬레이션 툴용 PSpice®
TI용 PSpice®는 아날로그 회로의 기능을 평가하는 데 사용되는 설계 및 시뮬레이션 환경입니다. 완전한 기능을 갖춘 이 설계 및 시뮬레이션 제품군은 Cadence®의 아날로그 분석 엔진을 사용합니다. 무료로 제공되는 TI용 PSpice에는 아날로그 및 전력 포트폴리오뿐 아니라 아날로그 행동 모델에 이르기까지 업계에서 가장 방대한 모델 라이브러리 중 하나가 포함되어 있습니다.
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 착수하기 (...)
TI 설계 및 시뮬레이션 환경용 PSpice는 기본 제공 라이브러리를 이용해 복잡한 혼합 신호 설계를 시뮬레이션할 수 있습니다. 레이아웃 및 제작에 착수하기 (...)