Características para AFE7900EVM
- Permite evaluar las soluciones AFE7900 de muestreo de RF de 4T4R+2FB
- Interfaz de datos JESD204B/C para simplificar la interfaz digital; compatible con velocidades de línea de hasta 29,5 Gbit/s
- Admite JESD204B/C para sincronización y compatibilidad
- Opción para solución de gestión de energía sin LDO basada en CC/CC
- Solución de reloj integrado compatible con LMK04828 y para generar SYSREF
- Las entradas y salidas de los filtros de interpolación/decimación en chip muestrean los datos a frecuencias de muestreo reducidas y mejoran la relación señal/ruido (SNR).
Descripción de AFE7900EVM
El módulo de evaluación (EVM) AFE7900 es una plataforma transceptora de muestreo de RF que se puede configurar para ser compatible con hasta cuatro canales de transmisión, cuatro de recepción y dos de retroalimentación (4T4R + 2FB).
El módulo evalúa AFE7900, que es un circuito frontal analógico (AFE) de muestreo de RF de canal cuádruple con convertidores de señal digital a analógica (DAC) de 14 bits y 12 GSPS, convertidores de señal analógica a digital (ADC) de 14 bits y 3 GSPS, y un oscilador controlado por tensión/bucle de bloqueo en fase (PLL/VCO) integrado en el chip para la generación de reloj de alta frecuencia para DAC y ADC.
AFE7900EVM ofrece opciones para utilizar convertidores digitales ascendentes y descendentes dobles en cada canal, lo que garantiza que se puedan sintetizar y digitalizar múltiples señales de banda ancha y alto rango dinámico simultáneamente. Es compatible con atenuador de pasos digital (DSA) integrado en el chip para los canales receptores y funcionalidad DSA para los canales transmisores. Se pueden utilizar ocho transceptores serializadores/deserializadores (SerDes) compatibles con JESD204B/C de hasta 29.5 Gbps para proporcionar entradas y salidas hacia y desde el AFE7900 a través del conector integrado de tarjeta intermedia (FMC) de matriz de puertas programable en campo (FPGA).
AFE7900EVM incluye el generador de reloj LMK04828 que proporciona una señal de referencia al PLL en el chip del AFE y genera las señales de referencia del sistema (SYSREF) necesarias para el protocolo JESD204B/C. También se incluye una opción para proporcionar una solución de reloj externo con ruido de fase ultrabajo.
El AFE7900EVM implementa una solución de gestión de energía eficiente sin caída baja (LDO) que utiliza solo convertidores CC/CC para los carriles de alimentación necesarios. El diseño se puede utilizar con la solución de tarjeta de patrones/adquisición de TI (TSW14J56EVM) (se vende por separado) y con muchos kits de desarrollo de FPGA.