Inicio Relojes y sincronización Búferes de reloj
Inicio
Relojes y sincronización
Búferes de reloj

CDCE18005

ACTIVO

Búfer de reloj con divisor de 5/10 salidas

Haga su pedido ahora
Hoja de datos

CDCE18005

ACTIVO
Hoja de datos Haga su pedido ahora

Detalles del producto

Number of outputs 5 Additive RMS jitter (typ) (fs) 200 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 25 Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVPECL Input type LVPECL
Number of outputs 5 Additive RMS jitter (typ) (fs) 200 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3 Output skew (ps) 25 Operating temperature range (°C) -40 to 85 Rating Catalog Output type LVPECL Input type LVPECL
VQFN (RGZ) 48 49 mm² 7 x 7
  • Universal Input Buffers That Accept LVPECL, LVDS, or LVCMOS Level Signaling
  • Fully Configurable Outputs Including Frequency, Output Format, and Output Skew
  • Output Multiplexer That Serves as a Clock Switch Between the Three Reference Inputs
    and the Outputs
  • Clock Generation Via AT-Cut Crystal
  • Integrated EEPROM Determines Device Configuration at Power-up
  • Low Additive Jitter Performance
  • Universal Output Blocks Support up to 5 Differential, 10 Single-ended, or
    Combinations of Differential or Single-ended:
    • Low Additive Jitter
    • Output Frequency up to 1.5 GHz
    • LVPECL, LVDS, LVCMOS, and Special High Output Swing Modes
    • Independent Output Dividers Support Divide Ratios from 1–80
    • Independent limited Coarse Skew Control on all Outputs
  • Flexible Inputs:
    • Two Universal Differential Inputs Accept Frequencies up to 1500 MHz (LVPECL),
      800 MHz (LVDS), or 250 MHz (LVCMOS).
    • One Auxiliary Input Accepts Crystal. Auxiliary Input Accepts Crystals in the Range of
      2 MHz–42 MHz
    • Clock Generator Mode Using Crystal Input.
  • Typical Power Consumption 1W at 3.3V
  • Offered in QFN-48 Package
  • ESD Protection Exceeds 2kV HBM
  • Industrial Temperature Range –40°C to 85°C
  • Universal Input Buffers That Accept LVPECL, LVDS, or LVCMOS Level Signaling
  • Fully Configurable Outputs Including Frequency, Output Format, and Output Skew
  • Output Multiplexer That Serves as a Clock Switch Between the Three Reference Inputs
    and the Outputs
  • Clock Generation Via AT-Cut Crystal
  • Integrated EEPROM Determines Device Configuration at Power-up
  • Low Additive Jitter Performance
  • Universal Output Blocks Support up to 5 Differential, 10 Single-ended, or
    Combinations of Differential or Single-ended:
    • Low Additive Jitter
    • Output Frequency up to 1.5 GHz
    • LVPECL, LVDS, LVCMOS, and Special High Output Swing Modes
    • Independent Output Dividers Support Divide Ratios from 1–80
    • Independent limited Coarse Skew Control on all Outputs
  • Flexible Inputs:
    • Two Universal Differential Inputs Accept Frequencies up to 1500 MHz (LVPECL),
      800 MHz (LVDS), or 250 MHz (LVCMOS).
    • One Auxiliary Input Accepts Crystal. Auxiliary Input Accepts Crystals in the Range of
      2 MHz–42 MHz
    • Clock Generator Mode Using Crystal Input.
  • Typical Power Consumption 1W at 3.3V
  • Offered in QFN-48 Package
  • ESD Protection Exceeds 2kV HBM
  • Industrial Temperature Range –40°C to 85°C

The CDCE18005 is a high performance clock distributor featuring a high degree of configurability via a SPI interface, and programmable start up modes determined by on-chip EEPROM. Specifically tailored for buffering clocks for data converters and high-speed digital signals, the CDCE18005 achieves low additive jitter in the 50 fs RMS(1) range. The clock distribution block includes five individually programmable outputs that can be configured to provide different combinations of output formats (LVPECL, LVDS, LVCMOS). Each output can also be programmed to a unique output frequency (up to 1.5 GHz(2)

The CDCE18005 is a high performance clock distributor featuring a high degree of configurability via a SPI interface, and programmable start up modes determined by on-chip EEPROM. Specifically tailored for buffering clocks for data converters and high-speed digital signals, the CDCE18005 achieves low additive jitter in the 50 fs RMS(1) range. The clock distribution block includes five individually programmable outputs that can be configured to provide different combinations of output formats (LVPECL, LVDS, LVCMOS). Each output can also be programmed to a unique output frequency (up to 1.5 GHz(2)
filter Buscar otro/a Búferes de reloj
Descargar Ver vídeo con transcripción Video

Documentación técnica

star =Principal documentación para este producto seleccionada por TI
No se encontraron resultados. Borre su búsqueda y vuelva a intentarlo.
Ver todo 2
Tipo Título Fecha
* Data sheet Five/Ten Output Clock Programmable Buffer datasheet (Rev. B) 21 nov 2012
User guide Low Phase Noise Clock Evaluation Module — up to 1.5 Ghz 11 nov 2008

Diseño y desarrollo

Para conocer los términos adicionales o los recursos necesarios, haga clic en cualquier título de abajo para ver la página de detalles cuando esté disponible.

Placa de evaluación

CDCE18005EVM — Módulo de evaluación CDCE18005EVM

The CDCE18005 is a high performance clock generator and distributor featuring a high degree of configurability via a SPI interface, and programmable start up modes determined by on-board EEPROM. Specifically tailored for buffering clocks for data converters and high-speed digital signals, the (...)
Guía del usuario: PDF
No disponible en TI.com
Soporte de software

SCAC106 — CDCE18005 EVM Control Software installer

Productos y hardware compatibles

Productos y hardware compatibles

Productos
Búferes de reloj
  • CDCE18005 — Búfer de reloj con divisor de 5/10 salidas
Desarrollo de hardware
Placa de evaluación
Descargar
Modelo de simulación

CDCE18005 IBIS Model

SCAM052.ZIP (72 KB) - IBIS Model
Descargar
Herramienta de simulación

PSPICE-FOR-TI — PSpice® para herramienta de diseño y simulación de TI

PSpice® para TI es un entorno de diseño y simulación que ayuda a evaluar la funcionalidad de los circuitos analógicos. Esta completa suite de diseño y simulación utiliza un motor de análisis analógico de Cadence®. Disponible sin ningún costo, PSpice para TI incluye una de las bibliotecas de modelos (...)
Solicitar
Encapsulado Pines Símbolos CAD, huellas y modelos 3D
VQFN (RGZ) 48 Ultra Librarian
Se aplican los Términos y condiciones estándar de TI para los elementos de evaluación.

Pedidos y calidad

Información incluida:
  • RoHS
  • REACH
  • Marcado del dispositivo
  • Acabado de plomo/material de la bola
  • Clasificación de nivel de sensibilidad a la humedad (MSL) / reflujo máximo
  • Estimaciones de tiempo medio entre fallas (MTBF)/fallas en el tiempo (FIT)
  • Contenido del material
  • Resumen de calificaciones
  • Monitoreo continuo de confiabilidad
Información incluida:
  • Lugar de fabricación
  • Lugar de ensamblaje

Los productos recomendados pueden tener parámetros, módulos de evaluación o diseños de referencia relacionados con este producto de TI.

Soporte y capacitación

Foros de TI E2E™ con asistencia técnica de los ingenieros de TI

Ver todos los temas del foro en inglés

El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.

Si tiene preguntas sobre la calidad, el paquete o el pedido de productos de TI, consulte el soporte de TI. ​​​​​​​​​​​​​​

Videos