ホーム マイコン (MCU) / プロセッサ Arm ベースのプロセッサ
ホーム
マイコン (MCU) / プロセッサ
Arm ベースのプロセッサ
NEW

AM62A3

プレビュー

1 ～ 2 台のカメラに対応する RGB-IR ISP (画像信号処理) 機能を搭載し、1TOPS (1TOPS は毎秒 1 兆回の処理) に達するビジョン SoC で、低消費電力システム、ビデオ監視

ご注文はこちら
データシート
エラッタ（正誤表）

AM62A3

プレビュー
データシート ご注文はこちら

製品詳細

Arm CPU 1 Arm Cortex-A53, 2 Arm Cortex-A53, 4 Arm Cortex-A53 Coprocessors 1 Arm Cortex-R5F CPU 64-bit Display type MIPI DPI Protocols Ethernet, TSN Ethernet MAC 2-Port 10/100/1000 Hardware accelerators 1 deep learning accelerator, 1 video encode/decode accelerator, 1 vision pre-processor accelerator Features Vision Analytics Operating system Linux, RTOS Security Secure boot Rating Catalog Power supply solution TPS65219 Operating temperature range (°C) -40 to 105
Arm CPU 1 Arm Cortex-A53, 2 Arm Cortex-A53, 4 Arm Cortex-A53 Coprocessors 1 Arm Cortex-R5F CPU 64-bit Display type MIPI DPI Protocols Ethernet, TSN Ethernet MAC 2-Port 10/100/1000 Hardware accelerators 1 deep learning accelerator, 1 video encode/decode accelerator, 1 vision pre-processor accelerator Features Vision Analytics Operating system Linux, RTOS Security Secure boot Rating Catalog Power supply solution TPS65219 Operating temperature range (°C) -40 to 105
FCBGA (AMB) 484 324 mm² 18 x 18

Processor Cores:

  • Up to Quad Arm Cortex-A53 microprocessor subsystem at up to 1.4 GHz
    • Quad-core Cortex-A53 cluster with 512KB L2 shared cache with SECDED ECC
    • Each A53 core has 32KB L1 DCache with SECDED ECC and 32KB L1 ICache with Parity protection
  • Single-core Arm Cortex-R5F at up to 800 MHz, integrated as part of MCU Channel with FFI
    • 32KB ICache, 32KB L1 DCache, and 64KB TCM with SECDED ECC on all memories
    • 512KB SRAM with SECDED ECC
  • Single-core Arm Cortex-R5F at up to 800 MHz, integrated to support Device Management
    • 32KB ICache, 32KB L1 DCache, and 64KB TCM with SECDED ECC on all memories
  • Deep Learning Accelerator based on Single-core C7x
    • C7x floating point, up to 40 GFLOPS, 256-bit Vector DSP at 1.0 GHz
    • Matrix Multiply Accelerator (MMA), up to 2 TOPS (8b) at 1.0 GHz
    • 32KB L1 DCache with SECDED ECC and 64KB L1 ICache with Parity protection
    • 1.25MB of L2 SRAM with SECDED ECC
  • Vision Processing Accelerators (VPAC) with Image Signal Processor (ISP) and multiple vision assist accelerators:
    • 315 MPixel/s ISP; Up to 5MP @ 60 fps
    • Support for 12-bit RGB-IR
    • Support for up to 16-bit input RAW format
    • Line support up to 4096
    • Wide Dynamic Range (WDR), Lens Distortion Correction (LDC), Vision Imaging Subsystem (VISS), and Multi-Scalar (MSC) support
      • Output color format : 8-bits, 12-bits, and YUV 4:2:2, YUV 4:2:0, RGB, HSV/HSL

Multimedia:

  • Display subsystem
    • Single display support
    • Up to 2048x1080 @ 60fps
    • Up to 165-MHz pixel clock support with independent PLL
    • DPI 24-bit RGB parallel interface
    • Supports safety features such as freeze frame detection and MISR data check
  • One Camera Serial interface (CSI-2) Receiver with 4-Lane D-PHY
    • MIPI CSI-2 v1.3 Compliant + MIPI D-PHY 1.2
    • Support for 1,2,3 or 4 data lane mode up to 1.5 Gbps per lane
    • ECC verification/correction with CRC check + ECC on RAM
    • Virtual Channel support (up to 16)
    • Ability to write stream data directly to DDR via DMA
  • Video Encoder/Decoder
    • Support for HEVC (H.265) Main profiles at Level 5.1 High-tier
    • Support for H.264 BaseLine/Main/High Profiles at Level 5.2
    • Support for up to 4K UHD resolution (3840 × 2160)
      • Clocking options supporting 240 MPixels/s, 120 MPixels/s, or 60 MPixels/s
  • Motion JPEG encode at 416 MPixels/s with resolutions up to 4K UHD (3840 × 2160)

Memory Subsystem:

  • Up to 2.29MB of On-chip RAM
    • 64KB of On-Chip RAM (OCRAM) with SECDED ECC, can be divided into smaller banks in increments of 32KB for as many as 2 separate memory banks
    • 256KB of On-Chip RAM with SECDED ECC in SMS Subsystem
    • 176KB of On-Chip RAM with SECDED ECC in SMS Subsystem for TI security firmware
    • 512KB of On-chip RAM with SECDED ECC in Cortex-R5F MCU Subsystem
    • 64KB of On-chip RAM with SECDED ECC in Device/Power Manager Subsystem
    • 1.25MB of L2 SRAM with SECDED ECC in C7x Deep Learning Accelerator
  • DDR Subsystem (DDRSS)
    • Supports LPDDR4
    • 32-bit data bus with inline ECC
    • Supports speeds up to 3733 MT/s
    • Max addressable range of 8GBytes

Functional Safety:

  • Functional Safety-Compliant targeted [Industrial]
    • Developed for functional safety applications
    • Documentation will be available to aid IEC 61508 functional safety system design
    • Systematic capability up to SIL 3 targeted
    • Hardware Integrity up to SIL 2 targeted
    • Safety-related certification
      • IEC 61508 by TÜV SÜD planned
  • Functional Safety-Compliant targeted [Automotive]
    • Developed for functional safety applications
    • Documentation will be available to aid ISO 26262 functional safety system design
    • Systematic capability up to ASIL D targeted
    • Hardware integrity up to ASIL B targeted
    • Safety-related certification
      • ISO 26262 by TÜV SÜD planned
  • AEC-Q100 qualified [Automotive]

Security:

  • Secure boot supported
    • Hardware-enforced Root-of-Trust (RoT)
    • Support to switch RoT via backup key
    • Support for takeover protection, IP protection, and anti-roll back protection
  • Trusted Execution Environment (TEE) supported
    • Arm TrustZone based TEE
    • Extensive firewall support for isolation
    • Secure watchdog/timer/IPC
    • Secure storage support
    • Replay Protected Memory Block (RPMB) support
  • Dedicated Security Controller with user programmable HSM core and dedicated security DMA & IPC subsystem for isolated processing
  • Cryptographic acceleration supported
    • Session-aware cryptographic engine with ability to auto-switch key-material based on incoming data stream
      • Supports cryptographic cores
    • AES – 128-/192-/256-Bit key sizes
    • SHA2 – 224-/256-/384-/512-Bit key sizes
    • DRBG with true random number generator
    • PKA (Public Key Accelerator) to Assist in RSA/ECC processing for secure boot
  • Debugging security
    • Secure software controlled debug access
    • Security aware debugging

High-Speed Interfaces:

  • Integrated Ethernet switch supporting (total 2 external ports)
    • RMII(10/100) or RGMII (10/100/1000)
    • IEEE1588 (Annex D, Annex E, Annex F with 802.1AS PTP)
    • Clause 45 MDIO PHY management
    • Packet Classifier based on ALE engine with 512 classifiers
    • Priority based flow control
    • Time Sensitive Networking (TSN) support
    • Four CPU H/W interrupt Pacing
    • IP/UDP/TCP checksum offload in hardware
  • Two USB2.0 Ports
    • Port configurable as USB host, USB peripheral, or USB Dual-Role Device (DRD mode)
    • Integrated USB VBUS detection

General Connectivity:

  • 9x Universal Asynchronous Receiver-Transmitters (UART)
  • 5x Serial Peripheral Interface (SPI) controllers
  • 6x Inter-Integrated Circuit (I2C) ports
  • 3x Multichannel Audio Serial Ports (McASP)
    • Transmit and Receive Clocks up to 50 MHz
    • Up to 16/10/6 Serial Data Pins across 3x McASP with Independent TX and RX Clocks
    • Supports Time Division Multiplexing (TDM), Inter-IC Sound (I2S), and Similar Formats
    • Supports Digital Audio Interface Transmission (SPDIF, IEC60958-1, and AES-3 Formats)
    • FIFO Buffers for Transmit and Receive (256 Bytes)
    • Support for audio reference output clock
  • 3x enhanced PWM modules (ePWM)
  • 3x enhanced Quadrature Encoder Pulse modules (eQEP)
  • 3x enhanced Capture modules (eCAP)
  • General-Purpose I/O (GPIO), All LVCMOS I/O can be configured as GPIO
  • 3x Controller Area Network (CAN) modules with CAN-FD support
    • Conforms w/ CAN Protocol 2.0 A, B and ISO 11898-1
    • Full CAN FD support (up to 64 data bytes)
    • Parity/ECC check for Message RAM
    • Speed up to 8 Mbps

Media and Data Storage:

  • 3x Secure Digital (SD) (4b+4b+8b) interface
    • 1x 8-bit eMMC interface up to HS200 speed
    • 2x 4-bit SD/SDIO interface up to UHS-I
    • Compliant with eMMC 5.1, SD 3.0, and SDIO Version 3.0
  • 1× General-Purpose Memory Controller (GPMC) up to 133 MHz
    • Flexible 8- and 16-bit Asynchronous Memory Interface with up to four Chip (22-bit address) Selects (NAND, NOR, Muxed-NOR, and SRAM)
    • Uses BCH code to support 4-, 8-, or 16-bit ECC
    • Uses Hamming code to support 1-bit ECC
    • Error Locator Module (ELM)
      • Used with the GPMC to locate addresses of data errors from syndrome polynomials generated using a BCH algorithm
      • Supports 4-, 8-, and 16-bit per 512-Byte block error location based on BCH algorithms
  • OSPI/QSPI with DDR / SDR support
    • Support for Serial NAND and Serial NOR Flash devices
    • 4GBytes memory address support
    • XIP mode with optional on-the-fly encryption

Power Management:

  • Low-power modes supported by Device/Power Manager
    • Partial IO support for CAN/GPIO/UART wakeup
    • DeepSleep : I/O + DDR (suspend to RAM)
    • DeepSleep
    • MCU Only
    • Standby
    • Dynamic frequency scaling for Cortex-A53

Boot Options:

  • UART
  • I2C EEPROM
  • OSPI/QSPI Flash
  • GPMC NOR/NAND Flash
  • SD Card
  • eMMC
  • USB (host) Mass storage
  • USB (device) boot from external host (DFU mode)
  • Ethernet

Technology / Package:

  • 16-nm FinFET technology
  • 18 mm x 18 mm, 0.8-mm pitch full-array, 484-pin FCBGA (AMB)

Processor Cores:

  • Up to Quad Arm Cortex-A53 microprocessor subsystem at up to 1.4 GHz
    • Quad-core Cortex-A53 cluster with 512KB L2 shared cache with SECDED ECC
    • Each A53 core has 32KB L1 DCache with SECDED ECC and 32KB L1 ICache with Parity protection
  • Single-core Arm Cortex-R5F at up to 800 MHz, integrated as part of MCU Channel with FFI
    • 32KB ICache, 32KB L1 DCache, and 64KB TCM with SECDED ECC on all memories
    • 512KB SRAM with SECDED ECC
  • Single-core Arm Cortex-R5F at up to 800 MHz, integrated to support Device Management
    • 32KB ICache, 32KB L1 DCache, and 64KB TCM with SECDED ECC on all memories
  • Deep Learning Accelerator based on Single-core C7x
    • C7x floating point, up to 40 GFLOPS, 256-bit Vector DSP at 1.0 GHz
    • Matrix Multiply Accelerator (MMA), up to 2 TOPS (8b) at 1.0 GHz
    • 32KB L1 DCache with SECDED ECC and 64KB L1 ICache with Parity protection
    • 1.25MB of L2 SRAM with SECDED ECC
  • Vision Processing Accelerators (VPAC) with Image Signal Processor (ISP) and multiple vision assist accelerators:
    • 315 MPixel/s ISP; Up to 5MP @ 60 fps
    • Support for 12-bit RGB-IR
    • Support for up to 16-bit input RAW format
    • Line support up to 4096
    • Wide Dynamic Range (WDR), Lens Distortion Correction (LDC), Vision Imaging Subsystem (VISS), and Multi-Scalar (MSC) support
      • Output color format : 8-bits, 12-bits, and YUV 4:2:2, YUV 4:2:0, RGB, HSV/HSL

Multimedia:

  • Display subsystem
    • Single display support
    • Up to 2048x1080 @ 60fps
    • Up to 165-MHz pixel clock support with independent PLL
    • DPI 24-bit RGB parallel interface
    • Supports safety features such as freeze frame detection and MISR data check
  • One Camera Serial interface (CSI-2) Receiver with 4-Lane D-PHY
    • MIPI CSI-2 v1.3 Compliant + MIPI D-PHY 1.2
    • Support for 1,2,3 or 4 data lane mode up to 1.5 Gbps per lane
    • ECC verification/correction with CRC check + ECC on RAM
    • Virtual Channel support (up to 16)
    • Ability to write stream data directly to DDR via DMA
  • Video Encoder/Decoder
    • Support for HEVC (H.265) Main profiles at Level 5.1 High-tier
    • Support for H.264 BaseLine/Main/High Profiles at Level 5.2
    • Support for up to 4K UHD resolution (3840 × 2160)
      • Clocking options supporting 240 MPixels/s, 120 MPixels/s, or 60 MPixels/s
  • Motion JPEG encode at 416 MPixels/s with resolutions up to 4K UHD (3840 × 2160)

Memory Subsystem:

  • Up to 2.29MB of On-chip RAM
    • 64KB of On-Chip RAM (OCRAM) with SECDED ECC, can be divided into smaller banks in increments of 32KB for as many as 2 separate memory banks
    • 256KB of On-Chip RAM with SECDED ECC in SMS Subsystem
    • 176KB of On-Chip RAM with SECDED ECC in SMS Subsystem for TI security firmware
    • 512KB of On-chip RAM with SECDED ECC in Cortex-R5F MCU Subsystem
    • 64KB of On-chip RAM with SECDED ECC in Device/Power Manager Subsystem
    • 1.25MB of L2 SRAM with SECDED ECC in C7x Deep Learning Accelerator
  • DDR Subsystem (DDRSS)
    • Supports LPDDR4
    • 32-bit data bus with inline ECC
    • Supports speeds up to 3733 MT/s
    • Max addressable range of 8GBytes

Functional Safety:

  • Functional Safety-Compliant targeted [Industrial]
    • Developed for functional safety applications
    • Documentation will be available to aid IEC 61508 functional safety system design
    • Systematic capability up to SIL 3 targeted
    • Hardware Integrity up to SIL 2 targeted
    • Safety-related certification
      • IEC 61508 by TÜV SÜD planned
  • Functional Safety-Compliant targeted [Automotive]
    • Developed for functional safety applications
    • Documentation will be available to aid ISO 26262 functional safety system design
    • Systematic capability up to ASIL D targeted
    • Hardware integrity up to ASIL B targeted
    • Safety-related certification
      • ISO 26262 by TÜV SÜD planned
  • AEC-Q100 qualified [Automotive]

Security:

  • Secure boot supported
    • Hardware-enforced Root-of-Trust (RoT)
    • Support to switch RoT via backup key
    • Support for takeover protection, IP protection, and anti-roll back protection
  • Trusted Execution Environment (TEE) supported
    • Arm TrustZone based TEE
    • Extensive firewall support for isolation
    • Secure watchdog/timer/IPC
    • Secure storage support
    • Replay Protected Memory Block (RPMB) support
  • Dedicated Security Controller with user programmable HSM core and dedicated security DMA & IPC subsystem for isolated processing
  • Cryptographic acceleration supported
    • Session-aware cryptographic engine with ability to auto-switch key-material based on incoming data stream
      • Supports cryptographic cores
    • AES – 128-/192-/256-Bit key sizes
    • SHA2 – 224-/256-/384-/512-Bit key sizes
    • DRBG with true random number generator
    • PKA (Public Key Accelerator) to Assist in RSA/ECC processing for secure boot
  • Debugging security
    • Secure software controlled debug access
    • Security aware debugging

High-Speed Interfaces:

  • Integrated Ethernet switch supporting (total 2 external ports)
    • RMII(10/100) or RGMII (10/100/1000)
    • IEEE1588 (Annex D, Annex E, Annex F with 802.1AS PTP)
    • Clause 45 MDIO PHY management
    • Packet Classifier based on ALE engine with 512 classifiers
    • Priority based flow control
    • Time Sensitive Networking (TSN) support
    • Four CPU H/W interrupt Pacing
    • IP/UDP/TCP checksum offload in hardware
  • Two USB2.0 Ports
    • Port configurable as USB host, USB peripheral, or USB Dual-Role Device (DRD mode)
    • Integrated USB VBUS detection

General Connectivity:

  • 9x Universal Asynchronous Receiver-Transmitters (UART)
  • 5x Serial Peripheral Interface (SPI) controllers
  • 6x Inter-Integrated Circuit (I2C) ports
  • 3x Multichannel Audio Serial Ports (McASP)
    • Transmit and Receive Clocks up to 50 MHz
    • Up to 16/10/6 Serial Data Pins across 3x McASP with Independent TX and RX Clocks
    • Supports Time Division Multiplexing (TDM), Inter-IC Sound (I2S), and Similar Formats
    • Supports Digital Audio Interface Transmission (SPDIF, IEC60958-1, and AES-3 Formats)
    • FIFO Buffers for Transmit and Receive (256 Bytes)
    • Support for audio reference output clock
  • 3x enhanced PWM modules (ePWM)
  • 3x enhanced Quadrature Encoder Pulse modules (eQEP)
  • 3x enhanced Capture modules (eCAP)
  • General-Purpose I/O (GPIO), All LVCMOS I/O can be configured as GPIO
  • 3x Controller Area Network (CAN) modules with CAN-FD support
    • Conforms w/ CAN Protocol 2.0 A, B and ISO 11898-1
    • Full CAN FD support (up to 64 data bytes)
    • Parity/ECC check for Message RAM
    • Speed up to 8 Mbps

Media and Data Storage:

  • 3x Secure Digital (SD) (4b+4b+8b) interface
    • 1x 8-bit eMMC interface up to HS200 speed
    • 2x 4-bit SD/SDIO interface up to UHS-I
    • Compliant with eMMC 5.1, SD 3.0, and SDIO Version 3.0
  • 1× General-Purpose Memory Controller (GPMC) up to 133 MHz
    • Flexible 8- and 16-bit Asynchronous Memory Interface with up to four Chip (22-bit address) Selects (NAND, NOR, Muxed-NOR, and SRAM)
    • Uses BCH code to support 4-, 8-, or 16-bit ECC
    • Uses Hamming code to support 1-bit ECC
    • Error Locator Module (ELM)
      • Used with the GPMC to locate addresses of data errors from syndrome polynomials generated using a BCH algorithm
      • Supports 4-, 8-, and 16-bit per 512-Byte block error location based on BCH algorithms
  • OSPI/QSPI with DDR / SDR support
    • Support for Serial NAND and Serial NOR Flash devices
    • 4GBytes memory address support
    • XIP mode with optional on-the-fly encryption

Power Management:

  • Low-power modes supported by Device/Power Manager
    • Partial IO support for CAN/GPIO/UART wakeup
    • DeepSleep : I/O + DDR (suspend to RAM)
    • DeepSleep
    • MCU Only
    • Standby
    • Dynamic frequency scaling for Cortex-A53

Boot Options:

  • UART
  • I2C EEPROM
  • OSPI/QSPI Flash
  • GPMC NOR/NAND Flash
  • SD Card
  • eMMC
  • USB (host) Mass storage
  • USB (device) boot from external host (DFU mode)
  • Ethernet

Technology / Package:

  • 16-nm FinFET technology
  • 18 mm x 18 mm, 0.8-mm pitch full-array, 484-pin FCBGA (AMB)

AM62Ax is an extension of the Sitara™ automotive-grade family of heterogeneous Arm® processors with embedded Deep Learning (DL), Video and Vision Processing acceleration, display interface and extensive automotive peripheral and networking options. AM62Ax is built for a set of cost-sensitive automotive applications including driver and in-cabin monitoring systems, next generation of eMirror system, as well as a broad set of industrial applications in Factory Automation, Building Automation, and other markets. The cost optimized AM62Ax provides high-performance compute for both traditional and deep learning algorithms at industry leading power/performance ratios with a high level of system integration to enable scalability and lower costs for advanced automotive platforms supporting multiple sensor modalities in stand-alone Electronic Control Units (ECUs).

AM62Ax contains up to four Arm® Cortex®-A53 cores with 64-bit architecture, a Vision Processing Accelerator (VPAC) with Image Signal Processor (ISP) and multiple vision assist accelerators, Deep Learning (DL) and video accelerators, a Cortex®-R5F MCU Channel core and a Cortex®-R5F Device Management core. The Cortex-A53s provide the powerful computing elements necessary for Linux applications as well as the implementation of traditional vision computing based-algorithms such as driver monitoring. Building on the existing world-class ISP, TI’s 7th generation ISP includes flexibility to process a broader sensor suite including RGB-InfraRed (RGB-IR), support for higher bit depth, and features targeting analytics applications. Key cores include the next generation C7000™ DSP from Texas Instruments (“C7x”) with scalar and vector cores, dedicated “MMA” deep learning accelerator enabling performance up to 2 TOPS within the lowest power envelope in the industry when operating at the typical automotive worst case junction temperature of 125°C.

The 3-port Gigabit Ethernet switch has one internal port and two external ports with TSN support and can be used to enable industrial networking options. In addition, an extensive peripherals set is included in AM62Ax to enable system level connectivity such as USB, MMC/SD, Camera interface, OSPI, CAN-FD and GPMC for parallel host interface to an external ASIC/FPGA. AM62Ax supports secure boot for IP protection with the built-in HSM (Hardware Security Module) and also employs advanced power management support for portable and power-sensitive applications.

AM62Ax is an extension of the Sitara™ automotive-grade family of heterogeneous Arm® processors with embedded Deep Learning (DL), Video and Vision Processing acceleration, display interface and extensive automotive peripheral and networking options. AM62Ax is built for a set of cost-sensitive automotive applications including driver and in-cabin monitoring systems, next generation of eMirror system, as well as a broad set of industrial applications in Factory Automation, Building Automation, and other markets. The cost optimized AM62Ax provides high-performance compute for both traditional and deep learning algorithms at industry leading power/performance ratios with a high level of system integration to enable scalability and lower costs for advanced automotive platforms supporting multiple sensor modalities in stand-alone Electronic Control Units (ECUs).

AM62Ax contains up to four Arm® Cortex®-A53 cores with 64-bit architecture, a Vision Processing Accelerator (VPAC) with Image Signal Processor (ISP) and multiple vision assist accelerators, Deep Learning (DL) and video accelerators, a Cortex®-R5F MCU Channel core and a Cortex®-R5F Device Management core. The Cortex-A53s provide the powerful computing elements necessary for Linux applications as well as the implementation of traditional vision computing based-algorithms such as driver monitoring. Building on the existing world-class ISP, TI’s 7th generation ISP includes flexibility to process a broader sensor suite including RGB-InfraRed (RGB-IR), support for higher bit depth, and features targeting analytics applications. Key cores include the next generation C7000™ DSP from Texas Instruments (“C7x”) with scalar and vector cores, dedicated “MMA” deep learning accelerator enabling performance up to 2 TOPS within the lowest power envelope in the industry when operating at the typical automotive worst case junction temperature of 125°C.

The 3-port Gigabit Ethernet switch has one internal port and two external ports with TSN support and can be used to enable industrial networking options. In addition, an extensive peripherals set is included in AM62Ax to enable system level connectivity such as USB, MMC/SD, Camera interface, OSPI, CAN-FD and GPMC for parallel host interface to an external ASIC/FPGA. AM62Ax supports secure boot for IP protection with the built-in HSM (Hardware Security Module) and also employs advanced power management support for portable and power-sensitive applications.
open-in-new その他の Arm ベースのプロセッサ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似製品

open-in-new 代替品と比較
比較対象デバイスにアップグレード機能を搭載した、ドロップ・イン代替製品
NEW AM62A7 プレビュー 1 ～ 2 台のカメラに対応する RGB-IR ISP (画像信号処理) 機能を搭載し、2TOPS (1TOPS は毎秒 1 兆回の処理) に達するビジョン SoC で、低消費電力システム、ビデオ監視 1 TOPS AI accelerator
NEW AM62A7-Q1 プレビュー 2 TOPS vision SoC with RGB-IR ISP for 1-2 cameras, driver monitoring, front cameras Automotive qualified with 2 TOPS AI accelerator
比較対象デバイスと同等の機能で、ピン互換製品
NEW AM62A3-Q1 プレビュー Automotive 1 TOPS vision SoC with RGB-IR ISP for 1-2 cameras, driver monitoring, dashcams Automotive qualified with 1 TOPS AI accelerator
比較対象デバイスと類似の機能
NEW AM623 アクティブ Arm® Cortex®-A53 ベースの物体検出機能とジェスチャ認識機能搭載、IoT (モノのインターネット) とゲートウェイ向け SoC General processing and human-machine interface (HMI)

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
19 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート AM62Ax Sitara™ Processors データシート PDF | HTML 2021年 9月 1日
* エラッタ AM62Ax Sitara™ Processors Silicon Errata, Silicon Revision 1.0 PDF | HTML 2022年 4月 26日
アプリケーション・ノート AM62A Edge AI Retail Scanner Demo: Analysis for SoC Selection and Power Usage PDF | HTML 2023年 5月 30日
ホワイト・ペーパー Easing the pain of safety certified system development PDF | HTML 2023年 5月 24日
アプリケーション・ノート Building an Edge AI Application for Automated Retail Scanner on AM6xA MPUs PDF | HTML 2023年 5月 17日
アプリケーション・ノート AM625/AM623 and AM62A7/AM62A3 Schematic Design and Review Checklist (Rev. B) PDF | HTML 2023年 5月 8日
ユーザー・ガイド AM62Ax Sitara Processors Technical Reference Manual (Rev. A) 2023年 4月 6日
アプリケーション・ノート AM62Ax Maximum Current Ratings PDF | HTML 2023年 3月 30日
アプリケーション・ノート Hardware Design Guide for AM62A Devices PDF | HTML 2023年 3月 30日
技術記事 How vision processors are expanding edge AI capabilities in video doorbell and smart retail designs 2023年 3月 15日
アプリケーション・ノート AM6xA ISP Tuning Guide PDF | HTML 2023年 3月 2日
ホワイト・ペーパー Edge AI Smart Cameras Using Energy-Efficient AM62A Processor PDF | HTML 2023年 3月 2日
アプリケーション・ノート Sitara™AM62A Benchmarks PDF | HTML 2023年 3月 1日
アプリケーション・ノート AM62Ax DDR Board Design and Layout Guidelines PDF | HTML 2023年 2月 27日
アプリケーション・ノート High-Speed Interface Layout Guidelines (Rev. J) PDF | HTML 2023年 2月 24日
アプリケーション・ノート AM62Ax Power-Estimation Tool (PET)-- PDF | HTML 2023年 2月 23日
ユーザー・ガイド AM62Ax Escape Routing for PCB Design PDF | HTML 2022年 12月 5日
技術記事 How to simplify your embedded edge AI application development 2022年 1月 28日
ユーザー・ガイド AM62Ax Sitara Processors Technical Reference Manual 2021年 7月 15日

設計および開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページを表示してください。

評価ボード

SK-AM62A-LP — 低消費電力 Sitara™ プロセッサ向け AM62A スタータ・キット

SK-AM62A-LP スタータ・キット (SK) 評価基板 (EVM) は、AI ビジョン・プロセッサである TI の AM62A をベースとした製品です。このプロセッサは、60fps で最大 5MP をサポートする画像信号プロセッサ (ISP)、2TOPS (teraoperations per second：1 秒あたり 1 兆回の動作) の AI アクセラレータ、クワッドコア 64 ビット Arm® Cortex®-A53 マイクロプロセッサ、シングルコア Arm Cortex-R5F、H.264/H.265 ビデオのエンコード / (...)

ユーザー・ガイド: PDF | HTML
TI.com で取扱いなし
デバッグ・プローブ

TMDSEMU560V2STM-U — XDS560™ ソフトウェア v2 システム・トレース USB デバッグ・プローブ

XDS560v2 は、XDS560™ ファミリのデバッグ・プローブの中で最高の性能を達成し、従来の JTAG 規格 (IEEE1149.1) と cJTAG (IEEE1149.7) の両方をサポートしています。シリアル・ワイヤ・デバッグ (SWD) をサポートしていないことに注意してください。

すべての XDS デバッグ・プローブは、組み込みトレース・バッファ (ETB) を搭載しているすべての ARM プロセッサと DSP プロセッサで、コア・トレースとシステム・トレースをサポートしています。ピン経由でコア・トレースを実行する場合、XDS560v2 PRO TRACE が必要です。

(...)

TI.com で取扱いなし
ソフトウェア開発キット (SDK)

MCU-PLUS-SDK-AM62A — MCU+ SDK for AM62A – RTOS, No-RTOS

The AM62A vision processor Linux® and TI MCU plus software development kits (SDKs) are unified software platforms for our embedded processors with deep learning capabilities with edge AI. They provide easy setup and fast out-of-the-box access to benchmarks and demonstrations. AM62A is a high (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

製品
Arm ベースのプロセッサ
AM62A3 — 1 ～ 2 台のカメラに対応する RGB-IR ISP (画像信号処理) 機能を搭載し、1TOPS (1TOPS は毎秒 1 兆回の処理) に達するビジョン SoC で、低消費電力システム、ビデオ監視 AM62A3-Q1 — Automotive 1 TOPS vision SoC with RGB-IR ISP for 1-2 cameras, driver monitoring, dashcams AM62A7 — 1 ～ 2 台のカメラに対応する RGB-IR ISP (画像信号処理) 機能を搭載し、2TOPS (1TOPS は毎秒 1 兆回の処理) に達するビジョン SoC で、低消費電力システム、ビデオ監視 AM62A7-Q1 — 2 TOPS vision SoC with RGB-IR ISP for 1-2 cameras, driver monitoring, front cameras
ハードウェア開発
評価ボード
SK-AM62A-LP — 低消費電力 Sitara™ プロセッサ向け AM62A スタータ・キット
参照 ダウンロードオプション
ソフトウェア開発キット (SDK)

PROCESSOR-SDK-LINUX-AM62A — Linux SDK for edge AI applications on AM62A

The AM62A vision processor Linux® and TI MCU plus software development kits (SDKs) are unified software platforms for our embedded processors with deep learning capabilities with edge AI. They provide easy setup and fast out-of-the-box access to benchmarks and demonstrations. AM62A is a high (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

製品
Arm ベースのプロセッサ
AM62A3 — 1 ～ 2 台のカメラに対応する RGB-IR ISP (画像信号処理) 機能を搭載し、1TOPS (1TOPS は毎秒 1 兆回の処理) に達するビジョン SoC で、低消費電力システム、ビデオ監視 AM62A3-Q1 — Automotive 1 TOPS vision SoC with RGB-IR ISP for 1-2 cameras, driver monitoring, dashcams AM62A7 — 1 ～ 2 台のカメラに対応する RGB-IR ISP (画像信号処理) 機能を搭載し、2TOPS (1TOPS は毎秒 1 兆回の処理) に達するビジョン SoC で、低消費電力システム、ビデオ監視 AM62A7-Q1 — 2 TOPS vision SoC with RGB-IR ISP for 1-2 cameras, driver monitoring, front cameras
ハードウェア開発
評価ボード
SK-AM62A-LP — 低消費電力 Sitara™ プロセッサ向け AM62A スタータ・キット
ダウンロードオプション
ソフトウェア開発キット (SDK)

PROCESSOR-SDK-LINUX-RT-AM62A — RT-Linux SDK for edge AI applications on AM62A

The AM62A vision processor Linux® and TI MCU plus software development kits (SDKs) are unified software platforms for our embedded processors with deep learning capabilities with edge AI. They provide easy setup and fast out-of-the-box access to benchmarks and demonstrations. AM62A is a high (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

製品
Arm ベースのプロセッサ
AM62A3 — 1 ～ 2 台のカメラに対応する RGB-IR ISP (画像信号処理) 機能を搭載し、1TOPS (1TOPS は毎秒 1 兆回の処理) に達するビジョン SoC で、低消費電力システム、ビデオ監視 AM62A3-Q1 — Automotive 1 TOPS vision SoC with RGB-IR ISP for 1-2 cameras, driver monitoring, dashcams AM62A7 — 1 ～ 2 台のカメラに対応する RGB-IR ISP (画像信号処理) 機能を搭載し、2TOPS (1TOPS は毎秒 1 兆回の処理) に達するビジョン SoC で、低消費電力システム、ビデオ監視 AM62A7-Q1 — 2 TOPS vision SoC with RGB-IR ISP for 1-2 cameras, driver monitoring, front cameras
ハードウェア開発
評価ボード
SK-AM62A-LP — 低消費電力 Sitara™ プロセッサ向け AM62A スタータ・キット
ダウンロードオプション
IDE (統合開発環境)、コンパイラ、またはデバッガ

C7000-CGT — C7000 code generation tools (CGT) - compiler

The TI C7000 C/C++ Compiler Tools support development of applications for TI C7000 Digital Signal Processor cores.

Code Composer Studio is the Integrated Development Environment (IDE) for TI embedded devices.  If you are looking to develop on a TI embedded device it is recommended to start (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

製品
Arm ベースのプロセッサ
TDA4VM — Dual Arm® Cortex®-A72 SoC and C7x DSP with deep-learning, vision and multimedia accelerators TDA4VM-Q1 — 車載対応、ディープ・ラーニング使用、L2、L3、近接場分析システム向けのシステム・オン・チップ AM62A3 — 1 ～ 2 台のカメラに対応する RGB-IR ISP (画像信号処理) 機能を搭載し、1TOPS (1TOPS は毎秒 1 兆回の処理) に達するビジョン SoC で、低消費電力システム、ビデオ監視 AM62A7 — 1 ～ 2 台のカメラに対応する RGB-IR ISP (画像信号処理) 機能を搭載し、2TOPS (1TOPS は毎秒 1 兆回の処理) に達するビジョン SoC で、低消費電力システム、ビデオ監視 AM62A3-Q1 — Automotive 1 TOPS vision SoC with RGB-IR ISP for 1-2 cameras, driver monitoring, dashcams AM62A7-Q1 — 2 TOPS vision SoC with RGB-IR ISP for 1-2 cameras, driver monitoring, front cameras AM69A — 32 TOPS vision SoC for 1-12 cameras, Autonomous Mobile Robots, Machine Vision, Mobile DVR, AI-BOX AM68A — 8 TOPS vision SoC for 1-8 cameras, machine vision, smart traffic, retail automation
ダウンロードオプション
IDE (統合開発環境)、コンパイラ、またはデバッガ

C7000-SAFETI-CQKIT-RV — C7000 安全コンパイラ認証キット（コンパイラのリリース検証機能を利用）

The Safety Compiler Qualification Kit was developed to assist customers in qualifying their use of the TI ARM, C6000, C7000 or C2000/CLA C/C++ Compiler to functional safety standards such as IEC 61508 and ISO 26262.

The Safety Compiler Qualification Kit:

  • is free of charge for TI customers
  • does (...)
サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

製品
Arm ベースのプロセッサ
TDA4VM-Q1 — 車載対応、ディープ・ラーニング使用、L2、L3、近接場分析システム向けのシステム・オン・チップ AM62A3 — 1 ～ 2 台のカメラに対応する RGB-IR ISP (画像信号処理) 機能を搭載し、1TOPS (1TOPS は毎秒 1 兆回の処理) に達するビジョン SoC で、低消費電力システム、ビデオ監視 AM62A7 — 1 ～ 2 台のカメラに対応する RGB-IR ISP (画像信号処理) 機能を搭載し、2TOPS (1TOPS は毎秒 1 兆回の処理) に達するビジョン SoC で、低消費電力システム、ビデオ監視 AM62A3-Q1 — Automotive 1 TOPS vision SoC with RGB-IR ISP for 1-2 cameras, driver monitoring, dashcams AM62A7-Q1 — 2 TOPS vision SoC with RGB-IR ISP for 1-2 cameras, driver monitoring, front cameras
ダウンロードオプション
IDE (統合開発環境)、コンパイラ、またはデバッガ

CCSTUDIO — Code Composer Studio 統合開発環境（IDE）

Code Composer Studio is an integrated development environment (IDE) for TI's microcontrollers and processors. It comprises a suite of tools used to develop and debug embedded applications.  Code Composer Studio is available for download across Windows®, Linux® and macOS® (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

こちらの設計リソースは、このカテゴリに属する製品の大半をサポートしています。

サポート状況を確認するには、製品の詳細ページをご覧ください。

製品
車載ミリ波レーダー・センサ
AWR1243 — 76GHz ～ 81GHz 高性能車載向けミリ波 IC AWR1443 — マイコンとハードウェア・アクセラレータを統合したシングルチップ 76GHz ～ 81GHz 車載レーダー・センサ AWR1642 — DSP とマイコンを統合したシングルチップ 76GHz ～ 81GHz 車載レーダー・センサ AWR1843 — DSP、マイコン、レーダー・アクセラレータを統合したシングルチップ 76GHz ～ 81GHz 車載レーダー・センサ AWR1843AOP — Single-chip 76-GHz to 81-GHz automotive radar sensor integrating antenna on package, DSP and MCU AWR2243 — 車載、第 2 世代、76GHz ～ 81GHz、高性能用 MMIC (モノリシック・マイクロ波 IC) AWR2944 — 車載対応、コーナー・レーダーと長距離レーダー向け、第 2 世代の 76GHz ～ 81GHz 高性能 SoC AWR6443 — Single-chip 60-GHz to 64-GHz automotive radar sensor integrating MCU and radar accelerator AWR6843 — DSP、マイコン、レーダー・アクセラレータを統合したシングルチップ 60GHz ～ 64GHz 車載レーダー・センサ AWR6843AOP — 車載対応、DSP とマイコンをアンテナ・オン・パッケージに内蔵、シングルチップ 60GHz ～ 64GHz レーダー・センサ
産業用ミリ波レーダー・センサ
IWR1443 — マイコンとハードウェア・アクセラレータを統合したシングルチップ 76GHz ～ 81GHz ミリ波センサ IWR1642 — DSP とマイコンを統合したシングルチップ 76GHz ～ 81GHz ミリ波センサ IWR1843 — DSP、マイコン、レーダー・アクセラレータを統合したシングルチップ 76GHz ～ 81GHz 産業用レーダー・センサ IWR6443 — マイコンとハードウェア・アクセラレータを統合したシングルチップ 60GHz ～ 64GHz インテリジェント・ミリ波センサ IWR6843 — 処理機能内蔵シングルチップ 60GHz ～ 64GHz インテリジェント・ミリ波センサ IWR6843AOP — 統合型アンテナ・オン・パッケージ (AoP)、シングルチップ、60GHz ～ 64GHz、インテリジェント・ミリ波センサ
開始 ダウンロードオプション
IDE (統合開発環境)、コンパイラ、またはデバッガ

EDGE-AI-STUDIO — Edge AI studio

Edge AI Studio is a collection of tools aimed to accelerate the development of edge AI application on TI embedded devices.

Model Analyzer, formerly known as TI edge AI cloud, is a free online service that allows for the evaluation of accelerated deep learning inference on remotely accessed (...)

サポート対象の製品とハードウェア

サポート対象の製品とハードウェア

製品
Arm ベースのプロセッサ
AM62A3 — 1 TOPS vision SoC with RGB-IR ISP for 1-2 cameras, low-power system, video doorbell, security camera AM62A3-Q1 — Automotive 1 TOPS vision SoC with RGB-IR ISP for 1-2 cameras, driver monitoring, dashcams AM62A7 — 2 TOPS vision SoC with RGB-IR ISP for 1-2 cameras, low-power systems, video surveillance, lawn robot AM62A7-Q1 — 2 TOPS vision SoC with RGB-IR ISP for 1-2 cameras, driver monitoring, front cameras AM68A — 8 TOPS vision SoC for 1-8 cameras, machine vision, smart traffic, retail automation AM69A — 32 TOPS vision SoC for 1-12 cameras, Autonomous Mobile Robots, Machine Vision, Mobile DVR, AI-BOX TDA4VM — Dual Arm® Cortex®-A72 SoC and C7x DSP with deep-learning, vision and multimedia accelerators TDA4VM-Q1 — 車載対応、ディープ・ラーニング使用、L2、L3、近接場分析システム向けのシステム・オン・チップ
ハードウェア開発
評価ボード
J721EXCPXEVM — Common processor board for Jacinto™ 7 processors J721EXSOMXEVM — TDA4VM と DRA829V 向け、ソケット搭載システム・オン・モジュール (SoM) SK-TDA4VM — エッジAI ビジョン・システム向け、TDA4VM プロセッサ・スタータ・キット SK-AM62A-LP — 低消費電力 Sitara™ プロセッサ向け AM62A スタータ・キット SK-AM68 — AM68x starter kit for Sitara™ processors SK-AM69 — AM69x starter kit for Sitara™ processors
ソフトウェア
ソフトウェア開発キット (SDK)
PROCESSOR-SDK-AM62A — Software Development Kit for AM62A Sitara processors
サポート・ソフトウェア
PROCESSOR-SDK-AM68A — AM68A プロセッサ向けのソフトウェア開発キット PROCESSOR-SDK-AM69A — AM69A プロセッサ向けのソフトウェア開発キット (SDK)
開始
IDE (統合開発環境)、コンパイラ、またはデバッガ

SYSCONFIG — システム構成ツール

SysConfig は、ハードウェアとソフトウェアの構成に関する課題の簡素化と、ソフトウェア開発の迅速化に役立つ設計を採用した構成ツールです。

SysConfig は、Code Composer Studio™ 統合開発環境 (IDE) の一部、またはスタンドアロン・アプリケーションという形式で利用できます。さらに、TI developer zoneにアクセスすると、SysConfig をクラウド環境で実行できます。

SysConfig (...)

オプションの表示
シミュレーション・モデル

AM62Ax Sitara™ AMI Model

SPRM784.ZIP (30672 KB) - IBIS-AMI Model
ダウンロード
シミュレーション・モデル

AM62Ax Sitara™ BSDL Model

SPRM786.ZIP (10 KB) - BSDL Model
ダウンロード
シミュレーション・モデル

AM62Ax Sitara™ IBIS Model

SPRM785.ZIP (3291 KB) - IBIS Model
ダウンロード
シミュレーション・モデル

AM62Ax Sitara™ Thermal Model

SPRM787.ZIP (4875 KB) - Thermal Model
ダウンロード
アセンブリの図面

SK-AM62A-LP Design File Package (Rev. A)

SPRR459A.ZIP (31633 KB)
ダウンロード
計算ツール

AM62X-PET-CALC — AM62x 電力推定ツール (PET：Power Estimation Tool)

AM62x 電力推定ツール (PET) スプレッドシートを使用すると、測定済みデータとシミュレーション・データに基づいて、消費電力の推定値を計算できます。推定値は現状のまま提供されるもので、特定の精度を保証するものではありません。消費電力は、電気的パラメータ、シリコン・プロセスのばらつき、環境条件、動作中にプロセッサが実行する使用事例によって異なります。

実際の消費電力は、実際のシステムを使用して確認する必要があります。このツールは、現実的な動作モードの消費電力を推定することを意図しており、電源のサイズ設定を目的としたものではありません。

(...)

ダウンロード
設計ツール

PROCESSORS-3P-SEARCH — Arm® ベースの MPU、Arm ベースのマイコン、DSP に対応するサードパーティ各社を検索するためのツール

TI は複数の企業と提携し、TI の各種プロセッサを使用した幅広いソフトウェア、ツール、SOM (システム・オン・モジュール) を提供する方法で、量産までの開発期間短縮を支援しています。この検索ツールをダウンロードすると、サード・パーティーの各種ソリューションを手早く参照し、お客様のニーズに適したサード・パーティーを見つけることができます。掲載されている各種ソフトウェア、ツール、モジュールの製造と管理を実施しているのは、TI (テキサス・インスツルメンツ) ではなく独立系サード・パーティー各社です。

検索ツールは、製品の種類別に以下の分類を採用しています。

  • ツールに該当するのは、IDE (...)
ダウンロード
パッケージ ピン数 ダウンロード
FCBGA (AMB) 484 オプションの表示
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating / リフローピーク温度
  • MTBF/FIT 推定値
  • 材料 (内容)
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス・デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

英語で投稿されたすべてのフォーラムトピックを表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ