首頁 介面 LVDS、M-LVDS 和 PECL IC
首頁
介面
LVDS、M-LVDS 和 PECL IC

DS90LT012AQ-Q1

現行

車用 LVDS 差動線路接收器

立即訂購
產品規格表

DS90LT012AQ-Q1

現行
產品規格表 立即訂購

產品詳細資料

Function Receiver Protocols CML, LVDS, LVPECL Number of transmitters 0 Number of receivers 1 Signaling rate (Mbps) 400 Input signal CML, LVDS, LVPECL Output signal CMOS Rating Automotive Operating temperature range (°C) -40 to 125
Function Receiver Protocols CML, LVDS, LVPECL Number of transmitters 0 Number of receivers 1 Signaling rate (Mbps) 400 Input signal CML, LVDS, LVPECL Output signal CMOS Rating Automotive Operating temperature range (°C) -40 to 125
SOT-23 (DBV) 5 8.12 mm² (2.9 mm × 2.8 mm)
  • AECQ-100 Grade 1
  • -40 to +125°C Temperature Range Operation
  • Compatible with ANSI TIA/EIA-644-A Standard
  • >400 Mbps (200 MHz) Switching Rates
  • 100 ps Differential Skew (Typical)
  • 3.5 ns Maximum Propagation Delay
  • Integrated Line Termination Resistor (100Ω Typical)
  • Single 3.3V power supply design
  • Power Down High Impedance on LVDS Inputs
  • LVDS Inputs Accept LVDS/CML/LVPECL Signals
  • Pinout Simplifies PCB Layout
  • Low Power Dissipation (10mW Typical@ 3.3V Static)
  • SOT-23 5-Lead Package

All trademarks are the property of their respective owners.

  • AECQ-100 Grade 1
  • -40 to +125°C Temperature Range Operation
  • Compatible with ANSI TIA/EIA-644-A Standard
  • >400 Mbps (200 MHz) Switching Rates
  • 100 ps Differential Skew (Typical)
  • 3.5 ns Maximum Propagation Delay
  • Integrated Line Termination Resistor (100Ω Typical)
  • Single 3.3V power supply design
  • Power Down High Impedance on LVDS Inputs
  • LVDS Inputs Accept LVDS/CML/LVPECL Signals
  • Pinout Simplifies PCB Layout
  • Low Power Dissipation (10mW Typical@ 3.3V Static)
  • SOT-23 5-Lead Package

All trademarks are the property of their respective owners.

The DS90LT012AQ is a single CMOS differential line receiver designed for applications requiring ultra low power dissipation, low noise, and high data rates. The devices are designed to support data rates in excess of 400 Mbps (200 MHz) utilizing Low Voltage Differential Swing (LVDS) technology

The DS90LT012AQ accepts low voltage (350 mV typical) differential input signals and translates them to 3V CMOS output levels. The DS90LT012AQ includes an input line termination resistor for point-to-point applications.

The DS90LT012AQ and companion LVDS line driver DS90LV011AQ provide a new alternative to high power PECL/ECL devices for high speed interface applications.

The DS90LT012AQ is a single CMOS differential line receiver designed for applications requiring ultra low power dissipation, low noise, and high data rates. The devices are designed to support data rates in excess of 400 Mbps (200 MHz) utilizing Low Voltage Differential Swing (LVDS) technology

The DS90LT012AQ accepts low voltage (350 mV typical) differential input signals and translates them to 3V CMOS output levels. The DS90LT012AQ includes an input line termination resistor for point-to-point applications.

The DS90LT012AQ and companion LVDS line driver DS90LV011AQ provide a new alternative to high power PECL/ECL devices for high speed interface applications.
filter 尋找其它 LVDS、M-LVDS 和 PECL IC
下載 觀看有字幕稿的影片 影片

技術文件

找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 5
重要文件 類型 標題 格式選項 下載最新的英文版本 日期
* 資料表 DS90LT012AQ Automotive LVDS Differential Line Receiver datasheet (Rev. E) 2013/4/17
Application brief LVDS to Improve EMC in Motor Drives 2018/9/27
Application brief How Far, How Fast Can You Operate LVDS Drivers and Receivers? 2018/8/3
應用說明 AN-1821 CPRI Repeater System (Rev. A) 2013/4/26
應用說明 An Overview of LVDS Technology 1998/10/5

設計與開發

如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

DS90LV047-48AEVM — DS90LV047-48AEVM 評估模組

DS90LV047-48AEVM 評估模組 (EVM) 專為德州儀器 DS90LV047A 3-V LVDS 四通道 CMOS 差動線路驅動器和 DS90LV048A 3-V LVDS CMOS 差動線路接收器的性能與功能評估而設計。使用者可運用此套件快速評估 DS90LV047A 和 DS90LV048A 支援的輸出波形特性和訊號完整性。接頭針腳可連接至 DS90LV047A 和 DS90LV048A 輸入及輸出，也便於連接至實驗室設備或使用者系統，以進行性能評估。
使用指南: PDF
支援產品和硬體
有庫存
限制：
??asset.out-of-stock-ti_zh_TW??
無法提供
模擬型號

DS90LT012A IBIS Model

SNLM044.ZIP (11 KB) - IBIS 模型
支援產品和硬體
參考設計

TIDA-010122 — 適用於多通道射頻系統的參考設計同步數據轉換器 DDC 和 NCO 功能

此參考設計可解決與新興 5G 適配應用相關，例如大規模多輸入多輸出 (mMIMO)、相位陣列雷達與通訊酬載等應用相關的同步設計挑戰。一般 RF 前端包含天線、低雜訊放大器 (LNA)、混波器、類比網域中的本地振盪器 (LO) 及類比轉數位轉換器、數值控制振盪器 (NCO) 和數位降轉換器 (DDC)。為了達到整體系統同步化，這些數位區塊必須與系統時鐘同步。本參考設計採用 ADC12DJ3200 資料轉換器，透過同步處理晶片內建 NCO 與 SYNC ~ 並使用無雜訊孔徑延遲調整 (tAD 調整) 功能，在多個接收器之間達到小於 5-ps 的頻道間偏斜的效果，以進一步降低偏斜。此設計也具備搭載 (...)

支援產品和硬體
參考設計

TIDA-010128 — 適用於 12 位元數位器的可擴充 20.8 GSPS 參考設計

此參考設計說明採用時間交錯配置的射頻取樣類比數位轉換器 (ADC) 的 20.8GSPS 取樣系統。時間交錯法是一種經過實證的傳統提升取樣率方式，然而，匹配個別 ADC 偏移、增益與取樣時間不匹配是實現性能的關鍵。交錯的複雜性會隨著取樣時脈較高而增加。ADC 間的相位匹配是實現更佳 SFDR 和 ENOB 的關鍵規格之一。此參考設計使用 ADC12DJ5200RF 上的無雜訊孔徑延遲調整功能，並具備 19fs 精密相位控制步驟，可簡化 20.8GSPS 交錯之執行。此參考設計採用以 LMK04828 和 LMX2594 為基礎的板載低雜訊 JESD204B 時脈鐘產生器，符合 12 (...)
支援產品和硬體
參考設計

TIDA-01022 — 適用於 DSO、雷達和 5G 無線測試系統的靈活 3.2-GSPS 多通道 AFE 參考設計

此高速多通道資料擷取參考設計可實現最佳系統性能。系統設計師需考量如高速多通道時脈產生的時脈抖動和偏斜等重要設計參數，這會影響整體系統 SNR、SFDR、通道對通道偏斜和確定性延遲。此參考設計展示了使用 JESD204B 高速資料轉換器、高速放大器、高性能時脈和低雜訊電源解決方案的多通道 AFE 和時脈解決方案，以實現最佳系統性能
支援產品和硬體
參考設計

TIDA-01027 — 在 12.8 GSPS 資料採集系統中發揮最大效能的低雜訊電源供應參考設計

此參考設計展示了一款高效能、低雜訊的五軌電源設計，適用於超高速資料採集 (DAQ) 系統，支援超過 12.8 GSPS。電源供應 DC/DC 轉換器具備頻率同步與相位轉換功能，可將輸入電流漣波降至最低並控制頻率內容。採用高性能 HotRod™ 封裝技術，可將潛在的輻射電磁干擾 (EMI) 降至最低。
支援產品和硬體
參考設計

TIDA-01028 — 適用於高速示波器和寬頻帶數位器的 12.8-GSPS 類比前端參考設計

此參考設計提供交錯式射頻取樣類比數位轉換器 (ADC) 的實際範例，以達到 12.8-GSPS 取樣率。這是透過兩個射頻取樣 ADC 的時間交錯而達成。交錯需要在 ADC 之間進行相位偏移，此參考設計利用 ADC12DJ3200 的無雜訊孔徑延遲調整（tAD 調整）功能來實現此目標。此功能也可用於將交錯式 ADC 的典型不匹配降到最低：將 SNR、ENOB 和 SFDR 性能最大化。此參考設計也具備支援 JESD204B 的低相位雜訊時脈樹。使用 LMX2594 寬頻 PLL 和 LMK04828 合成器和抖動消除器來執行實作。
支援產品和硬體
封裝 針腳 CAD 符號、佔位空間與 3D 模型
SOT-23 (DBV) 5 Ultra Librarian
適用 TI 的評估品項標準條款與條件。

訂購與品質

建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供，且不構成 TI 規範。檢視使用條款。

若有關於品質、封裝或訂購 TI 產品的問題，請參閱 TI 支援。​​​​​​​​​​​​​​

影片