LMK00804B-Q1
- AEC-Q100 qualified with the following results:
- Device temperature grade 1: –40°C to +125°C, TA
- Four LVCMOS/LVTTL outputs supporting 1.5-V to 3.3-V levels
- Additive jitter: 0.1-ps RMS (typical) at 40 MHz
- Noise floor: –168 dBc/Hz (typical) at 40 MHz
- Output frequency: 350 MHz (maximum)
- Output skew: 35 ps (maximum)
- Part-to-part skew: 550 ps (maximum)
- Two selectable inputs
- CLK_P, CLK_N pair accepts LVPECL, LVDS, HCSL, SSTL, LVHSTL, or LVCMOS/LVTTL
- LVCMOS_CLK accepts LVCMOS/LVTTL
- Synchronous clock enable
- Core/output power supplies:
- 3.3 V/3.3 V
- 3.3 V/2.5 V
- 3.3 V/1.8 V
- 3.3 V/1.5 V
- Package: 16-pin VQFN
The LMK00804B-Q1 is a high-performance clock fan-out buffer and level translator that can distribute up to four LVCMOS/LVTTL outputs (3.3-V, 2.5-V, 1.8-V, or 1.5-V levels) from one of two selectable inputs that can accept differential or single-ended inputs. The clock enable input is synchronized internally to eliminate runt or glitch pulses on the outputs when the clock enable terminal is asserted or deasserted. The outputs are held in logic low state when the clock is disabled. The LMK00804B-Q1 can also distribute a low-jitter clock across four transceivers and can improve the overall target detection and resolution in a cascaded mmWave radar system.
技術文件
| 類型 | 標題 | 日期 | ||
|---|---|---|---|---|
| * | Data sheet | LMK00804B-Q1 1.5-V to 3.3-V, 1-to-4 High-Performance LVCMOS Fan-Out Buffer and Level Translator datasheet (Rev. B) | PDF | HTML | 2019年 8月 26日 |
| Functional safety information | LMK00804B-Q1 Functional Safety, FIT Rate, Failure Mode Distribution and Pin FMA | PDF | HTML | 2021年 12月 1日 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
LMK00804B-Q1EVM — 4 輸出低抖動差分/LVCMOS 至 LVCMOS 扇出緩衝器評估板
CLOCK-TREE-ARCHITECT — 時鐘樹架構程式設計軟體
PSPICE-FOR-TI — PSpice® for TI 設計與模擬工具
PSpice for TI 設計和模擬環境可讓您使用其內建函式庫來模擬複雜的混合訊號設計。在進行佈局和製造之前，建立完整的終端設備設計和解決方案原型，進而縮短上市時間並降低開發成本。
在 PSpice for TI 設計與模擬工具中，您可以搜尋 TI (...)
TIDEP-01012 — 使用串接 mmWave 感測器的成像雷達參考設計
- 要將 MMWCAS-DSP-EVM 用作捕獲卡，通過使用 mmWave studio 工具全面評估 AWR2243 四晶片級聯性能，請閱讀 TIDEP-01012 設計指南。
- 要使用 MMWCAS-DSP-EVM 開發雷達實時軟體應用，請閱讀 TIDEP-01017 設計指南。
此參考設計使用串接成像雷達射頻 (RF) 系統。串接雷達裝置可支援長程雷達 (LRR) 波束成形應用，以及具備強化角度解析度性能的中程雷達 (MRR) 和短程雷達 (SRR) 多輸入多輸出 (MIMO) 應用。
AWR2243 串接雷達 RF 開發套件透過多裝置波束成形配置，可估計並追蹤超過 (...)
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| VQFN (RGT) | 16 | Ultra Librarian |
訂購與品質
- RoHS
- REACH
- 產品標記
- 鉛塗層/球物料
- MSL 等級/回焊峰值
- MTBF/FIT 估算值
- 材料內容
- 認證摘要
- 進行中持續性的可靠性監測
- 晶圓廠位置
- 組裝地點
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。