SN74LV373A
- V CC operation of 2 V to 5.5 V
- Maximum t pd of 8.5 ns at 5 V
- Typical V OLP (Output Ground Bounce) < 0.8 V at V CC = 3.3 V, T A = 25°C
- Typical V OHV (Output V OH Undershoot) > 2.3 V at V CC = 3.3 V, T A = 25°C
- Support Mixed-Mode Voltage Operation on All Ports
- I off Supports Partial-Power-Down Mode Operation
- Latch-Up Performance Exceeds 250 mA Per JESD 17
The SN74LV373A device is an octal transparent D-type latch designed for 2 V to 5.5 V V CC operation.
技術文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 2
| 重要文件 | 類型 | 標題 | 格式選項 | 下載最新的英文版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 資料表 | SN74LV373A Octal Transparent D-Type Latches With 3-State Outputs datasheet (Rev. N) | PDF | HTML | 2023/12/4 | ||
| 應用說明 | Power-Up Behavior of Clocked Devices (Rev. B) | PDF | HTML | 2022/12/15 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
開發板
14-24-LOGIC-EVM — 適用於 14 針腳至 24 針腳 D、DB、DGV、DW、DYY、NS 和 PW 封裝的邏輯產品通用評估模組
14-24-LOGIC-EVM 評估模組 (EVM) 設計用於支援任何 14 針腳至 24 針腳 D、DW、DB、NS、PW、DYY 或 DGV 封裝的任何邏輯裝置。
開發板
14-24-NL-LOGIC-EVM — 適用於 14 針腳至 24 針腳無引線封裝的邏輯產品通用評估模組
14-24-NL-LOGIC-EVM 是一款靈活的評估模組 (EVM)，設計用於支援任何具有 14 針腳至 24 針腳 BQA、BQB、RGY、RSV、RJW 或 RHL 封裝的邏輯或轉換裝置。
參考設計
TIDM-TM4CFLASHSRAM — 適用於在高效能 MCU 上下載和執行程式碼的平行並聯 XIP 快閃記憶體和 SRAM 設計
此參考設計展示如何實作非同步平行快閃記憶體和 SRAM 記憶體，並將兩者介接至性能微控制器 TM4C129。實作方式是在主機匯流排 16 模式中使用 EPI 介面和多個晶片選擇來介接 1Gbit-8Mbit 範圍 16 位元平行快閃記憶體和 16Mbit 16 位元平行 SRAM，讓開發人員可以將代碼和資料空間擴展至 TM4C1294 微控制器內部記憶體最大容量以上。
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| SSOP (DB) | 20 | Ultra Librarian |
| SOIC (DW) | 20 | Ultra Librarian |
| VQFN (RGY) | 20 | Ultra Librarian |
| TSSOP (PW) | 20 | Ultra Librarian |
| TVSOP (DGV) | 20 | Ultra Librarian |
| SOP (NS) | 20 | Ultra Librarian |
| VSSOP (DGS) | 20 | Ultra Librarian |