半導体試験装置

ブロック図

概要

TI の IC とリファレンス・デザインは、ウェハー、パッケージ、ボードの各レベルで試験を行う、高精度の半導体試験装置の設計と製作に役立ちます。その結果、多数のチャネルに対応する高密度ソリューションを実現すると同時に、チャネル間のばらつきを最小化することができます。

設計要件

    次世代半導体試験装置の一般的な設計要件:

  • 複数のデータ・アクイジション・チャネルを活用した、最高レベルの速度と精度。
  • 測定ドリフトの最小化に役立つ、厳格な温度管理。
  • 測定精度の向上につながる、高精度リファレンス電圧の生成。
  • SNR (信号雑音比) 性能の最大化に役立つ、低ジッタのクロック・ディストリビューション。
  • ボード相互間のスペース最小化につながる、高集積で高さの低いパワー・モジュール。

ブロック図

システムに適した製品やリファレンスデザインを検索

技術資料

すべて表示 1
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
種類 タイトル 英語版のダウンロード 日付
アプリケーション・ノート 半導体テスター用の高精度アンプの選択方法 (Rev. A 翻訳版) PDF | HTML 英語版をダウンロード (Rev.A) PDF | HTML 8 May 2022

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

ビデオ