メモリと半導体の試験装置

Memory and Semiconductor Test Equipment integrated circuits and reference designs

設計上の考慮事項

TI の IC とリファレンス・デザインは、ウェハー、パッケージ、ボードの各レベルで試験を行う、高精度の半導体試験装置の設計と製作に役立ちます。その結果、多数のチャネルに対応する高密度ソリューションを実現すると同時に、チャネル間のばらつきを最小化することができます。

    次世代半導体試験装置の一般的な設計要件:

  • 複数のデータ・アクイジション・チャネルを活用した、最高レベルの速度と精度。
  • 測定ドリフトの最小化に役立つ、厳格な温度管理。
  • 測定精度の向上につながる、高精度リファレンス電圧の生成。
  • SNR (信号雑音比) 性能の最大化に役立つ、低ジッタのクロック・ディストリビューション。
  • ボード相互間のスペース最小化につながる、高集積で高さの低いパワー・モジュール。
View more

技術資料

アプリケーション・ノート

アプリケーション・ノート (9)

タイトル 種類 サイズ (KB) 日付 英語版
PDF 593 KB 08 Feb 2022
PDF 1.14 MB 13 Apr 2021
PDF 697 KB 07 Apr 2021
PDF 476 KB 28 Jan 2021
PDF 421 KB 03 Dec 2020
PDF 78 KB 14 Jun 2017
PDF 177 KB 03 Jan 2017
PDF 132 KB 16 Apr 2015
PDF 327 KB 10 Sep 2010

製品カタログ/ホワイト・ペーパー

ホワイト・ペーパー (3)

タイトル 種類 サイズ (MB) 日付 英語版
PDF 688 KB 01 Feb 2018
PDF 3.07 MB 01 Aug 2016
PDF 2.13 MB 31 Mar 2016

技術記事

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

技術的な質問と回答を豊富に掲載している TI の包括的なオンライン・ナレッジ・ベースは 24 時間 365 日ご利用になれます。

TI のエキスパートによる回答の検索

コミュニティ内のコンテンツは、個別の TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。
使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI のサポート・ページをご覧ください