封装信息
| 封装 | 引脚 TQFP (PAG) | 64 |
| 工作温度范围 (°C) -55 to 125 |
| 包装数量 | 包装 160 | JEDEC TRAY (10+1) |
SN74V245-EP 的特性
- 4096 × 18 位组织阵列
- 7.5ns 读取和写入周期时间
- 3.3V VCC，5V 输入耐受
- 首字或标准直通时序
- 单一或双寄存器缓冲的空和满标志
- 可轻松扩展深度和宽度
- 异步或同步读取和写入时钟
- 带有缺省设置的异步或同步可编程几乎空和近满标志
- 半满标志功能
- 输出使能将输出数据总线置于高阻抗状态
- 高性能亚微米 CMOS 技术
- DSP 和微控制器接口控制逻辑
- 提供一个到德州仪器 (TI) TMS320 DSP 的 DSP 无粘结接口
- ，此 DSP 封装在 64 引脚薄型四方扁平封装
SN74V245-EP 的说明
SN74V245 是一款超高速、低功耗 CMOS 计时先进先出 (FIFO) 存储器。 它支持高达 133MHz 的时钟频率并且具有 5ns 的快速读取访问时间。 这个 DSP 同步 FIFO 存储器特有针对应用中使用的读取和访问控制，例如 DSP 到处理器通信，DSP 到模拟前端 (AFE) 缓冲，网络，视频和数据通信。
SN74V245 是一款同步 FIFO，这表示每个端口采用一个同步接口。 所有通过端口传输的数据被选通至由使能引脚计时的连续（自由运行）端口的低到高转换。 针对每个端口的连续时钟相互独立并可异步或同步。 可对每个端口的启用进行设置以在 DSP，微控制器和/或由一个同步接口控制的总线之间提供一个简单接口。 一个输出使能 (OE) 输入控制 3 态输出。
同步 FIFO 有两个固定标志、空标志/输出就绪 (EF/OR) 和满标志/输入就绪 (FF/IR)，和两个可编程标志，几乎空 (PAE) 和近满 (PAF)。 可编程标志的偏移负载由一个简单状态机控制并通过将负载引脚 (LD) 置为有效来启动。 当 FIFO 被用于单器件配置时，一个半满标志 (HF) 可用。
SN74V245 可使用两个时序运行模式：首字直通 (FWFT) 模式和标准模式。
在 FWFT 模式中，被写入一个空 FIFO 的首字在 RCLK 信号的三次转换后被直接计时至数据输出线路。 不必将一个读取使能 (REN) 置为有效来访问首字。
在标准模式中，被写入到空 FIFO 的首字并不出现在输出输出线路上，除非执行了一个特定的读取操作。 一个包含激活REN并启用一个上升 RCLK 边沿的读取操作将把字从内部存储器移动至数据输出线路。
通过使用菊花链技术或 FWFT 模式，SN74V245 的深度是可扩展的。 XI和XO引脚被用于扩展 FIFO。 在深度扩展模式配置中，第一个器件上的首次载入 (FL) 被接地并且针对菊花链上的所有其它器件被设定为高电平。
SN74V245 额定工作温度 -55°C 至 125°C。