LMK04826BEVM

LMK04826BEVM 评估模块

LMK04826BEVM

立即订购

概述

LMK04826BEVM 支持 LMK04820 系列产品,这些产品凭借 JEDEC JESD204B 的支持成为业内最高性能的时钟调节器。借助双环路 PLLatinum™ 架构可使用低噪声 VCXO 模块实现低于 100 fs 的抖动(12 kHz 至 20 MHz)。双环路架构由两个高性能锁相环 (PLL)、一个低噪声晶体振荡器电路和一个高性能电压控制振荡器 (VCO) 构成。

第一个 PLL (PLL1) 具有低噪声抖动消除器功能,第二个 PLL (PLL2) 则执行时钟和 SYSREF 生成。PLL1 可配置为与外部 VCXO 模块配合使用,或与具有外部可调晶体和变容二极管的集成式晶体振荡器配合使用。用于很窄的环路带宽时,PLL1 使用 VCXO 模块或可调晶体的优异近端相位噪声(偏移低于 50 kHz)清理输入时钟。PLL1 的输出将用作 PLL2 的清理输入参考,以锁定集成式 VCO。

可对 PLL2 的环路带宽进行优化以清理远端相位噪声(偏移高于 50 kHz),集成式 VCO 优于 VCXO 模块或 PLL1 中使用的可调晶体。

特性
  • JEDEC JESD204B 支持
  • 超低的 RMS 抖动
  • 双环路架构
  • 3 个带有 LOS 的冗余输入时钟
  • 精密数字延迟,固定或动态可调
  • 评估套件包括适用于 USB 与评估板连接的 USB2ANY 模块。
时钟抖动清除器和同步器
LMK04826 Ultra low-noise JESD204B compliant clock jitter cleaner with integrated 1840 to1970-MHz VCO0

立即订购并开发

评估板

LMK04826BEVM – LMK04826BEVM Evaluation Module

应遵守 TI 的评估模块标准条款与条件.

技术文档

star
= TI 精选文档
未找到结果。请清除搜索,并重试。
查看所有 3
类型 标题 下载最新的英文版本 日期
* 用户指南 LMK04826/28 User’s Guide (Rev. B) 2018年 3月 13日
更多文献资料 LMK04826BEVM EU Declaration of Conformity (DoC) 2019年 1月 2日
数据表 LMK0482x Ultra Low-Noise JESD204B Compliant Clock Jitter Cleaner With Dual Loop PLLs 数据表 (Rev. AS) 2017年 9月 27日

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

查看所有论坛主题 查看英文版所有论坛主题

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持

视频