Das LMK04821EVM unterstützt die LMK0482x-Produktfamilie, die branchenweit leistungsstärksten Bausteine zur Taktkonditionierung mit JEDEC JESD204B-Unterstützung. Die Dual-Loop-PLLatinum™ -Architektur ermöglicht Jitter unter 100 fs (12 kHz bis 20 MHz) mit einem rauscharmen VCXO-Modul. Die Dual-Loop-Architektur besteht aus zwei Hochleistungs-Phase-Locked-Loops (PLL), einer rauscharmen Quarzoszillatorschaltung und einem spannungsgesteuerten Hochleistungs-Oszillator (VCO).
VCXO mit 122,88 MHz ist vorinstalliert. Benutzer kann VCXO gegen eigene benutzerdefinierte VCXO tauschen oder über SMA-Anschlüsse verbinden.
Normalerweise wird ein interner VCO PLL2 verwendet, jedoch besteht ausreichend Platz für einen externen VCO, oder der Benutzer kann einen externen VCO über SMA-Anschlüsse verbinden.
PLL-Schleifenfilter sind bereits in der Standardkonfiguration vorinstalliert. Wenn Sie VCXO oder VCO oder andere Betriebsparameter ändern, kann der Schleifenfilter überarbeitet werden. Das Taktgeber-Design Tool oder der WEBENCH Clock Architect können zur Überarbeitung des Schleifenfilters verwendet werden.
| Typ | Titel | Neueste englische Version herunterladen | Datum | ||
|---|---|---|---|---|---|
| * | EVM User's guide | LMK04821EVM User's Guide | 30.07.2014 | ||
| Zertifikat | LMK04821EVM EU Declaration of Conformity (DoC) | 02.01.2019 |
Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.
Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support.