This reference design is based on the ZETA topology for having very low output ripple. An input voltage between 8V and 16V generates an output voltage of 12V with a load of 1.5A.
| Ausgangsspannung – Auswahlmöglichkeiten | PMP10070.1 |
|---|---|
| Vin (Min) (V) | 8 |
| Vin (Max) (V) | 16 |
| Vout (Nom) (V) | 12 |
| Iout (Max) (A) | 1.5 |
| Ausgangsleistung (W) | 18 |
| Isoliert/Nicht isoliert | Non-Isolated |
| Eingabetyp | DC |
| Topologie | Other |
Eine voll bestückte Platine wurde nur für Test- und Leistungsvalidierung entwickelt. Sie wird nicht zum Verkauf angeboten.
Laden Sie sich sofort einsetzbare Systemdateien herunter, um Ihren Designprozess zu beschleunigen.
Testergebnisse für das Referenzdesign, mit Wirkungsgraddiagrammen, Testvoraussetzungen und mehr.
Vollständige Liste mit Designkomponenten, Referenz-Bezeichnern und Hersteller-/Teilenummern
Designdatei mit Informationen zur physikalischen Platinenschicht der Design-Platine
Leiterplattenschicht-Plotdatei zur Erstellung des Design-Layouts der Leiterplatte
Detailliertes Schaltplandiagramm für Design-Layout und Komponenten
| Typ | Titel | Neueste englische Version herunterladen | Datum | ||
|---|---|---|---|---|---|
| * | Prüfbericht | PMP10070 Test Results | 09.04.2015 |
Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.
Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support.