PMP10962

Hocheffiziente, skalierbare 3-phasige 1V/90A-PMBus-Stromversorgung für ASIC-Kernschienen

PMP10962

Designdateien

Überblick

The PMP10962 reference design is a 3-phase PMBus converter for high current ASIC core rail regulation. It employs  DCAP+ control for fast transient response and TI's proprietary AutoBalance for tight steady and dynamic phase-to-phase current balance. It drives three TI NexFET smart power stages for high power density and efficiency. It  easily scales-up/scales-down to meet a wide load range. PMBus capability and on-board NVM enable easy design, configuration, and customization, with telemetry of output voltage, current, temperature, and power.

Merkmale
  • Modular 1V/90A PoL in 1.8" by 1.1" size (45.7mm x28.6mm)
  • High efficiency 90% at 1V/90A, 500kHz, 10Vin
  • Accurate current reporting with CSD95372B (3% at 90A)
  • Combined ripple and transient response within +/-2%
  • Scalable 1, 2, 3 or 4 phase operation
  • Full PMBus telemetry of output voltage, current, power and temperature
Ausgangsspannung – Auswahlmöglichkeiten PMP10962.1
Vin (Min) (V) 7
Vin (Max) (V) 13.2
Vout (Nom) (V) 1
Iout (Max) (A) 90
Ausgangsleistung (W) 90
Isoliert/Nicht isoliert Non-Isolated
Eingabetyp DC
Topologie Buck- Multiphase^Buck- Synchronous
Herunterladen Video mit Transkript ansehen Video

Eine voll bestückte Platine wurde nur für Test- und Leistungsvalidierung entwickelt. Sie wird nicht zum Verkauf angeboten.

Designdateien und Produkte

Designdateien

Laden Sie sich sofort einsetzbare Systemdateien herunter, um Ihren Designprozess zu beschleunigen.

TIDUAH4.PDF (1881 KB)

Testergebnisse für das Referenzdesign, mit Wirkungsgraddiagrammen, Testvoraussetzungen und mehr.

TIDRGL3.PDF (117 KB)

Vollständige Liste mit Designkomponenten, Referenz-Bezeichnern und Hersteller-/Teilenummern

TIDCAT0.ZIP (191 KB)

Designdatei mit Informationen zur physikalischen Platinenschicht der Design-Platine

TIDRGL4.PDF (865 KB)

Leiterplattenschicht-Plotdatei zur Erstellung des Design-Layouts der Leiterplatte

TIDRGL2.PDF (196 KB)

Detailliertes Schaltplandiagramm für Design-Layout und Komponenten

Produkte

Enthält TI-Produkte in der Entwicklung und mögliche Alternativen.

SI-Leistungsstufen

CSD95372BQ5MSynchrone intelligente NexFET™-Abwärtsleistungsstufe (Buck), 60 A

Datenblatt: PDF | HTML
AC/DC- und DC/DC-Controller (externer FET)

TPS536474-phasiger D-CAP+TM-Buck-Abwärtsregler mit NVM und PMBus-Schnittstelle für ASIC

Datenblatt: PDF | HTML

Technische Dokumentation

star
= Von TI ausgewählte Top-Dokumentation
Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 1
Typ Titel Neueste englische Version herunterladen Datum
* Prüfbericht PMP10962 Test Results 26.08.2015

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Alle Forenthemen auf Englisch anzeigen

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support.