This regulation topology is designed to increase the efficiency of a DC/DC buck converter by disabling the converter during light-load operation and providing a regulated output voltage with a low-Iq LDO. During no-load or light-load conditions, the LDO allows for low-noise, low-Iq output voltage regulation while the DC/DC is disabled. Once the load is engaged, the DC/DC converter can provide high efficiency at high load currents, thereby combining the benefits of both devices.
Eine voll bestückte Platine wurde nur für Test- und Leistungsvalidierung entwickelt. Sie wird nicht zum Verkauf angeboten.
Laden Sie sich sofort einsetzbare Systemdateien herunter, um Ihren Designprozess zu beschleunigen.
Überblick über Referenzdesigns und verifizierte Leistungstestdaten
Vollständige Liste mit Designkomponenten, Referenz-Bezeichnern und Hersteller-/Teilenummern
Designdatei mit Informationen zur physikalischen Platinenschicht der Design-Platine
Detailliertes Schaltplandiagramm für Design-Layout und Komponenten
Enthält TI-Produkte in der Entwicklung und mögliche Alternativen.
| Typ | Titel | Neueste englische Version herunterladen | Datum | ||
|---|---|---|---|---|---|
| * | Designleitfaden | Adding an LDO for Increased Standby Mode Efficiency Design Guide | 07.07.2015 |
Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.
Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support.