DAC R-2R architectures display great performance in regards to noise and accuracy, but at a cost of large glitch area. This design focuses on the reduction of major-carry glitches that occur from code specific transitions in DAC R-2R architectures. This design reduces this glitch area, making it suitable for glitch-sensitive applications such as waveform generation.
Eine voll bestückte Platine wurde nur für Test- und Leistungsvalidierung entwickelt. Sie wird nicht zum Verkauf angeboten.
Laden Sie sich sofort einsetzbare Systemdateien herunter, um Ihren Designprozess zu beschleunigen.
Vollständige Liste mit Designkomponenten, Referenz-Bezeichnern und Hersteller-/Teilenummern
Detailliertes Schaltplandiagramm für Design-Layout und Komponenten
Detailliertes Schaltplandiagramm für Design-Layout und Komponenten
Enthält TI-Produkte in der Entwicklung und mögliche Alternativen.
| Typ | Titel | Neueste englische Version herunterladen | Datum | ||
|---|---|---|---|---|---|
| Benutzerhandbuch | Sample & Hold Glitch Reduction for Precision Outputs Design Guide | 10.12.2013 |
Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.
Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support.