This circuit demonstrates the implementation of a low power, RS-485 transceiver with selectable data rate and flexible I/O logic levels. A dual-output LDO allows for operation with either 1.8V or 3.3V interface logic levels. A slew rate selection pin allows for driver slew rate control, enabling low-speed data transmission (250kbps) over long distances, or high-speed data transmission (20Mbps) over shorter bus lengths.
Se desarrolló una placa completamente integrada únicamente para pruebas y validación de rendimiento y no está disponible para la venta.
Descargue archivos de sistema listos para usar para acelerar su proceso de diseño.
Resultados de las pruebas del diseño de referencia, incluidos gráficos de eficiencia, requisitos previos para las pruebas, etc.
Lista completa de componentes de diseño, designadores de referencia y números de fabricantes/piezas
Fichero de diseño que contiene información sobre la capa física de la PCB de diseño
Diagrama esquemático detallado del diseño y los componentes
| Tipo | Título | Descargar la versión más reciente en inglés | Fecha | ||
|---|---|---|---|---|---|
| * | Informe de prueba | TIDA-00193 Test Results | 25/03/2014 |
El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.
Si tiene alguna pregunta sobre la calidad, el empaquetado o el pedido de productos de TI, consulte el servicio de asistencia de TI.