This regulation topology is designed to increase the efficiency of a DC/DC buck converter by disabling the converter during light-load operation and providing a regulated output voltage with a low-Iq LDO. During no-load or light-load conditions, the LDO allows for low-noise, low-Iq output voltage regulation while the DC/DC is disabled. Once the load is engaged, the DC/DC converter can provide high efficiency at high load currents, thereby combining the benefits of both devices.
Se desarrolló una placa completamente integrada únicamente para pruebas y validación de rendimiento y no está disponible para la venta.
Descargue archivos de sistema listos para usar para acelerar su proceso de diseño.
Descripción general del diseño de referencia y datos de las pruebas de rendimiento verificadas
Lista completa de componentes de diseño, designadores de referencia y números de fabricantes/piezas
Fichero de diseño que contiene información sobre la capa física de la PCB de diseño
Diagrama esquemático detallado del diseño y los componentes
Incluye productos de TI en el diseño y posibles alternativas.
| Tipo | Título | Descargar la versión más reciente en inglés | Fecha | ||
|---|---|---|---|---|---|
| * | Guía de diseño | Adding an LDO for Increased Standby Mode Efficiency Design Guide | 7/07/2015 |
El contenido lo proporcionan “tal como está” TI y los colaboradores de la comunidad y no constituye especificaciones de TI. Consulte los términos de uso.
Si tiene alguna pregunta sobre la calidad, el empaquetado o el pedido de productos de TI, consulte el servicio de asistencia de TI.