PMP9357

Altera® Arria V FPGA 電源

概要

PMP9357 リファレンス・デザインは、Altera 製 Arria V シリーズ FPGA 用の包括的な電源ソリューションです。  このデザインでは、複数の TPS54620 同期整流・降圧コンバータ、複数の LDO、1 つの DDR 終端レギュレータを採用しており、FPGA に電力を供給するために必要とされるすべてのレールを実装できます。   正しいパワー・シーケンシングを実行するために、UCD90120A 電源シーケンサ/モニタを使用しており、I2C による制御が可能です。

特長
  • Arria V FPGA に電力を供給するために必要とされるすべての電源レールを実装できます。
  • 5V 入力対応のために最適化した設計
  • 超高密度 PCB 設計による基板面積の節約
  • スイッチング・レギュレータと LDO の最適な組み合わせによるパワー・ディストリビューション・ツリーの最適化
  • DDR3 メモリ・デバイスをサポート
  • このデザインはテスト済みで、Arria V FPGA への電力供給をすぐに開始可能
出力電圧オプション PMP9357.1 PMP9357.2 PMP9357.3 PMP9357.4 PMP9357.5 PMP9357.6 PMP9357.7
Vin (Min) (V) 4.5 4.5 4.5 4.5 4.5 4.5 4.5
Vin (Max) (V) 5.5 5.5 5.5 5.5 5.5 5.5 5.5
Vout (Nom) (V) .85 1 3 1.5 1.5 3 .75
Iout (Max) (A) 6 6 6 6 6 6 3
Output Power (W) 5.1 6 18 9 9 18 2.25
Isolated/Non-Isolated Non-Isolated Non-Isolated Non-Isolated Non-Isolated Non-Isolated Non-Isolated Non-Isolated
Input Type DC DC DC DC DC DC DC
Topology Buck- Integrated Switch^Buck- Synchronous Buck- Integrated Switch^Buck- Synchronous Buck- Integrated Switch^Buck- Synchronous Buck- Integrated Switch^Buck- Synchronous Buck- Integrated Switch^Buck- Synchronous Buck- Integrated Switch^Buck- Synchronous Buck- Integrated Switch
??image.gallery.download_ja_JP?? 字幕付きのビデオを表示 ビデオ

組み立てられたボードは、テストと性能検証のみの目的で開発されたものであり、販売していません。

設計ファイルと製品

設計ファイル

すぐに使用できるシステム・ファイルをダウンロードすると、設計プロセスを迅速化できます。

TIDU228A.PDF (1874 K)

効率グラフや試験の前提条件などを含める、このリファレンス・デザインに関する試験結果

TIDR409.PDF (254 K)

設計レイアウトとコンポーネントを示した詳細な回路図

TIDR410.PDF (103 K)

設計に使用したコンポーネント、参照指定子、メーカー名や型番などを記入した詳細なリスト

TIDC391.ZIP (4792 K)

コンポーネントの配置を明示する詳細な設計レイアウト

TIDR559.ZIP (4699 K)

コンポーネントの配置を明示する詳細な設計レイアウト

TIDC285.ZIP (1439 K)

PCB 設計の基板層に関する情報を記載した設計ファイル

TIDR560.PDF (2959 K)

PCB 設計レイアウトを生成するための PCB 基板層のプロット・ファイル

製品

設計や代替製品候補に TI 製品を含めます。

AC/DC & DC/DC converters (integrated FET)

TPS546204.5V ~ 17V、6A 同期整流 SWIFT™ 降圧コンバータ

データシート: PDF | HTML
シーケンサ

UCD90120A12 レール電源シーケンス ICおよびモニタ、ACPI サポート付き

データシート: PDF | HTML
マルチチャネル IC (PMIC)

TPS51200DDR2、DDR3、DDR3L、DDR4 向けの VTTREF バッファード・リファレンス内蔵の 3A シンク/ソース DDR 終端レギュレータ

データシート: PDF | HTML
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

TPS767イネーブルとリセットとディレイ機能搭載、1A、10V、低ドロップアウト電圧レギュレータ

データシート: PDF | HTML
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

TPS769イネーブル搭載、100mA、10V、低静止電流 (IQ)、低ドロップアウト電圧レギュレータ

データシート: PDF
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

TPS7A47イネーブル搭載、1A、36V、低ノイズ、高 PSRR、低ドロップアウト電圧レギュレータ

データシート: PDF
リニア・レギュレータと低ドロップアウト (LDO) レギュレータ

TPS7A7300パワー・グッドとイネーブル搭載、3A、低い VIN (1.43V)、超低ドロップアウト電圧レギュレータ

データシート: PDF | HTML
方向制御型電圧レベル・シフタ

SN74AVC4T245構成可能な電圧レベル シフト機能搭載、4 ビット、デュアル電源電圧バス トランシーバ

データシート: PDF | HTML

技術資料

結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 1
種類 タイトル 英語版のダウンロード 日付
試験報告書 PMP9357 Test Results (Rev. A) 2014年 3月 27日

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

すべてのフォーラムトピックを英語で表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

ビデオ