LMK03328 超低抖動時脈產生器逐步設計流程

本影片系列分為三部曲，概述 LMK03328 超低抖動時脈產生器的設計流程。本系列涵蓋 WEBENCH 時脈架構設計和模擬流程，使用 TICS Pro EVM GUI 軟體和 WEBENCH 設計報告來協助配置 LMK03328 EVM、頻率規劃技術，以及使用 TICS Pro 將多個啟動設定檔編程到裝置 EEPROM。本影片系列討論了開關時脈範例，來重點呈現 LMK03328 雙 PLL 時脈產生器的主要功能和優點，例如用於提高系統性能/容限的超低相位雜訊/抖動、用於支援多個啟動設定檔和系統驗證測試的 EEPROM 針腳模式，以及靈活頻率規劃和頻率容限能力。此設計流程也適用於 LMK03318 (LMK03328 的單 PLL 版本)。