JAJSS27C March   2015  – December 2023 AFE2256

PRODUCTION DATA  

  1.   1
  2. 1特長
  3. 2アプリケーション
  4. 3概要
  5. 4Device and Documentation Support
    1. 4.1 Documentation Support
      1. 4.1.1 Related Documentation
    2. 4.2 Trademarks
    3. 4.3 静電気放電に関する注意事項
    4. 4.4 用語集
  6. 5Revision History
  7. 6Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

概要

AFE2256 は、フラットパネル検出器 (FPD) ベースのデジタル x 線システムの要件を満たすように設計された 256 チャネルのアナログ フロント エンド (AFE) です。このデバイスには 256 の積分器、デュアル バンキング搭載フルスケール充電レベル選択用のプログラマブル ゲイン アンプ (PGA)、相関ダブル サンプラー 、256:4 のアナログ マルチプレクサが搭載されています。

また、このデバイスには 4 つの 16 ビット逐次比較型 (SAR) アナログ/デジタル コンバータ (ADC) も内蔵されています。ADC からのシリアル データは、低電圧差動信号 (LVDS) 形式で利用可能です。

ナップおよびパワー ダウン モードにより大幅な電力削減が可能であり、バッテリ動作のシステムでは特に有用です。

完全なデータシートや、その他の設計資料のご請求には、AFE2256 を請求してください

パッケージ情報
部品番号 パッケージ(1) パッケージ サイズ(2)
AFE2256 TDU (COF、320) 38.00mm×28.00mm
TDR (COF、325) 48.35 mm × 21.5 mm
TBN (COF、325) 48.35 mm × 21.5 mm
供給されているすべてのパッケージについては、セクション 6 を参照してください。
パッケージ サイズ (長さ×幅) は公称値であり、該当する場合はピンも含まれます。
GUID-BE329C3B-427D-4AC9-AB89-13C82BF13963-low.gif AFE2256 のブロック図