JAJSIK5C
february 2020 – june 2022
AWR2243
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
概要
4
機能ブロック図
5
Revision History
6
Device Comparison
6.1
Related Products
7
Terminal Configuration and Functions
7.1
Pin Diagram
7.2
Signal Descriptions
8
Specifications
8.1
Absolute Maximum Ratings
8.2
ESD Ratings
8.3
Power-On Hours (POH)
8.4
Recommended Operating Conditions
8.5
Power Supply Specifications
8.6
Power Consumption Summary
8.7
RF Specification
8.8
Thermal Resistance Characteristics for FCBGA Package [ABL0161]
8.9
Timing and Switching Characteristics
8.9.1
Power Supply Sequencing and Reset Timing
8.9.2
Synchronized Frame Triggering
8.9.3
Input Clocks and Oscillators
8.9.3.1
Clock Specifications
8.9.4
Multibuffered / Standard Serial Peripheral Interface (MibSPI)
8.9.4.1
Peripheral Description
8.9.4.1.1
SPI Timing Conditions
8.9.4.1.2
SPI Peripheral Mode Switching Parameters (SPICLK = input, SPISIMO = input, and SPISOMI = output)
8.9.4.1.3
SPI Peripheral Mode Timing Requirements (SPICLK = input, SPISIMO = input, and SPISOMI = output)
8.9.4.2
Typical Interface Protocol Diagram (Peripheral Mode)
8.9.5
Inter-Integrated Circuit Interface (I2C)
8.9.5.1
I2C Timing Requirements
8.9.6
LVDS Interface Configuration
8.9.6.1
LVDS Interface Timings
8.9.7
General-Purpose Input/Output
8.9.7.1
Switching Characteristics for Output Timing versus Load Capacitance (CL)
8.9.8
Camera Serial Interface (CSI)
8.9.8.1
CSI Switching Characteristics
9
Detailed Description
9.1
Overview
9.2
Functional Block Diagram
9.3
Subsystems
9.3.1
RF and Analog Subsystem
9.3.1.1
Clock Subsystem
9.3.1.2
Transmit Subsystem
9.3.1.3
Receive Subsystem
9.3.2
Host Interface
9.4
Other Subsystems
9.4.1
ADC Data Format Over CSI2 Interface
9.4.2
ADC Channels (Service) for User Application
9.4.2.1
GPADC Parameters
10
Monitoring and Diagnostic Mechanisms
11
Applications, Implementation, and Layout
11.1
Application Information
11.2
Short-, Medium-, and Long-Range Radar
11.3
Imaging Radar using Cascade Configuration
11.4
Reference Schematic
12
Device and Documentation Support
12.1
Device Nomenclature
12.2
Tools and Software
12.3
Documentation Support
12.4
サポート・リソース
12.5
Trademarks
12.6
静電気放電に関する注意事項
12.7
Export Control Notice
12.8
用語集
13
Mechanical, Packaging, and Orderable Information
13.1
Packaging Information
パッケージ・オプション
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
メカニカル・データ(パッケージ|ピン)
ABL|161
サーマルパッド・メカニカル・データ
発注情報
jajsik5c_oa
jajsik5c_pm
1
特長
FMCW トランシーバ
PLL、トランスミッタ、レシーバ、ベースバンド、ADC を内蔵
76~81GHz 帯で使用可能帯域幅 5GHz
4 つの受信チャネル
3 つの送信チャネル
フラクショナル N PLL を使用した超高精度のチャープ・エンジン
TX 出力:13dBm
RX ノイズ指数:12dB
1MHz での位相ノイズ:
-96dBc/Hz (76~77GHz)
-94dBc/Hz (77~81GHz)
較正および自己テストを内蔵
内蔵ファームウェア (ROM)
プロセスおよび温度の自己較正システム
ホスト・インターフェイス
SPI または I2C により外部プロセッサと通信可能な制御インターフェイス
MIPI D-PHY および CSI2 v1.1 を介した外部プロセッサとのデータ・インターフェイス
フォルト・レポート用の割り込み
機能安全準拠
機能安全アプリケーション向けに開発
ASIL-D までの ISO 26262 機能安全システム設計に役立つ資料を入手可能
ASIL-B までのハードウェア安全度
安全関連認証
TUV SUD により ISO 26262 認証済み (ASIL B まで)
AEC-Q100 認定済み
AWR2243 の高度な機能
内蔵された自己監視機能によりホスト・プロセッサの関与を限定
複素ベースバンド・アーキテクチャ
複数のデバイスをカスケード接続することで、チャネルの増設が可能
干渉検出機能を内蔵
パワー・マネージメント
内蔵 LDO ネットワークにより PSRR の向上を実現
I/O は 3.3V/1.8V のデュアル電圧に対応
クロック・ソース
40MHz の外部駆動クロック (方形波 / 正弦波) をサポート
負荷コンデンサ付きの 40MHz 水晶振動子接続をサポート
ハードウェア設計が簡単
組み立てが簡単で低コストの PCB を設計できる 0.65mm ピッチ、161 ピン、10.4mm × 10.4mm のフリップチップ BGA パッケージ
小型ソリューション・サイズ
動作条件
接合部温度範囲:-40℃~140℃