JAJSIH0B July 2020 – June 2021 DRV8106-Q1
PRODUCTION DATA
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
ハーフブリッジ・ゲート・ドライバは、IN1/EN ピンと nHIZ1 入力ピンにより制御されます。nHIZ1 信号は IN1/EN 信号に対して優先されます。DRV8106-Q1 は、ハイサイド・スイッチングとローサイド・スイッチング間のデッドタイム生成を内部的に処理し、ハーフブリッジを単一の PWM 入力で制御できるようにします。
SPI デバイス・バリアントでは IN1/EN と HIZ1 信号も SPI レジスタにより制御できます。IN1/EN SPI 制御は、IN1/EN_MODE レジスタ設定によりイネーブルにでき、信号は S_IN1/EN レジスタ設定により制御されます。HIZ1 信号は、nHIZ1 ピンと S_HIZ1 レジスタ設定の論理和です。この機能が必要ない場合は、nHIZx ピンを DVDD に接続する必要があります。
nHIZ1 | IN1/EN | GH1 | GL1 | SH1 |
---|---|---|---|---|
0 | X | L | L | Z |
1 | 0 | L | H | L |
1 | 1 | H | L | H |