JAJSKW9 December   2020 DRV8434S

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 ピン構成および機能
    1. 5.1 端子機能
  6. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 SPI のタイミング要件
    7. 6.7 ステッピング制御ロジック・タイミング要件
      1. 6.7.1 代表的特性
  7. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  ステッピング・モータ・ドライバの電流定格
        1. 7.3.1.1 ピーク電流定格
        2. 7.3.1.2 RMS 電流定格
        3. 7.3.1.3 フルスケール電流定格
      2. 7.3.2  PWM モータ・ドライバ
      3. 7.3.3  マイクロステッピング・インデクサ
      4. 7.3.4  MCU DAC による VREF の制御
      5. 7.3.5  電流レギュレーション
      6. 7.3.6  ディケイ・モード
        1. 7.3.6.1 電流増加および減少でスロー・ディケイ
        2. 7.3.6.2 電流増加ではスロー・ディケイ、電流減少ではミックス・ディケイ
        3. 7.3.6.3 電流増加ではスロー・ディケイ、電流減少ではファースト・ディケイ
        4. 7.3.6.4 電流増加および減少でミックス・ディケイ
        5. 7.3.6.5 スマート・チューン・ダイナミック・ディケイ
        6. 7.3.6.6 スマート・チューン・リップル・コントロール
      7. 7.3.7  PWM オフ時間
      8. 7.3.8  ブランキング時間
      9. 7.3.9  チャージ･ポンプ
      10. 7.3.10 リニア電圧レギュレータ
      11. 7.3.11 論理レベル、トライレベル、クワッドレベルのピン構造図
        1. 7.3.11.1 nFAULT ピン
      12. 7.3.12 保護回路
        1. 7.3.12.1 VM 低電圧誤動作防止 (UVLO)
        2. 7.3.12.2 VCP 低電圧誤動作防止 (CPUV)
        3. 7.3.12.3 過電流保護 (OCP)
          1. 7.3.12.3.1 ラッチド・シャットダウン (OCP_MODE = 0b)
          2. 7.3.12.3.2 自動リトライ (OCP_MODE = 1b)
        4. 7.3.12.4 ストール検出
        5. 7.3.12.5 開放負荷検出 (OL)
        6. 7.3.12.6 過熱警告 (OTW)
        7. 7.3.12.7 サーマル・シャットダウン (OTSD)
          1. 7.3.12.7.1 ラッチド・シャットダウン (OTSD_MODE = 0b)
          2. 7.3.12.7.2 自動復帰 (OTSD_MODE = 1b)
        8.       フォルト条件のまとめ
    4. 7.4 デバイスの機能モード
      1. 7.4.1 スリープ・モード (nSLEEP = 0)
      2.      56
      3. 7.4.2 ディセーブル・モード (nSLEEP = 1、ENABLE = 0)
      4. 7.4.3 動作モード (nSLEEP = 1、ENABLE = 1)
      5. 7.4.4 nSLEEP リセット・パルス
      6.      機能モードのまとめ
    5. 7.5 プログラミング
      1. 7.5.1 シリアル・ペリフェラル・インターフェイス (SPI) 通信
        1. 7.5.1.1 SPI フォーマット
        2. 7.5.1.2 1 つのターゲット・デバイスのための SPI
        3. 7.5.1.3 デイジー・チェーン構成の複数のターゲット・デバイスのための SPI
        4. 7.5.1.4 パラレル構成の複数のターゲット・デバイスのための SPI
    6. 7.6 レジスタ・マップ
  8. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 ステッピング・モータの速度
        2. 8.2.2.2 電流レギュレーション
        3. 8.2.2.3 ディケイ・モード
        4. 8.2.2.4 アプリケーション曲線
        5. 8.2.2.5 熱に関連する計算
          1. 8.2.2.5.1 消費電力
          2. 8.2.2.5.2 導通損失
          3. 8.2.2.5.3 スイッチング損失
          4. 8.2.2.5.4 静止電流による消費電力
          5. 8.2.2.5.5 全消費電力
          6. 8.2.2.5.6 デバイスの接合部温度の概算
  9. 9 電源に関する推奨事項
    1. 9.1 バルク・コンデンサ
  10. 10レイアウト
    1. 10.1 レイアウトの注意点
      1. 10.1.1 レイアウト例
  11. 11デバイスおよびドキュメントのサポート
    1. 11.1 ドキュメントの更新通知を受け取る方法
    2. 11.2 サポート・リソース
    3. 11.3 商標
    4. 11.4 静電気放電に関する注意事項
    5. 11.5 用語集
  12. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.5.1.2 1 つのターゲット・デバイスのための SPI

SPI は、デバイス構成と動作パラメータの設定、診断情報の読み出しに使用します。SPI はターゲット・モードで動作します。SPI 入力データ (SDI) ワードは 16 ビットのワード、8 ビットのコマンド、8 ビットのデータで構成されています。SPI 出力データ (SDO) ワードは 8 ビットのステータス・レジスタ (フォルト・ステータス表示付き) と 8 ビットのレジスタ・データで構成されています。図 7-23 に、MCU と SPI ターゲット・ドライバの間のデータ・シーケンスを示します。

GUID-60F9A3C8-FA4C-47D3-BC1D-FCF10F7B13EC-low.gif図 7-23 MCU と本デバイスの間の SPI トランザクション

有効なフレームは以下の条件を満たしていなければなりません。

  • nSCS ピンが Low になる際と nSCS ピンが High になる際に、SCLK ピンは Low である必要がある。
  • nSCS ピンは、フレーム間の 500ns 以上にわたって High にプルされている必要がある。
  • nSCS ピンに High がアサートされているときは、SCLK ピンと SDI ピンのすべての信号が無視され、SDO ピンがハイ・インピーダンス状態 (Hi-Z) になる。
  • 16 SCLK サイクルのすべてが発生する必要がある。
  • データはクロックの立ち下がりエッジでキャプチャされ、クロックの立ち上がりエッジで駆動される。
  • 最上位ビット (MSB) のシフト・イン / シフト・アウトが最初に行われる。
  • SDI ピンに送信されるデータ・ワードが 16 ビットより少ない場合または 16 ビットより多い場合、フレーム・エラーが発生してデータ・ワードが無視される。
  • 書き込みコマンドの場合、書き込み先レジスタ内の既存データは、8 ビットのコマンド・データに続いて SDO ピンでシフト・アウトされる。