JAJSJ74B August   2021  – August 2023 JFE2140

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 Revision History
  6. 5 Pin Configuration and Functions
  7. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Typical Characteristics
  8. 7 Parameter Measurement Information
    1. 7.1 AC Measurement Configurations
  9. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 Precision Matching
      2. 8.3.2 Ultra-Low Noise
      3. 8.3.3 Low Gate Current
      4. 8.3.4 Input Protection
    4. 8.4 Device Functional Modes
  10. 9 Application and Implementation
    1. 9.1 Application Information
      1. 9.1.1 Input Protection Diodes
      2. 9.1.2 Cascode Configuration
      3. 9.1.3 Common-Source Amplifier
      4. 9.1.4 Composite Amplifiers
    2. 9.2 Typical Applications
      1. 9.2.1 Low-Noise, Low-Power, High-Input-Impedance Composite Amplifier
        1. 9.2.1.1 Design Requirements
        2. 9.2.1.2 Detailed Design Procedure
        3. 9.2.1.3 Application Curves
      2. 9.2.2 Differential Front-End Design
        1. 9.2.2.1 Application Curves
    3. 9.3 Power Supply Recommendations
    4. 9.4 Layout
      1. 9.4.1 Layout Guidelines
      2. 9.4.2 Layout Example
  11. 10Device and Documentation Support
    1. 10.1 Device Support
      1. 10.1.1 Development Support
        1. 10.1.1.1 PSpice® for TI
        2. 10.1.1.2 TINA-TI™シミュレーション・ソフトウェア (無償ダウンロード)
        3. 10.1.1.3 TI のリファレンス・デザイン
        4. 10.1.1.4 フィルタ設計ツール
    2. 10.2 Documentation Support
      1. 10.2.1 Related Documentation
    3. 10.3 ドキュメントの更新通知を受け取る方法
    4. 10.4 サポート・リソース
    5. 10.5 Trademarks
    6. 10.6 静電気放電に関する注意事項
    7. 10.7 用語集
  12. 11Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

3 概要

JFE2140 は、テキサス・インスツルメンツの最新の高性能アナログ・バイポーラ・プロセスで構築された Burr-Brown™ オーディオのマッチドペア・ディスクリート JFET です。JFE2140 は、従来のディスクリート JFET テクノロジーでは利用できなかった性能を備えています。JFE2140 はすべての電流範囲にわたって優れたノイズ性能を発揮します。その際、静止電流は 50μA～20mA に設定できます。5mA でバイアスすると、入力換算ノイズ 0.9nV/√Hz が得られ、超高入力インピーダンス (1TΩ 超) で超低ノイズ性能を実現します。また、JFET 間のマッチングが ±4mV であることがテストされており、差動ペア構成に適した低オフセットおよび高 CMRR 性能を提供しています。また、JFE2140 は、個別のクランプノードに接続されたダイオードも内蔵しており、高リークの非線形外部ダイオードを追加せずに保護機能を提供します。

JFE2140 は 40V という高いドレイン - ソース間電圧と、最低 -40V までのゲート - ソース間およびゲート - ドレイン間電圧に耐えます。温度範囲は -40℃～+125℃と規定されています。

パッケージ情報
部品番号 パッケージ (1) パッケージ・サイズ (2)
JFE2140 D (SOIC、8) 4.9mm × 6mm
DSG (WSON、8) 2mm × 2mm
(1) 利用可能なすべてのパッケージについては、データシートの末尾にあるパッケージ・オプションについての付録を参照してください。
(2) パッケージ・サイズ (長さ×幅) は公称値であり、該当する場合はピンも含まれます。
デバイスの概要
パラメータ 値
VGSS ゲート・ソース間ブレークダウン電圧 -40V
VDSS ドレイン・ソース間ブレークダウン電圧 ±40V
CISS 入力容量 13pF
VGS1 - VGS2 差動ゲート - ソース間電圧マッチング (最大値) ±4mV
TJ 接合部温度 -40℃～+125℃
IDSS ドレイン・ソース間飽和電流 18mA
GUID-20210806-CA0I-NSZR-CPLV-NGNWKW5MF3F0-low.gif概略回路図
GUID-20210810-SS0I-KDMD-HQC3-XDSTKFDQ1JW9-low.png超低入力電圧ノイズ