JAJSEG0
December 2017
LM25576-Q1
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
Device Images
簡略化されたアプリケーション回路図
4
改訂履歴
5
Pin Configuration and Functions
Pin Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Electrical Characteristics
6.5
Typical Characteristics
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagram
7.3
Feature Description
7.3.1
High Voltage Start-Up Regulator
7.4
Device Functional Modes
7.4.1
Shutdown and Stand-by Mode
7.4.2
Oscillator and Sync Capability
7.4.3
Error Amplifier and PWM Comparator
7.4.4
RAMP Generator
7.4.5
Maximum Duty Cycle and Input Drop-Out Voltage
7.4.6
Current Limit
7.4.7
Soft-Start
7.4.8
Boost Pin
7.4.9
Thermal Protection
8
Application and Implementation
8.1
Application Information
8.1.1
External Components
8.1.2
R3 (RT)
8.1.3
L1
8.1.4
C3 (CRAMP)
8.1.5
C9, C10
8.1.6
D1
8.1.7
C1, C2
8.1.8
C8
8.1.9
C7
8.1.10
C4
8.1.11
R5, R6
8.1.12
R1, R2, C12
8.1.13
R7, C11
8.1.14
R4, C5, C6
8.1.15
Bias Power Dissipation Reduction
8.2
Typical Application
8.2.1
Typical Schematic for High Frequency (1 MHz) Application
8.2.2
Typical Schematic for Buck and Boost (Inverting) Application
9
Layout
9.1
Layout Guidelines
9.1.1
PCB Layout and Thermal Considerations
9.2
Layout Example
10
デバイスおよびドキュメントのサポート
10.1
デバイス・サポート
10.1.1
開発サポート
10.1.1.1
WEBENCH®ツールによるカスタム設計
10.2
ドキュメントの更新通知を受け取る方法
10.3
コミュニティ・リソース
10.4
商標
10.5
静電気放電に関する注意事項
10.6
Glossary
11
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
PWP|20
MHTS001G
サーマルパッド・メカニカル・データ
PWP|20
PPTD289
発注情報
jajseg0_oa
jajseg0_pm
9.2
Layout Example
Figure 21.
Component Side
Figure 22.
Solder Side
Figure 23.
Silkscreen