JAJSGK5A November   2018  – March 2021 LM3880-Q1

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 ピン構成および機能
    1.     ピン機能
  6. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的な特性
  7. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 イネーブル・ピンの動作
      2. 7.3.2 不完全なシーケンス動作
    4. 7.4 デバイスの機能モード
      1. 7.4.1 EN ピンによる電源オン
      2. 7.4.2 EN ピンによる電源オフ
  8. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 オープン・ドレイン・フラグのプルアップ
      2. 8.1.2 デバイスのイネーブル
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 3 つの電源の単純なシーケンシング
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
        3. 8.2.1.3 アプリケーション曲線
      2. 8.2.2 独立したフラグ電源を使用するシーケンシング
    3. 8.3 推奨事項と禁止事項
      1.      電源に関する推奨事項
  9. 9 レイアウト
    1. 9.1 レイアウトのガイドライン
    2. 9.2 レイアウト例
  10. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイスのサポート
      1. 10.1.1 デバイスの項目表記
    2. 10.2 コミュニティ・リソース
    3. 10.3 商標
      1.      メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.1 概要

LM3880-Q1 は、制御された方法で複数のレールをシーケンスするためのシンプルなソリューションを実現するシンプルな電源シーケンサです。6 つの独立したタイマが内蔵され、3 つのオープン・ドレイン出力フラグのタイミング・シーケンス (電源オンと電源オフ) を制御します。リニア・レギュレータやスイッチャのシャットダウン・ピンまたはイネーブル・ピンにこれらのフラグを接続することで、電源の動作を制御できます。これにより、大きな突入電流やラッチアップ状態が発生する心配のない完全な電源システムを設計できます。

本デバイスのタイミング・シーケンスは、すべてイネーブル (EN) ピンにより制御されます。電源オン後は、この高精度イネーブルが High になるまで、すべてのフラグが Low に保持されます。EN ピンがアサートされると、電源オン・シーケンスが開始します。内部カウンタは、固定の時間が経過するまで、第 1 フラグ (FLAG1) の立ち上がりを遅延させます。第 1 フラグが解除されると、別のタイマが起動し、第 2 フラグ (FLAG2) の解除を遅延させます。このプロセスは、3 つのフラグすべてが順に解除されるまで繰り返されます。

電源オフ・シーケンスでは、電源オン・シーケンスと同じ動作が逆の順序で行われます。EN ピンがデアサートされると、第 3 フラグ (FLAG3) を Low にするのを遅延させるタイマが起動します。その後、第 2 と第 1 のフラグが、それぞれに設定された遅延時間の後で順に Low になります。電源オフの手順を制御するのに使う 3 つのタイマは個別にプログラムすることもでき、電源オン・タイマと完全に独立しています。