JAJSII0E June   2020  – November 2023 LM339LV-Q1 , LM393LV-Q1 , TL331LV-Q1 , TL391LV-Q1

PRODMIX  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. ピン構成および機能
    1. 4.1 TL331LV-Q1 および TL391LV-Q1 のピン機能
    2. 4.2 ピンの機能:LM393LV-Q1
    3. 4.3 ピンの機能:LM339LV-Q1
  6. 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  TL3x1LV-Q1 の熱に関する情報
    5. 5.5  熱に関する情報、LM393LV-Q1
    6. 5.6  熱に関する情報、LM339LV-Q1
    7. 5.7  電気的特性、TL3x1LV-Q1
    8. 5.8  スイッチング特性、TL3x1LV-Q1
    9. 5.9  熱に関する情報、LM393LV-Q1
    10. 5.10 スイッチング特性、LM393LV-Q1
    11. 5.11 電気的特性、LM339LV-Q1
    12. 5.12 スイッチング特性、LM339LV-Q1
    13. 5.13 代表的特性
  7. 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
    4. 6.4 デバイスの機能モード
      1. 6.4.1 オープン・ドレイン出力
      2. 6.4.2 パワーオン・リセット (POR)
      3. 6.4.3 入力
        1. 6.4.3.1 レール・ツー・レール入力
        2. 6.4.3.2 フォルト・トレラント入力
        3. 6.4.3.3 入力保護
      4. 6.4.4 ESD 保護
      5. 6.4.5 未使用入力
      6. 6.4.6 ヒステリシス
  8. アプリケーションと実装
    1. 7.1 アプリケーション情報
      1. 7.1.1 基本的なコンパレータの定義
        1. 7.1.1.1 動作
        2. 7.1.1.2 伝搬遅延
        3. 7.1.1.3 オーバードライブ電圧
      2. 7.1.2 ヒステリシス
        1. 7.1.2.1 ヒステリシス付きの反転コンパレータ
        2. 7.1.2.2 ヒステリシス付きの非反転コンパレータ
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 ウィンドウ・コンパレータ
        1. 7.2.1.1 設計要件
        2. 7.2.1.2 詳細な設計手順
        3. 7.2.1.3 アプリケーション曲線
      2. 7.2.2 方形波発振器
        1. 7.2.2.1 設計要件
        2. 7.2.2.2 詳細な設計手順
        3. 7.2.2.3 アプリケーション曲線
      3. 7.2.3 可変パルス幅ジェネレータ
      4. 7.2.4 時間遅延ジェネレータ
      5. 7.2.5 ロジック・レベル・シフタ
      6. 7.2.6 ワンショット・マルチバイブレータ
      7. 7.2.7 双安定マルチバイブレータ
      8. 7.2.8 ゼロ交差検出器
      9. 7.2.9 パルス・スライサ
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. デバイスおよびドキュメントのサポート
    1. 8.1 関連資料
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

ヒステリシス付きの反転コンパレータ

図 7-3 に示すように、ヒステリシス付きの反転コンパレータには、コンパレータの電源電圧 (VCC) を基準とする 3 つの抵抗ネットワークが必要です。

GUID-E22A1C04-B196-4E3F-B54E-8C644E51F85C-low.gif図 7-3 ヒステリシス付きの反転構成

出力が "High" と "Low" のときの等価抵抗ネットワークを図 7-3 に示します。出力が "High" のとき、RPU は R3 と直列であると見なす必要があることに注意してください。RPU は R3 より 10 倍以上小さくする必要があります。

GUID-60EEF16B-4D41-43D8-9956-4BEE1BCAA765-low.gif図 7-4 反転構成の抵抗等価ネットワーク

VIN が VA より低い場合、出力電圧は "High" です (わかりやすいように、VO は VCC と同じ高さでスイッチすると仮定)。図 7-4 に示すように、3 つのネットワーク抵抗は R2 と直列の R1 || R3 として表現されます。

以下の式 1 は、"High" から "Low" へのトリップ電圧 (VA1) を定義します。

式 1. GUID-D3241993-E41B-4D36-B22C-8FF71EC13B74-low.gif

VIN が VA より高くなると、出力電圧は "Low" になります。この場合、式 2 に示すように、 3 つのネットワーク抵抗は R1 と直列の R2 || R3 として表現されます。

式 2 を使用して、"Low" から "High" へのトリップ電圧 (VA2) を定義します。

式 2. GUID-CCAA1330-17F8-453D-8135-F64AC6DD960D-low.gif

式 3 は、このネットワークによって提供される総ヒステリシスを定義します。

式 3. GUID-207901D3-D0B6-4144-972E-681F5F12BC0D-low.gif