JAJSPZ2C October   2022  – January 2024 MSPM0L1105 , MSPM0L1106

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 機能ブロック図
  6. 5 デバイスの比較
  7. 6 ピン構成および機能
    1. 6.1 ピン配置図
    2. 6.2 ピン属性
    3. 6.3 信号の説明
    4. 6.4 未使用ピンの接続
  8. 7 仕様
    1. 7.1  絶対最大定格
    2. 7.2  ESD 定格
    3. 7.3  推奨動作条件
    4. 7.4  熱に関する情報
    5. 7.5  電源電流特性
      1. 7.5.1 RUN/SLEEP モード
      2. 7.5.2 STOP/STANDBY モード
      3. 7.5.3 SHUTDOWN モード
    6. 7.6  電源シーケンス
      1. 7.6.1 POR と BOR
      2. 7.6.2 電源ランプ
    7. 7.7  フラッシュ メモリの特性
    8. 7.8  タイミング特性
    9. 7.9  クロック仕様
      1. 7.9.1 システム発振器 (SYSOSC)
        1. 7.9.1.1 SYSOSC の標準周波数精度
      2. 7.9.2 低周波数発振器 (LFOSC)
    10. 7.10 デジタル IO
      1. 7.10.1 電気的特性
      2. 7.10.2 スイッチング特性
    11. 7.11 アナログ マルチプレクサ VBOOST
    12. 7.12 ADC
      1. 7.12.1 電気的特性
      2. 7.12.2 スイッチング特性
      3. 7.12.3 直線性パラメータ
      4. 7.12.4 代表的な接続図
    13. 7.13 温度センサ
    14. 7.14 VREF
      1. 7.14.1 電圧特性
      2. 7.14.2 電気的特性
    15. 7.15 GPAMP
      1. 7.15.1 電気的特性
      2. 7.15.2 スイッチング特性
    16. 7.16 I2C
      1. 7.16.1 I2C の特性
      2. 7.16.2 I2C フィルタ
      3. 7.16.3 I2C のタイミング図
    17. 7.17 SPI
      1. 7.17.1 SPI
      2. 7.17.2 SPI タイミング図
    18. 7.18 UART
    19. 7.19 TIMx
    20. 7.20 エミュレーションおよびデバッグ
      1. 7.20.1 SWD タイミング
  9. 8 詳細説明
    1. 8.1  CPU
    2. 8.2  動作モード
      1. 8.2.1 動作モード別の機能 (MSPM0L110x)
    3. 8.3  パワー マネージメント ユニット (PMU)
    4. 8.4  クロック・モジュール (CKM)
    5. 8.5  DMA
    6. 8.6  イベント
    7. 8.7  メモリ
      1. 8.7.1 メモリ構成
      2. 8.7.2 ペリフェラル・ファイル・マップ
      3. 8.7.3 ペリフェラルの割り込みベクタ
    8. 8.8  フラッシュ・メモリ
    9. 8.9  SRAM
    10. 8.10 GPIO
    11. 8.11 IOMUX
    12. 8.12 ADC
    13. 8.13 温度センサ
    14. 8.14 VREF
    15. 8.15 GPAMP
    16. 8.16 CRC
    17. 8.17 UART
    18. 8.18 SPI
    19. 8.19 I2C
    20. 8.20 WWDT
    21. 8.21 タイマ (TIMx)
    22. 8.22 デバイスのアナログ接続
    23. 8.23 入力 / 出力の回路図
    24. 8.24 ブートストラップ・ローダ (BSL)
    25. 8.25 シリアル・ワイヤ・デバッグ・インターフェイス
    26. 8.26 デバイス・ファクトリ定数
    27. 8.27 識別
  10. 9 アプリケーション、実装、およびレイアウト
    1. 9.1 代表的なアプリケーション
      1. 9.1.1 回路図
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 デバイス命名規則
    2. 10.2 ツールとソフトウェア
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • DGS|28
  • RGE|24
  • DYY|16
  • RHB|32
  • RTR|16
  • DGS|20
サーマルパッド・メカニカル・データ
発注情報

6.2 ピン属性

表 6-1 に、各デバイス パッケージの各ピンで利用可能な機能を示します。

注: デバイス上の各デジタル I/O は、ユーザーが PINCM.PF 制御ビットを使って目的のピン機能を設定できる専用のピン制御管理レジスタ (PINCMx) に割り当てられています。
表 6-1 ピン属性
PINCMx ピン機能 ピン番号 I/O 構造

ピン名

 アナログ デジタル (1) 32 VQFN 28 VSSOP 24 VQFN 20 VSSOP 16 WQFN 16 SOT
N/A VDD 4 7 3 6 6 5 電源
該当なし VSS 5 8 4 7 7 6 電源
該当なし VCORE 32 3 23 3 3 2 電源
1 PA0 UART1_TX [2] / I2C0_SDA [3] / TIMG1_C0 [4] / SPI0_CS1 [5] (デフォルトの BSL I2C_SDA) 1 4 24 4 4 3 5V 許容オープン ドレイン
2 PA1 UART1_RX [2] / I2C0_SCL [3] / TIMG1_C1 [4] (デフォルトの BSL I2C_SCL) 2 5 1 5 5 4 5V 許容オープン ドレイン
N/A NRST 3 6 2 リセット (2)
3 PA2 ROSC TIMG1_C1 [2] / SPI0_CS0 [3] 6 9 5 8 8 7 標準
4 PA3 TIMG2_C0 [2] / SPI0_CS1 [3] / UART1_CTS [4] 7 10 6 – – – 標準
5 PA4 TIMG2_C1 [2] / SPI0_POCI [3] / UART1_RTS [4] 8 11 7 9 – – 標準
6 PA5 TIMG0_C0 [2] / SPI0_PICO [3] / FCC_IN [4] 9 12 – – 9 – 高速
7 PA6 TIMG0_C1 [2] / SPI0_SCK [3] 10 13 – 10 10 8 標準
8 PA7 CLK_OUT [3] / TIMG1_C0 [4] 11 – – – – – 標準
9 PA8 UART0_TX [2] / SPI0_CS0 [3] / UART1_RTS [4] / TIMG2_C0 [5] 12 – – – – – 標準
10 PA9 UART0_RX [2] / SPI0_PICO [3] / UART1_CTS [4] / TIMG2_C1 [5] 13 14 8 – – – 標準
11 PA10 UART1_TX [2] / SPI0_POCI [3] / I2C0_SDA [4] / TIMG4_C0 [5] 14 15 9 – 11 – 高速
12 PA11 UART1_RX [2] / SPI0_SCK [3] / I2C0_SCL [4] / TIMG4_C1 [5] 15 16 10 11 – – 標準
13 PA12 UART0_CTS [2] / TIMG0_C0 [3] / FCC_IN [4] 16 – – – – – 標準
14 PA13 UART0_RTS [2] / TIMG0_C1 [3] / UART1_RX [4] 17 – – – – – 標準
15 PA14 UART1_CTS [2] / CLK_OUT [3] / UART1_TX [4] / TIMG1_C0 [5] 18 17 – – – – 標準
16 PA15 A9 UART1_RTS [2] / SPI0_CS2 [4] / TIMG4_C1 [5] 19 18 11 – 12 – 標準
17 PA16 A8 SPI0_POCI [4] / TIMG0_C0 [5] / FCC_IN [6] 20 19 12 12 13 – 標準
18 PA17 UART0_TX [2] / SPI0_SCK [4] / TIMG4_C0 [5] / SPI0_CS1 [6] 21 20 13 13 – 9 標準 (ウェーク付き)
19 PA18 A7 / GPAMP_IN- UART0_RX [2] / SPI0_PICO [3] / TIMG4_C1 [5] (BSL 呼び出し) 22 21 14 14 14 10 標準 (ウェーク付き)
20 PA19 SWDIO [2] / SPI0_POCI [4] 23 22 15 15 15 11 高速
21 PA20 A6 SWCLK [2] / TIMG4_C0 [4] 24 23 16 16 16 12 標準
22 PA21 A5 / VREF- TIMG2_C0 [2] / UART0_CTS [3] / UART0_TX [4] 25 24 17 – – – 標準
23 PA22 A4 / GPAMP_OUT UART0_RX [2] / TIMG2_C1 [3] / UART0_RTS [4] / CLK_OUT [5] / UART1_RX [6] (デフォルトの BSL UART_RX) 26 25 18 17 1 13 標準
24 PA23 VREF+ UART0_TX [2] / SPI0_CS3 [3] / TIMG0_C0 [4] / UART0_CTS [5] / UART1_TX [6] (デフォルトの BSL UART_TX) 27 26 19 18 2 14 標準
25 PA24 A3 SPI0_CS2 [2] / TIMG0_C1 [3] / UART0_RTS [4] 28 27 20 19 – 15 標準
26 PA25 A2 TIMG4_C1 [2] / UART0_TX [3] / SPI0_PICO [4] 29 28 21 20 2 16 標準
27 PA26 A1 / GPAMP_IN+ TIMG1_C0 [2] / UART0_RX [3] / SPI0_POCI [4] 30 1 22 1 – 1 標準
28 PA27 A0 TIMG1_C1 [2] / SPI0_CS3 [3] 31 2 – 2 – – 標準
(1) アナログ機能 (例：GPAMP 入力 / 出力、ADC 入力) を使う場合、IOMUX の PINCM.PF と PINCM.PC を 0 に設定する必要があります。デバイス上の各デジタル I/O は、ユーザーが PINCM.PF 制御ビットを使って目的のピン機能を設定できる専用のピン制御管理レジスタ (PINCMx) に割り当てられています。
(2) 16 ピンと 20 ピンのデバイスでは、リセット ピンは PA1 と多重化されています。
表 6-2 IO タイプ別のデジタル IO 機能
IO 構造 反転制御 駆動能力制御 ヒステリシス制御 プルアップ抵抗 プルダウン抵抗 ウェークアップ ロジック
標準駆動 Y Y Y
標準駆動 (ウェーク付き) Y Y Y Y
高速 Y Y Y Y
5V 許容オープン ドレイン Y Y Y Y