JAJSD65C february   2017  – february 2023 PGA460-Q1

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 ピン構成および機能
  6. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  内部電源レギュレータの特性
    6. 6.6  トランスデューサ・ドライバ特性
    7. 6.7  トランスデューサ・レシーバ特性
    8. 6.8  A/D コンバータの特性
    9. 6.9  デジタル信号処理特性
    10. 6.10 温度センサの特性
    11. 6.11 高電圧 I/O 特性
    12. 6.12 デジタル I/O 特性
    13. 6.13 EEPROM の特性
    14. 6.14 タイミング要件
    15. 6.15 スイッチング特性
    16. 6.16 代表的な特性
  7. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  電源ブロック
      2. 7.3.2  バースト生成
        1. 7.3.2.1 センタータップ・トランスの使用
        2. 7.3.2.2 直接駆動
        3. 7.3.2.3 その他の構成
      3. 7.3.3  アナログ・フロントエンド
      4. 7.3.4  デジタル・シグナル・プロセッサ
        1. 7.3.4.1 超音波エコー - バンドパス・フィルタ
        2. 7.3.4.2 超音波エコー – 整流器、ピーク・ホールド、ローパス・フィルタ、データ選択
        3. 7.3.4.3 超音波エコー - 非線形スケーリング
        4. 7.3.4.4 超音波エコー — スレッショルド・データの割り当て
        5. 7.3.4.5 デジタル・ゲイン
      5. 7.3.5  システム診断
        1. 7.3.5.1 デバイス内部診断
      6. 7.3.6  インターフェイスの説明
        1. 7.3.6.1 時間コマンド・インターフェイス
          1. 7.3.6.1.1 実行コマンド
          2. 7.3.6.1.2 構成 / ステータス・コマンド
        2. 7.3.6.2 USART インターフェイス
          1. 7.3.6.2.1 USART 非同期モード
            1. 7.3.6.2.1.1 同期フィールド
            2. 7.3.6.2.1.2 コマンド・フィールド
            3. 7.3.6.2.1.3 データ・フィールド
            4. 7.3.6.2.1.4 チェックサム・フィールド
            5. 7.3.6.2.1.5 PGA460-Q1 UART コマンド
            6. 7.3.6.2.1.6 UARTの動作
              1. 7.3.6.2.1.6.1 無応答動作
              2. 7.3.6.2.1.6.2 応答動作 (レジスタ読み取りを除くすべて)
              3. 7.3.6.2.1.6.3 応答動作 (レジスタ読み取り)
            7. 7.3.6.2.1.7 診断フィールド
            8. 7.3.6.2.1.8 USART 同期モード
          2. 7.3.6.2.2 1 線式 UART インターフェイス
          3. 7.3.6.2.3 UART動作による超音波物体検出
        3. 7.3.6.3 イン・システム IO ピン・インターフェイスの選択
      7. 7.3.7  エコー・データ・ダンプ
        1. 7.3.7.1 オンボード・メモリ・データ保存
        2. 7.3.7.2 USART 同期モードによるダイレクト・データ・バースト
      8. 7.3.8  低消費電力モード
        1. 7.3.8.1 時間コマンド・インターフェイス
        2. 7.3.8.2 UART インターフェイス
      9. 7.3.9  トランスデューサの時間および温度デカップリング
        1. 7.3.9.1 時間デカップリング
        2. 7.3.9.2 温度デカップリング
      10. 7.3.10 メモリ CRC 計算
      11. 7.3.11 温度センサと温度データパス
      12. 7.3.12 TEST ピンの機能
    4. 7.4 デバイスの機能モード
    5. 7.5 プログラミング
      1. 7.5.1 UART および USART 通信の例
    6. 7.6 レジスタ・マップ
      1. 7.6.1 EEPROM のプログラミング
      2. 7.6.2 レジスタ・マップ・パーティショニングとデフォルト値
      3. 7.6.3 REGMAP レジスタ
  8. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
      1. 8.1.1 トランスデューサのタイプ
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 トランス駆動方式
        1. 8.2.1.1 設計要件
        2. 8.2.1.2 詳細な設計手順
          1. 8.2.1.2.1 トランスデューサ駆動電圧
          2. 8.2.1.2.2 トランスデューサ駆動周波数
          3. 8.2.1.2.3 トランスデューサのパルス数
          4. 8.2.1.2.4 トランスの巻線比
          5. 8.2.1.2.5 トランスの飽和電流と電源電圧定格
        3. 8.2.1.3 アプリケーション曲線
      2. 8.2.2 直接駆動 (トランスレス) 方式
        1. 8.2.2.1 設計要件
        2. 8.2.2.2 詳細な設計手順
        3. 8.2.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  9. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  10. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.3.4.4 超音波エコー — スレッショルド・データの割り当て

PGA460-Q1 スレッショルドの割り当ては、2 つのプリセットで構成されています。プリセット 1 およびプリセット 2 です。これらのプリセットは、いずれもスレッショルド・セグメントを割り当てるための独立したメモリ・マップを備えています。PGA460-Q1 デバイスは、各プリセットに対して最大 12 のスレッショルド・セグメントをサポートします。そのスレッショルド・セグメント・ポイント (TSP) は、プリセット 1 については P1_THR_[0:15] レジスタ、プリセット 2 については P2_THR_[0:15] レジスタで定義されています。

図 7-6 に、スレッショルドの割り当て例を示します。

GUID-405AE335-E23E-4952-9890-1DD110B4BFD5-low.gif図 7-6 スレッショルドの割り当て例

図 7-6 に示すように、各 TSP は (時間、レベル) という形式で記述され、Px はプリセット番号 (プリセット 1 の場合は P1、プリセット 2 の場合は P2) です。さらに、初期セグメント時間パラメータ (TH_Px_T1) の値だけが絶対時間で表され、それ以降のすべての TSP 時間 (TH_Px_Tx パラメータ) は、前の TSP の絶対時間値と現在の TSP の絶対時間値との間の差分として表されます。各TSP のレベル値 (TH_Px_Lx パラメータ) は、すべて絶対 LSB レベルの値で表され、互いに関連がありません。任意の時点での TSP レベルのスレッショルド値は、PGA460-Q1 デバイスによって、2つの隣接するスレッショルド・セグメント・ポイント間の線形補間関数として決定されます。

図 7-6に示すように、最初のセグメントの開始に達するまでの初期セグメントのスレッショルド値は、TH_Px_L1 パラメータによって決定される一定のスレッショルド値となっています。また、 Px_REC パラメータで定義された記録終了時間に達するまでの 12 番目のセグメントのスレッショルドは、TH_Px_L12 パラメータによって決定される一定のスレッショルド値となっています。

TH_Px_L1～TH_Px_L8 のスレッショルド・パラメータは 5 ビット幅であり、TH_Px_L9～TH_Px_L12 のパラメータは 8 ビット幅です。このようなサイズになっているので、メモリ領域を節約すると同時に、長距離の弱いエコー信号でノイズが存在する場合でも高い分解能で検出することができ、すべての TSP にわたって検出範囲を一定に保っています。TH_Px_L1～TH_Px_L8 の分解能は 8 LSBであるため、短距離検出に対するスレッショルド割り当てを微調整するようにスレッショルド・オフセットを定義できます。

注:

  • オフセット加算後の TSP の計算値が負になる場合は、線形補間の前に 0 にクランプされるため、スレッショルド曲線の勾配が予想される値から外れます。
  • プリセット 1 およびプリセット 2 のスレッショルド割り当てパラメータは、CRC 計算アルゴリズムによって保護されています (式 6)。
  • 電源投入時または低消費電力モードからのウェークアップ時には、すべてのスレッショルド・レジスタ (Px_THR_XX) とスレッショルド CRC レジスタ (THR_CRC) がデフォルト値に初期化されないので、CRC エラーが発生して THR_CRC_ERR ビットが 1 に設定されます。これによって、構成が正しくロードされていないことを MCU に通知します。スレッショルド・レジスタへ書き込むと、CRC 計算が再実行されて、エラー・ビットが更新されます。