JAJSIL3K june   2007  – june 2023 REF5010 , REF5020 , REF5025 , REF5030 , REF5040 , REF5045 , REF5050

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. 改訂履歴
  6. デバイス比較表
  7. ピン構成および機能
  8. 仕様
    1. 7.1 絶対最大定格
    2. 7.2 ESD 定格
    3. 7.3 推奨動作条件
    4. 7.4 熱に関する情報
    5. 7.5 電気的特性
    6. 7.6 代表的特性
  9. パラメータ測定情報
  10. 詳細説明
    1. 9.1 概要
    2. 9.2 機能ブロック図
    3. 9.3 機能説明
      1. 9.3.1 温度監視
      2. 9.3.2 温度ドリフト
      3. 9.3.3 熱ヒステリシス
      4. 9.3.4 ノイズ特性
      5. 9.3.5 長期安定性
      6. 9.3.6 TRIM/NR ピンを使用した出力調整
    4. 9.4 デバイスの機能モード
      1. 9.4.1 基本的な接続
      2. 9.4.2 電源電圧
      3. 9.4.3 負のリファレンス電圧
  11. 10アプリケーションと実装
    1. 10.1 アプリケーション情報
    2. 10.2 代表的なアプリケーション
      1. 10.2.1 16ビット、250KSPS のデータ・アクイジション・システム
        1. 10.2.1.1 設計要件
        2. 10.2.1.2 詳細な設計手順
        3. 10.2.1.3 アプリケーション曲線
  12. 11電源に関する推奨事項
  13. 12レイアウト
    1. 12.1 レイアウトのガイドライン
    2. 12.2 レイアウト例
    3. 12.3 消費電力
  14. 13デバイスおよびドキュメントのサポート
    1. 13.1 ドキュメントのサポート
      1. 13.1.1 関連資料
    2. 13.2 ドキュメントの更新通知を受け取る方法
    3. 13.3 サポート・リソース
    4. 13.4 商標
    5. 13.5 用語集
  15. 14メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

パラメータ測定情報

半田付けの熱による変動:REF50xx の製造に使用される材料はそれぞれ熱膨張係数が異なるため、部品が加熱されるとデバイスのダイにストレスが生じます。デバイスの機械的および熱的なストレスは、出力電圧のシフトを引き起こし、製品の初期精度やドリフト仕様を低下させる可能性があります。この誤差が発生する一般的な原因は、リフローの半田付けです。

この効果を示すため、合計 36 個のデバイスを鉛フリーの半田ペーストを使用してプリント基板に半田付けし、ペーストのメーカーが推奨するリフロー・プロファイルを使用しました。リフロー・プロファイルは、図 8-1 に示すものです。プリント基板は FR4 材料で構成されています。基板の厚さは 0.8mm、面積は 13mm × 13mm です。

基準電圧はリフロー・プロセスの前と後で、温度範囲全体にわたって測定されます。精度とドリフトの標準的なシフトを、図 8-2 から図 8-9 までに示します。テストされるユニットすべてに、わずかなシフトが出現していますが、プリント基板のサイズ、厚さ、材質によってはさらに大きなシフトが起きる可能性もあります。注意すべき重要な点は、これらのヒストグラムに示されているのは単一のリフロー・プロファイルによる標準的なシフトだということです。プリント基板 (PCB) の両面に部品を表面実装する場合は、何回もリフローが行われるのが一般的で、このような場合は出力バイアス電圧がさらにシフトします。PCB にリフローが何回も行われる場合は、最後のパスでデバイスを半田付けすることにより、デバイスへの熱ストレスを最小限に抑えることができます。

GUID-B3BBF53B-4F2B-43C8-A2EB-23FF6B08E478-low.png図 8-1 リフロー・プロファイル
GUID-E24095ED-A874-4215-9EC6-78819EBBF482-low.png図 8-2 半田付けの熱によるシフトの分散 (%)、SOIC パッケージ
GUID-CD5FC36E-ECD8-499A-8602-6402B60A907A-low.png図 8-4 半田付け前のドリフトの分散、SOIC パッケージ
GUID-5CB70C78-1750-4F77-9CBC-5FEACB0512D9-low.png図 8-6 半田付け前のドリフトの分散、VSSOP パッケージ
GUID-FDFCA543-0326-4C97-B70B-ED8B04C5E3DA-low.png図 8-8 ドリフトのシフトの分散、SOIC パッケージ
GUID-B5A357AE-EABE-4996-9728-7D2361BC2C22-low.png図 8-3 半田付けの熱によるシフトの分散 (%)、VSSOP パッケージ
GUID-B61BDAB6-E94B-4D01-AEEF-BCEB6C03FA1A-low.png図 8-5 半田付け後のドリフトの分散、SOIC パッケージ
GUID-AB71795D-D14F-4C16-BE9E-90F8F28C58C7-low.png図 8-7 半田付け後のドリフトの分散、VSSOP パッケージ
GUID-A6C0153B-1D80-4CF1-8CE3-152C3853FFA3-low.png図 8-9 ドリフトのシフトの分散、VSSOP パッケージ